TWI394367B - 帶隙定電壓電路 - Google Patents

帶隙定電壓電路 Download PDF

Info

Publication number
TWI394367B
TWI394367B TW096103358A TW96103358A TWI394367B TW I394367 B TWI394367 B TW I394367B TW 096103358 A TW096103358 A TW 096103358A TW 96103358 A TW96103358 A TW 96103358A TW I394367 B TWI394367 B TW I394367B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
type transistor
transistor
output terminal
Prior art date
Application number
TW096103358A
Other languages
English (en)
Other versions
TW200742250A (en
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200742250A publication Critical patent/TW200742250A/zh
Application granted granted Critical
Publication of TWI394367B publication Critical patent/TWI394367B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Description

帶隙定電壓電路
本發明係關於帶隙定電壓電路，更具體而言，與開啟電源時，可確實地輸出輸出電壓，而縮短啟動時間之啟動電路相關。
第2圖係傳統之帶隙定電壓電路之電路圖。該電壓源係由PMOS電晶體P21、P22、P23、P24、P25、NMOS電晶體NL21、NL22、NL23、NMOS空乏電晶體(NMOS depletion mode transistor)ND21、雙極電晶體B21、B22、以及電阻R21、R22、R23、R24所構成。第2圖中，第1雙極B21及第2雙極B22之數之比設定成1：N而處於安定狀態，得到式1所示之輸出電壓VREF。
VREF=VBE+Vt×1nN(1+R21/R22)…(式1)
此處，VBE係雙極電晶體之基射極間電壓，k為波茲曼常數、T為絕對溫度、q為電子電荷時，Vt可以Vt=kT/q表示。將該輸出電壓VREF為輸出狀態時，稱為通常狀態。
因此，其構成上，對高電位之電源端子VDD及低電位之電源端子VSS之間施加電源電壓，在安定之通常狀態下，可以從輸出端子得到特定輸出電壓VREF。
[專利文獻1]日本特許公開2004-318604
然而，如第2圖所示之傳統之帶隙定電壓電路，有開啟電源時之啟動時間較慢，即使在通常狀態時也會受到雜訊等之影響而使輸出電壓在0V安定之缺點。
本發明為了解決上述課題，提供一種帶隙雷電壓電路，可加快開啟電源時之啟動時間，且即使在通常狀態也不會受到雜訊等之影響而使輸出電壓在0V安定。
本發明之帶隙定電壓電路為了解決上述課題，其特徵為，利用電晶體NM11之閘極來監視輸出端子VREF11之電壓。此外，其特徵為，將電晶體P119之汲極連接於雙極電晶體B11之射極，使電流流至雙極電晶體。
如以上所示之本發明之帶隙定電壓電路，可以加快開啟電源時之啟動時間，防止即使在通常狀態也會受到雜訊等之影響而使輸出電壓在0V安定之情形。
 [實施例]
第1圖係本發明之帶隙定電壓電路之電路圖。
第1圖所示之帶隙定電壓電路具有：差動放大電路；連接於差動放大電路之輸入之位準移位電路；以及定電壓電路。
帶隙定電壓電路之差動放大器係由：1對之p通道型 電晶體P112及P113；及低臨界電壓(例如0.45V)之n通道型電晶體NL11及NL12所構成。(以下，將N通道型電晶體簡稱為n型電晶體，將P通道型電晶體簡稱為p型電晶體)。
n型電晶體NL11之源極係被接地於成為基準電位的接地端，汲極連接於p型電晶體P112之汲極，閘極則連接於n型電晶體NL12之閘極。此外，n型電晶體N11之汲極及閘極係被連接(二極體連接)。n型電晶體NL12係源極被接地，汲極被連接於p型電晶體P113之汲極，閘極被連接於n型電晶體NL11之閘極。p型電晶體P112及p型電晶體P113之源極及背閘極在node11被共同連接，經由p型電晶體P108及P104被連接於電源電壓VCC。p型電晶體P112之閘極被連接於p型電晶體P114之源極，p型電晶體P113之閘極則被連接於p型電晶體P115之源極。
低臨界電壓(例如0.45V)之n型電晶體NL13被連接於差動放大器之輸出端子，經由p型電晶體P111及電阻R14連結於輸出端子VREF11。p型電晶體P111之源極被連接於p型電晶體P107之汲極。p型電晶體P107之閘極被連接於p型電晶體P104之閘極，且被連接於被當作定電流源使用之p型電晶體P103之閘極。p型電晶體P107係對閘極供應來自定電流源之電流而實施閘極之導通斷開。相對於此，p型電晶體P107係從電源電壓VCC經由電阻R14對輸出端子VREF11供應電流。
p型電晶體P104被連接於被當作定電流源使用之p型電晶體P103。p型電晶體P104之汲極經由p型電晶體P108被連接於差動放大電路，源極則被連接於電源電壓VCC。其次，p型電晶體P104之閘極被連接於p型電晶體P107、P106、P105之閘極，且被連接於當作定電流源使用之p型電晶體P103之閘極。p型電晶體P104係對閘極供應來自定電流源之電流而實施閘極之導通斷開。相對於此，p型電晶體P104係從電源電壓VCC對差動放大器供應電流。此外，被當作定電壓源使用之P型電晶體P103、p型電晶體P104、p型電晶體P105、p型電晶體P106、以及p型電晶體P107構成電流鏡電路。
p型電晶體P104係疊接連接(cascode)p型電晶體P108而連接於差動放大器。藉此，可防止通道長度調變，而對差動放大器供應安定之電流。同樣的，p型電晶體P105係疊接連接p型電晶體P109。p型電晶體P106係疊接連接p型電晶體P110。p型電晶體P107係疊接連接p型電晶體P111。
p型電晶體P103及n型空乏電晶體(n-type depletion transistor)ND13係在汲極連接，被當作定電壓源使用。被當作直流電源使用之n型空乏電晶體ND13係將源極及閘極連接於接地端，並將汲極連接於p型電晶體P103之汲極。此外，p型電晶體P103之源極被連接於電源電壓VCC，汲極被連接於n型空乏電晶體ND13之汲極。p型電晶體P103連接於汲極閘極之間(二極體連接)，閘極則 被連接於p型電晶體P104、p型電晶體P105、p型電晶體P106、以及p型電晶體P107之閘極。同樣的，p型電晶體P102及n型空乏電晶體ND12也被當作定電壓源使用，p型電晶體P102之閘極被連接於p型電晶體P108、p型電晶體P109、以及p型電晶體P110之閘極。此外，p型電晶體P101及n型空乏電晶體ND11也被當作定電壓源使用，p型電晶體P101之閘極被連接於p型電晶體P111之閘極。
被當作位準移位電路使用之p型電晶體P114係汲極被連接於接地端，源極係經由p型電晶體P112之閘極、p型電晶體P109、p型電晶體P105而被連接於電源電壓VCC。此外，p型電晶體P114之閘極係經由電阻R12及R14而被連接於輸出端子VREF11。同樣的，被當作位準移位電路使用之p型電晶體P115係汲極被連接於接地端，源極係經由p型電晶體P113之閘極、p型電晶體P110、以及p型電晶體P106而被連接於電源電壓VCC。此外，p型電晶體P115之閘極係經由電阻R11及R14而被連接於輸出端子VREFF11。
輸出端子VREF11及接地端之間，從輸出端子VREF11側經由電阻R14依序連接著電阻R12、電阻R13、雙極電晶體B12。上述以外，輸出端子VREF11及接地端之間從輸出端子VREF11經由電阻R14依序連接著電阻R11、雙極電晶體B11。
雙極電晶體B12之基極、集極係被連接於接地端，射 極被連接於電阻R13。電阻R13係一方被連接於雙極電晶體B12，且另一方被連接於電阻R12及p型電晶體P114之閘極。此外，電阻R12係一方被連接於電阻R13及p型電晶體P114之閘極，且另一方經由R14而被連接於輸出端子VREF11。
雙極電晶體B11之基極、集極係被連接於接地端，射極則被連接於電阻R11及p型電晶體P115之閘極。此外，電阻R11係一方被連接於雙極電晶體B12，且另一方經由電阻R14而被連接於輸出端子VREF11。
本發明之帶隙定電壓電路更具有以下說明之啟動電路1。
啟動電路1係由：用以檢測輸出端子VREF11之電壓之輸出電壓檢測電路之n型電晶體NM11；及由輸出電壓檢測電路之輸出所控制之電流源之p型電晶體P119所構成。
n型電晶體NM11係在閘極連接著輸出端子VREF11，在汲極則連接著p型電晶體P117之汲極。p型電晶體P117構成p型電晶體P116及電流鏡電路，使n型空乏電晶體ND14所發生之定電流流至n型電晶體NM11。當作直流電源使用之n型空乏電晶體ND14之源極及閘極連接於接地端。
p型電晶體P118及n型電晶體NM12構成反相器，將p型電晶體P117及n型電晶體NM11之連接點當作輸入而予以連接。p型電晶體P118及n型電晶體NM12之反相器 之輸出係連接於電流源之p型電晶體P119之閘極。p型電晶體P119之源極係被連接於電源電壓VCC，汲極則被連接於雙極電晶體B11之射極。
其次，針對上述之本發明之帶隙定電壓電路之啟動電路1之動作進行說明。
開啟電源時，因為輸出端子VREF11之電壓係低於n型電晶體NM11之臨界值之電壓，n型電晶體NM11為斷開。因此，n型電晶體NM12為導通，p型電晶體P119為導通。p型電晶體P119若導通，則電流流至雙極電晶體B11，雙極電晶體B11之射極電壓上升，輸出端子VREF11之電壓上升。輸出端子VREF11之電壓上升，且成為n型電晶體NM11之臨界值以上時，n型電晶體NM11則導通。因此，p型電晶體P118導通，而p型電晶體P119斷開，故停止對雙極電晶體B11供應電流。
因此，利用上述之啟動電路1，可以加快帶隙定電壓電路之開啟電源時之啟動時間。此外，藉由調節p型電晶體P119之尺寸，可以調節開啟電源時之啟動時間。
此外，即使開啟電源以外時，因n型電晶體NM11也會監視輸出端子VREF11之電壓，使輸出端子VREF11之電壓維持一定之方式執行動作，故可防止由於雜訊等之影響而使輸出端子VREFF11之電壓在0V安定之情形。
1‧‧‧啟動電路
第1圖係本發明之帶隙定電壓電路之電路圖。
第2圖係傳統之帶隙定電壓電路之電路圖。
1‧‧‧啟動電路
B11、B12‧‧‧雙極電晶體
NL12、NL13‧‧‧n型電晶體
ND11~ND14‧‧‧n型空乏電晶體
NM12‧‧‧n型電晶體
R11~R14‧‧‧電阻
P101~P119‧‧‧p型電晶體

Claims (2)

  1. 一種帶隙定電壓電路，屬於對輸出端子輸出定電壓之帶隙定電壓電路，其特徵為具備：第一位準移位電路，其具備有將上述輸出端子之電壓位準變換成第一電壓的第一電晶體；第二位準移位電路，其具備有將上述輸出端子之電壓位準變換成第二電壓的第二電晶體；差動放大電路，其具備輸入上述第一電壓之第一輸入端子和輸入上述第二電壓之第二輸入端子，藉由上述第一及第二電壓之差，將上述輸出端子之電壓控制成一定；和啟動電路，其具備有監視上述輸出端子之電壓的輸出電壓檢測電路，和於藉由上述輸出電壓檢測電路檢測出上述輸出端子之電壓低於特定電壓之時，為了使上述輸出端子之電壓快速上升，與上述第一位準移位電路之第一電晶體之閘極連接，以使產生上述差動放大器之第一及第二輸入端子之間之電壓差的電流源，上述輸出電壓檢測電路係由下述元件所構成：n型電晶體，其係屬於將上述輸出端子連接於閘極，且將源極予以接地之檢測電晶體；n型空乏電晶體(n-type depletion transistor)，其係屬於源極及閘極共同接地之定電流源；電流鏡電路，其係用以使上述n型空乏電晶體流動之定電流流通至上述n型電晶體；以及反相器電路，其係用以連接上述n型電晶體之汲極及 輸入，上述電流源係由將閘極連接於上述反相器電路之輸出，將源極連接於電源電壓，將汲極連接於上述第一位準移位電路之第一電晶體之閘極之p型電晶體所構成。
  2. 如申請專利範圍第1項所記載之帶隙定電壓電路，其中，依據上述p型電晶體之尺寸來調節開啟電源時之啟動時間。
TW096103358A 2006-02-18 2007-01-30 帶隙定電壓電路 TWI394367B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041690 2006-02-18

Publications (2)

Publication Number Publication Date
TW200742250A TW200742250A (en) 2007-11-01
TWI394367B true TWI394367B (zh) 2013-04-21

Family

ID=38478344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096103358A TWI394367B (zh) 2006-02-18 2007-01-30 帶隙定電壓電路

Country Status (5)

Country Link
US (1) US7514988B2 (zh)
KR (1) KR101207253B1 (zh)
CN (1) CN101025639B (zh)
HK (1) HK1111483A1 (zh)
TW (1) TWI394367B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4785538B2 (ja) * 2006-01-20 2011-10-05 セイコーインスツル株式会社 バンドギャップ回路
US8040340B2 (en) * 2007-11-05 2011-10-18 Himax Technologies Limited Control circuit having a comparator for a bandgap circuit
US20090115775A1 (en) * 2007-11-06 2009-05-07 Himax Technologies Limited Control circuit for a bandgap circuit
JP5458234B2 (ja) * 2008-01-25 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル バンドギャップ基準電源回路
JP5123679B2 (ja) * 2008-01-28 2013-01-23 ルネサスエレクトロニクス株式会社 基準電圧生成回路及びその起動制御方法
CN101859161A (zh) * 2010-06-17 2010-10-13 华为技术有限公司 低电压源带隙基准电压电路和一种集成电路
JP5792477B2 (ja) * 2011-02-08 2015-10-14 アルプス電気株式会社 定電圧回路
KR101733157B1 (ko) 2015-05-15 2017-05-08 포항공과대학교 산학협력단 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
JP2004240943A (ja) * 2003-02-05 2004-08-26 United Memories Inc バンドギャップ基準回路
JP2005063026A (ja) * 2003-08-08 2005-03-10 Nec Micro Systems Ltd 基準電圧発生回路
US20050231270A1 (en) * 2004-04-16 2005-10-20 Clyde Washburn Low-voltage bandgap voltage reference circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3185698B2 (ja) * 1997-02-20 2001-07-11 日本電気株式会社 基準電圧発生回路
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
JP3678692B2 (ja) * 2001-10-26 2005-08-03 沖電気工業株式会社 バンドギャップ基準電圧回路
TW574782B (en) * 2002-04-30 2004-02-01 Realtek Semiconductor Corp Fast start-up low-voltage bandgap voltage reference circuit
JP4315724B2 (ja) 2003-04-17 2009-08-19 三洋電機株式会社 バンドギャップ型基準電圧回路のスタートアップ回路
US7224209B2 (en) * 2005-03-03 2007-05-29 Etron Technology, Inc. Speed-up circuit for initiation of proportional to absolute temperature biasing circuits
US7148672B1 (en) * 2005-03-16 2006-12-12 Zilog, Inc. Low-voltage bandgap reference circuit with startup control
US7259543B2 (en) * 2005-10-05 2007-08-21 Taiwan Semiconductor Manufacturing Co. Sub-1V bandgap reference circuit
US7321256B1 (en) * 2005-10-18 2008-01-22 Xilinx, Inc. Highly reliable and zero static current start-up circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677808B1 (en) * 2002-08-16 2004-01-13 National Semiconductor Corporation CMOS adjustable bandgap reference with low power and low voltage performance
JP2004240943A (ja) * 2003-02-05 2004-08-26 United Memories Inc バンドギャップ基準回路
JP2005063026A (ja) * 2003-08-08 2005-03-10 Nec Micro Systems Ltd 基準電圧発生回路
US20050231270A1 (en) * 2004-04-16 2005-10-20 Clyde Washburn Low-voltage bandgap voltage reference circuit

Also Published As

Publication number Publication date
US20070210856A1 (en) 2007-09-13
KR101207253B1 (ko) 2012-12-03
CN101025639B (zh) 2011-02-16
HK1111483A1 (en) 2008-08-08
TW200742250A (en) 2007-11-01
KR20070082891A (ko) 2007-08-22
US7514988B2 (en) 2009-04-07
CN101025639A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
TWI394367B (zh) 帶隙定電壓電路
US8294450B2 (en) Start-up circuits for starting up bandgap reference circuits
JP3678692B2 (ja) バンドギャップ基準電圧回路
JP3185698B2 (ja) 基準電圧発生回路
US7248079B2 (en) Differential buffer circuit with reduced output common mode variation
US8093881B2 (en) Reference voltage generation circuit with start-up circuit
US6661713B1 (en) Bandgap reference circuit
US8653806B2 (en) Bandgap reference circuit and method of starting bandgap reference circuit
US6897714B2 (en) Reference voltage generating circuit
US8339117B2 (en) Start-up circuit element for a controlled electrical supply
TWI390383B (zh) 能帶隙電路
US7026860B1 (en) Compensated self-biasing current generator
US6400207B1 (en) Quick turn-on disable/enable bias control circuit for high speed CMOS opamp
JP4931619B2 (ja) バンドギャップ定電圧回路
US5982225A (en) Hot electron compensation for improved MOS transistor reliability
CN111381625A (zh) 一种基准源电路
US11662761B2 (en) Reference voltage circuit
US7834609B2 (en) Semiconductor device with compensation current
JP2004280136A (ja) 過電流制御回路を有する電源回路
JP4018561B2 (ja) 起動回路
CN117742440A (zh) 一种低功耗的基准电压源

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees