TWI390383B - 能帶隙電路 - Google Patents

能帶隙電路 Download PDF

Info

Publication number
TWI390383B
TWI390383B TW096102189A TW96102189A TWI390383B TW I390383 B TWI390383 B TW I390383B TW 096102189 A TW096102189 A TW 096102189A TW 96102189 A TW96102189 A TW 96102189A TW I390383 B TWI390383 B TW I390383B
Authority
TW
Taiwan
Prior art keywords
type transistor
transistor
circuit
gate
type
Prior art date
Application number
TW096102189A
Other languages
English (en)
Other versions
TW200745809A (en
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200745809A publication Critical patent/TW200745809A/zh
Application granted granted Critical
Publication of TWI390383B publication Critical patent/TWI390383B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Description

能帶隙電路
本發明係有關於能帶隙電路的電路組構，特別而言，本發明係有關於甚至在使用大尺寸電晶體的情況中，可輸出電壓而不改變K值，且對小K值有差的響應特徵之能帶隙電路。
圖2為習知的能帶隙參考電壓電路之電路圖。此電壓電路係由PMOS電晶體P21、P22、P23、P24、及P25、NMOS電晶體NL21、NL22、及NL23、n通道型減壓電晶體ND21、雙載子電晶體B21及B22、以及電阻R21、R22、及R23所構成。在圖2中，當第一時雙載子電晶體B21的射極之面積對第二雙載子電晶體B22的射極之面積之比率係設定為1：N時，由方程式VREF＝VBE＋Vt×ln N(1＋R21/R22)所表示的輸出電壓VREF可依據正常條件而得到。在此方程式中，VBE為跨接雙載子電晶體的基極及射極所施加的電壓，而Vt係藉由Vt＝kT/q的方程式而得到，在此k為波茲曼常數，T為絕對溫度，而q為電子電荷。
(專利文件1)JP 2004－86750 A
圖2的習知例子係組構成可依據電源供應電壓係跨接高電位的電源供應端VDD及低電位的電源供應端VSS而施加時的穩定條件，自輸出端輸出預定輸出電壓，然而，習知例子的缺點在於在電晶體P24及P25的尺寸已增加(至，例如，寬度「W」為100 μm及長度「L」為50 μm)，以用於偏移消除的情況中，若電晶體為藉由導致進一步使K值降低之差響應特徵的製程所製造出之電晶體，則輸出電壓於電源供應器變動之後，會立即於0V穩定。
本發明的目的係提出一種能帶隙定電壓電路，其係藉由將PMOS電晶體、NMOS電晶體、雙載子電晶體、及電阻組合而組構而成，且可防止輸出電壓於電源供應器變動之後，立即於0 V穩定。
根據本發明的定電壓電路，為了解決以上所提及的問題，本發明的參考電源供應電路採用以下如圖1中所顯示的裝置。
(1)參考電源供應電路的特徵在於電晶體P112及P113之背閘極中的每一個背閘極係連接至節點11。
(2)參考電源供應電路的特徵在於位準移位電路係連接至電晶體P112及P113中的每一個電晶體之閘極。
以此方式，根據本發明的參考電源供應電路，甚至當使用大尺寸且藉由導致對小K值有差的響應特徵之製程所製造的電晶體時，可防止輸出電壓於電源供應器變動之後，立即於0 V穩定，而不改變電晶體的K值。
下文將解釋本發明的一實施例。圖1係顯示根據本發明的一實施例之能帶隙參考電壓電路的電路圖。
首先，將解釋能帶隙電路的組構。如圖1中所顯示，此能帶隙電路包含差動放大器、連接至差動放大器的n通道型電晶體NL13、連接至差動放大器的輸入端之位準移位電路、以及p通道型電晶體P108，其為設置於差動放大器與p通道型電晶體P104之間的串聯電晶體。要注意的是，之後會將n通道型電晶體縮寫為n型電晶體，且將p通道型電晶體縮寫為p型電晶體。
差動放大器係由一般運算放大器所組成。如圖1中所顯示，能帶隙電路的差動放大器係由一對p型電晶體P112及P113，及n型電晶體NL12及NL13所構成，n型電晶體具有於0.4至0.5V(例如，0.45V)的範圍中之低臨界電壓。
n型電晶體NL11的源極係連接至地(其用來當作參考電位)，而其汲極係連接至p型電晶體P112的汲極。再者，n型電晶體NL11的閘極係連接至n型電晶體NL12的閘極。另外，n型電晶體NL11的汲極與閘極係彼此連接(二極體連接)。如同在n型電晶體NL11的情況中，n型電晶體NL12的源極係連接地，而其汲極係連接至p型電晶體P113的汲極。再者，n型電晶體NL12的閘極係連接至n型電晶體NL11的閘極。
p型電晶體P112的汲極係連接至n型電晶體NL11的汲極，而p型電晶體P112的源極係經過p型電晶體P108及P104而連接至電源供應電壓VCC。再者，p型電晶體P112的背閘極係連接至節點11。另外，p型電晶體P112的閘極係連接至p型電晶體P114的源極。如同在p型電晶體P112的情況中，p型電晶體P113的汲極係連接至n型電晶體NL12的汲極，而其源極係經過p型電晶體P108及P104而連接至電源供應電壓VCC。再者，p型電晶體P113的背閘極係連接至節點11。另外，p型電晶體P113的閘極係連接至p型電晶體P115的源極。
具有於0.4至0.5V(例如，0.45V)的範圍中之低臨界電壓的n型電晶體NL13係連接至差動放大器，且也經過p型電晶體P111而連接至輸出端VREF 11。n型電晶體NL13的閘極係連接於構成差動放大器的n型電晶體NL12與p型電晶體P113之間，而n型電晶體NL13的閘極係連接至n型電晶體NL12與p型電晶體P113中的每一電晶體之汲極。
p型電晶體P107係連接至輸出端VREF 11。p型電晶體P107的汲極係連接至輸出端VREF 11，而p型電晶體P107的源極係連接至電源供應電壓VCC。p型電晶體P107的閘極係連接至p型電晶體P104的閘極，且也連接至用來當作定電流源之p型電晶體P103的閘極。p型電晶體P107於閘極處係以來自定電流源的電流供應，以使閘極導通及關閉。回應於此，p型電晶體P107以來自電源供應電壓VCC的電流供應輸出端VREF 11。
p型電晶體P104係連接至用來當作定電流源的p型電晶體P103。p型電晶體P104的汲極係經過p型電晶體P108而連接至差動放大器，而其源極係連接至電源供應電壓VCC。另外，p型電晶體P104的閘極係連接至p型電晶體P107、P106、及P105中的每一電晶體之閘極。同時，p型電晶體P104的閘極也連接至用來當作定電流源的p型電晶體P103之閘極。p型電晶體P104於閘極處係以來自定電流源的電流供應，藉此使閘極導通及關閉。回應於此，p型電晶體P104以來自電源供應電壓VCC的電流供應差動放大器。再者，用來當作定電流電源的p型電晶體P103、p型電晶體P104、p型電晶體P105、p型電晶體P106、及p型電晶體P107構成電流鏡電路。
p型電晶體P104係經過串聯連接的p型電晶體P108而連接至差動放大器。以此方式，可防止通道長度被調變，藉此以穩定電流供應差動放大器。同樣地，p型電晶體P105係與p型電晶體P109串聯連接。p型電晶體P107係與p型電晶體P111串聯連接。
p型電晶體P103與n型減壓電晶體ND13係經過其汲極而彼此連接，且用來當作定電壓源。用來當作直流電源的n型減壓電晶體ND13具有連接至地的源極及閘極，且具有連接至p型電晶體P103的汲極之汲極。p型電晶體P103的源極係連接至電源供應電壓VCC，而其汲極係連接至n型減壓電晶體ND13的汲極。p型電晶體P103具有彼此連接(二極體連接)的汲極與閘極，且其閘極係連接至p型電晶體P104、p型電晶體P105、p型電晶體P106、及p型電晶體P107中的每一電晶體之閘極。同樣地，p型電晶體P102與n型減壓電晶體ND12也用來當作定電壓源，且p型電晶體P102的閘極係連接至p型電晶體P108、p型電晶體P109、及p型電晶體P110中的每一電晶體之閘極。p型電晶體P101與n型減壓電晶體ND11也用來當作定電壓源，且p型電晶體P101的閘極係連接至p型電晶體P111的閘極。
用來當作位準移位電路的p型電晶體P114具有連接至地的汲極。p型電晶體P114的源極係經過p型電晶體P112的閘極、p型電晶體P109、及p型電晶體P105而連接至電源供應電壓VCC。再者，p型電晶體P114的閘極係經過電阻R12而連接至輸出端VREF 11。同樣地，用來當作位準移位電路的p型電晶體P115具有連接至地的汲極，而其源極係經過p型電晶體P113的閘極、p型電晶體P110、及p型電晶體P106而連接至電源供應電壓VCC。再者，p型電晶體P115的閘極係經過電阻R11而連接至輸出端VREF 11。
連接於輸出端VREF 11與地之間的是自輸出端VREF 11側，依照電阻R12、電阻R13、及雙載子電晶體B12的此順序。此外，連接於輸出端VREF 11與地之間的是自輸出端VREF 11側，依照電阻R11及雙載子電晶體B11的此順序。
雙載子電晶體B12具有連接至地的基極及集極，而其射極係連接至電阻R13。電阻R13的一端係連接至雙載子電晶體B12，而另一端係連接至電阻R12，且連接至p型電晶體P114的閘極。電阻R12的一端係連接至電阻R13，且連接至p型電晶體P114的閘極，而另一端係連接至輸出端VREF 11。
雙載子電晶體B11具有連接至地的基極及集極，而具有連接至電阻R11及p型電晶體P115的閘極之射極。再者，電阻R11的一端係連接至雙載子電晶體B12，而另一端係連接至輸出端VREF 11。
接著，參考圖1及2，此能帶隙電路的運作係與習知能帶隙電路的運作做比較來予以解釋。除非暫態電壓變動發生，否則差動放大器的輸入電壓保持不變，且自VREF 11輸出定電壓。反之，當由於電源供應器變動(例如，電壓從6V增加至30V)而發生暫態電壓變動時，因為p型電晶體P24及P25的背閘極係連接至VCC，所以圖2中所顯示的習知電路會大大地受到電源供應器的電壓變動所影響。當那些電晶體的尺寸增加(至，例如，W長度為100μm及L長度為50μm)時，或當藉由導致K值降低之差響應特徵的製程所製造出之電晶體係用來當作用於偏移消除之p型電晶體P24及P25中的每一電晶體時，由於電源供應器的電壓變動發生時所施加至背閘極之電壓的變化，所以會發生瞬間中斷。在中斷期間，過多電流會流經雙載子電晶體B21及B22的射極，於(例如，0V的)電壓而穩定之輸出電壓(其非為原來欲用於穩定的電壓)係輸出至VREF端。
另一方面，根據如圖1中所顯示的此實施例，p型電晶體P112及P113的背閘極係連接至節點11，因此背閘極不會受到電源供應器的電壓變動所影響。因此，甚至當暫態電源供應器的電壓變動發生時，不會發生瞬間中斷，且過多電流不會流經雙載子電晶體B11，藉此可輸出如原來想要的定電壓。
在圖2之p型電晶體P24及P25的背閘極係連接至節點11之情況中，p型電晶體P24及P25的臨界值會增加，這意謂比習知情況的電壓更高之電壓需用來使電晶體導通。因此，甚至當電源開啟時，有p型電晶體P24及P25不會導通的現象發生，而結果為施加至VREF端的電壓持續上升。有鑑於此，根據如圖1中所顯示的此實施例，p型電晶體P112及P113的閘極係連接至p型電晶體P114的汲極或p型電晶體P115的汲極，p型電晶體P114及P115中的每一電晶體係用來當作位準移位電路，且p型電晶體P112及P113的閘極電壓會增加，藉此，以習知電壓可使p型電晶體P112及P113導通。修飾係如以上所述來予以達成，藉此於電源供應器變動且電源開啟時，可輸出定輸出電壓。
11．．．節點
本發明將從之下所給予的詳細說明及藉由僅為例示所給予的附圖中而變的更完全瞭解，因此並未限制本發明且其中：圖1係顯示根據本發明的一實施例之能帶隙參考電壓電路的電路圖；以及圖2係顯示習知的能帶隙參考電壓電路之電路圖。
11．．．節點

Claims (3)

  1. 一種能帶隙電路，具有差動放大器電路，該能帶隙電路包含：一對PMOS電晶體；以及位準移位器電路，其中：該對PMOS電晶體係經由其源極端而彼此連接；該位準移位器電路係連接至該對PMOS電晶體中的每一個PMOS電晶體之閘極，該閘極係用來當作輸入端；以及該對PMOS電晶體中的每一個PMOS電晶體具有連接至該等源極端的每一個之背閘極，該能帶隙電路更包括：以定電流供應該差動放大器的PMOS電晶體；以及構成另外的位準移位器電路的另外的PMOS電晶體，其中，該等PMOS電晶體係彼此疊接。
  2. 如申請專利範圍第1項之能帶隙電路，其中與該能帶隙電路中的其他PMOS電晶體相較，該對PMOS電晶體的尺寸很大。
  3. 如申請專利範圍第1項之能帶隙電路，其中該差動放大器電路係由PMOS電晶體及NMOS電晶體所組成，該NMOS電晶體具有0.4至0.5 V的範圍中之臨界電壓。
TW096102189A 2006-01-20 2007-01-19 能帶隙電路 TWI390383B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012856A JP4785538B2 (ja) 2006-01-20 2006-01-20 バンドギャップ回路

Publications (2)

Publication Number Publication Date
TW200745809A TW200745809A (en) 2007-12-16
TWI390383B true TWI390383B (zh) 2013-03-21

Family

ID=38333181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096102189A TWI390383B (zh) 2006-01-20 2007-01-19 能帶隙電路

Country Status (5)

Country Link
US (1) US7868686B2 (zh)
JP (1) JP4785538B2 (zh)
KR (1) KR101207251B1 (zh)
CN (1) CN101004619B (zh)
TW (1) TWI390383B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285371B2 (ja) * 2008-09-22 2013-09-11 セイコーインスツル株式会社 バンドギャップ基準電圧回路
CN101819449B (zh) * 2010-04-16 2012-01-04 上海理工大学 亚阈值mosfet带隙基准源
EP2487773A1 (en) * 2011-02-10 2012-08-15 ST-Ericsson SA Method and electrical interface circuit enabling multiplexing
TWI548209B (zh) * 2013-12-27 2016-09-01 慧榮科技股份有限公司 差動運算放大器以及帶隙參考電壓產生電路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601017U (ja) * 1984-05-16 1985-01-07 セイコーエプソン株式会社 演算増幅器
JPS63153554U (zh) * 1987-03-27 1988-10-07
JPH0782404B2 (ja) * 1989-07-11 1995-09-06 日本電気株式会社 基準電圧発生回路
JPH06175742A (ja) * 1992-12-09 1994-06-24 Nec Corp 基準電圧発生回路
US5949277A (en) * 1997-10-20 1999-09-07 Vlsi Technology, Inc. Nominal temperature and process compensating bias circuit
JP2001174338A (ja) * 1999-12-17 2001-06-29 Mitsumi Electric Co Ltd 温度センサ回路
JP2002151653A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd 半導体集積回路装置
JP2002270768A (ja) * 2001-03-08 2002-09-20 Nec Corp Ｃｍｏｓ基準電圧回路
US6535054B1 (en) * 2001-12-20 2003-03-18 National Semiconductor Corporation Band-gap reference circuit with offset cancellation
JP3946077B2 (ja) * 2002-04-24 2007-07-18 富士通株式会社 ラッチ形レベルコンバータおよび受信回路
JP2004086750A (ja) * 2002-08-28 2004-03-18 Nec Micro Systems Ltd バンドギャップ回路
US6864741B2 (en) * 2002-12-09 2005-03-08 Douglas G. Marsh Low noise resistorless band gap reference
US7113025B2 (en) * 2004-04-16 2006-09-26 Raum Technology Corp. Low-voltage bandgap voltage reference circuit
US7286003B2 (en) * 2004-08-20 2007-10-23 Stmicroelectronics Pvt. Ltd. On-chip voltage regulator
JP4803988B2 (ja) * 2004-10-05 2011-10-26 株式会社デンソー バンドギャップ基準電圧回路
TWI394367B (zh) * 2006-02-18 2013-04-21 Seiko Instr Inc 帶隙定電壓電路

Also Published As

Publication number Publication date
JP4785538B2 (ja) 2011-10-05
JP2007193686A (ja) 2007-08-02
US7868686B2 (en) 2011-01-11
KR20070077142A (ko) 2007-07-25
TW200745809A (en) 2007-12-16
CN101004619A (zh) 2007-07-25
CN101004619B (zh) 2013-03-27
US20070181952A1 (en) 2007-08-09
KR101207251B1 (ko) 2012-12-03

Similar Documents

Publication Publication Date Title
KR0139546B1 (ko) 연산 증폭기 회로
US7248079B2 (en) Differential buffer circuit with reduced output common mode variation
TWI394367B (zh) 帶隙定電壓電路
JP2008015925A (ja) 基準電圧発生回路
JP2007208361A (ja) 電圧レベルシフト回路、および半導体集積回路
JP6176826B2 (ja) 起動回路を有する完全相補型自己バイアス差動受信機
US20160274617A1 (en) Bandgap circuit
KR101163457B1 (ko) 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로
TWI390383B (zh) 能帶隙電路
US6897714B2 (en) Reference voltage generating circuit
US11662761B2 (en) Reference voltage circuit
US11070181B2 (en) Push-pull output driver and operational amplifier using same
US7218169B2 (en) Reference compensation circuit
CN114415776A (zh) 带隙基准电压源电路及电子装置
CN108809295B (zh) 电平移位电路
JP4931619B2 (ja) バンドギャップ定電圧回路
JPH1065459A (ja) 電流−電圧変換回路
CN110189709B (zh) 控制电路、背光驱动装置和显示设备
JP2010086057A (ja) 基準電圧発生回路
US11196419B2 (en) Integrated voltage level shifter device
KR100671210B1 (ko) 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로
US20240176378A1 (en) Band gap reference circuit under low supply voltage
KR100265347B1 (ko) 입력 버퍼링 장치
KR0168017B1 (ko) 네가티브 기준전압 발생회로
JP2007140850A (ja) バンドギャップ回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees