CN108809295B - 电平移位电路 - Google Patents

电平移位电路 Download PDF

Info

Publication number
CN108809295B
CN108809295B CN201810384873.5A CN201810384873A CN108809295B CN 108809295 B CN108809295 B CN 108809295B CN 201810384873 A CN201810384873 A CN 201810384873A CN 108809295 B CN108809295 B CN 108809295B
Authority
CN
China
Prior art keywords
potential
transistor
constant current
transistors
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810384873.5A
Other languages
English (en)
Other versions
CN108809295A (zh
Inventor
古市宗司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN108809295A publication Critical patent/CN108809295A/zh
Application granted granted Critical
Publication of CN108809295B publication Critical patent/CN108809295B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及电平移位电路。具有：恒定电流生成部，基于电源电位来生成恒定电流；电流镜部，在第一线和第二线中流动恒定电流；以及电平移位部，接受信号电平在第一逻辑电平和第二逻辑电平之间进行变化且在第一逻辑电平处具有第一电位而在第二逻辑电平处具有第二电位的第一输入信号以及使第一输入信号的相位反相后的第二输入信号的输入，生成将第一输入信号和第二输入信号的第一逻辑电平处的信号电平从第一电位移位为电源电位后的第一输出信号和第二输出信号，将第一输出信号从第二线上的节点输出，将第二输出信号从第一线上的节点输出，恒定电流生成部包含接受第一电位的施加而根据第一电位的变化来使恒定电流的值变化的电流调整电路。

Description

电平移位电路
技术领域
本发明涉及电平移位电路。
背景技术
近年来，LCD(Liquid Crystal Display，液晶显示器)驱动器或OLED(OrganicLight Emitting Diode，有机电致发光二极管)驱动器的驱动电路的高集成化发展，在高电压的电源电压下驱动驱动电路，另一方面，关于驱动逻辑元件的低电压侧的电源电压，低电压化越来越发展。
此外，在用于TV等的大型的OLED中，产生面板元件的特性的偏差或随时间劣化。因此，为了校正像素的特性，在OLED驱动器中装载面板元件的特性测定用的ADC(Analog toDigital Converter，模拟数字转换器)来进行元件特性的测定。伴随着由该ADC进行的AD变换的高速化，寻求将低电压信号变换为高电压信号的电平移位电路(电平移位器)的高速性。
电平移位电路的高集成化和高速工作为相反的特性，为了实现该相反的特性，参考了恒定电流型的电平移位电路(例如，专利文献1)。这样的恒定电流型的电平移位电路由基于例如电源电压来生成恒定电流的恒定电流生成部、流动与所生成的恒定电流相同的电流的电流镜部、以及使节点电位反转且将低电压信号变换为高电压信号的电平移位部构成。
现有技术文献
专利文献
专利文献1：日本特开平5-284005号公报。
发明要解决的课题
在恒定电流型的电平移位电路中需要高速工作的情况下，需要在恒定电流生成部中多流动恒定电流。此外，为了在电平移位部中可靠地进行节点电位的反转工作而需要设定电流能力以使接收低电压信号的元件使恒定电流以上的电流流动。
另一方面，在由于低电压信号的信号电平的降低等而元件的电流能力降低的情况下，需要通过增加例如恒定电流生成部中的电阻来减少恒定电流。此外，在设计时将恒定电流的值设定为固定，与此相对地，接收低电压信号的元件的电流能力不均，因此，需要使元件尺寸具有余裕，存在元件区域变大这样的问题。
发明内容
本发明是鉴于上述问题点而完成的，其目的在于提供一种即使在元件的电流能力进行变化的情况下也能够可靠地进行工作的电平移位电路。
用于解决课题的方案
本发明的电平移位电路的其特征在于，具有：恒定电流生成部，基于电源电位来生成恒定电流；电流镜部，在第一线和第二线中流动所述恒定电流；以及电平移位部，接受信号电平在第一逻辑电平和第二逻辑电平之间进行变化且在所述第一逻辑电平处具有第一电位而在所述第二逻辑电平处具有第二电位的第一输入信号以及使所述第一输入信号的相位反相后的第二输入信号的输入，生成将所述第一输入信号和所述第二输入信号的所述第一逻辑电平处的信号电平从所述第一电位移位为所述电源电位后的第一输出信号和第二输出信号，将所述第一输出信号从所述第二线上的节点输出，将所述第二输出信号从所述第一线上的节点输出，所述恒定电流生成部包含电流调整电路，所述电流调整电路接受所述第一电位的施加而根据所述第一电位的变化来使所述恒定电流的值变化。
发明效果
根据本发明的电平移位电路，即使在元件的电流能力进行变化的情况下也能够可靠地进行电平移位工作。
附图说明
图1是示出实施例1的电平移位电路(level shift circuit)的结构的电路图。
图2是示出实施例1的电平移位电路的各部的工作点的图。
图3是示出实施例2的电平移位电路的结构的电路图。
图4是示出实施例2的电平移位电路的各部的工作点的图。
图5是示出实施例3的电平移位电路的结构的电路图。
图6是示出实施例3的电平移位电路的各部的工作点的图。
图7是示出实施例3的电平移位电路的各部的工作点的图。
具体实施方式
以下，参照附图来对本发明的实施例进行说明。再有，在以下的各实施例中的说明和附图中，对实质上相同或等效的部分标注相同的参照附图标记。
【实施例1】
本实施例的电平移位电路10为将低电压信号变换(电平移位)为高电压信号的电路，用于LCD(Liquid Crystal Display，液晶显示器)驱动器或OLED(Organic LightEmitting Diode，有机电致发光二极管)驱动器等显示驱动器。例如，电平移位电路10从定时控制器(未图示)接受低电压的控制信号的供给，将该控制信号变换为用于驱动显示像素的高电压信号。
图1是示出本实施例的电平移位电路10的结构的图。电平移位电路10由恒定电流生成部11、电流镜部12、以及电平移位部13构成。
恒定电流生成部11包含作为P沟道型(第一沟道型)的MOS(Metal-Oxide-Semiconductor，金属氧化物半导体)晶体管的晶体管PM11和晶体管PM12、电阻R1、以及作为N沟道型(第二沟道型)的MOS晶体管的晶体管NM11。
向晶体管PM11的源极施加电源电压VDD。晶体管PM11的漏极经由节点n3连接于晶体管PM12的源极。晶体管PM11的栅极连接于节点n1，经由节点n1连接于晶体管PM12的漏极和电阻R1的一端。
晶体管PM12的漏极连接于电阻R1的一端。晶体管PM12的栅极连接于节点n2，经由节点n2连接于电阻R1的另一端。
晶体管NM11的漏极连接于电阻R1的另一端。此外，晶体管NM11的漏极经由节点n2连接于晶体管PM12的栅极。晶体管NM11的源极连接于接地电位VSS。向晶体管NM11的栅极施加低电源电压VCC。低电源电压VCC具有比电源电压VDD小的电压电平。
在晶体管NM11的漏极流动与低电源电压VCC对应的漏极电流。该漏极电流作为恒定电流Ic在电阻R1、晶体管PM11和PM12中流动。晶体管NM11具有作为根据低电源电压VCC的电压电平来调整恒定电流Ic的电流值的电流调整电路的功能。
图2是示出电阻R1、晶体管NM11、晶体管PM11和PM12的电压-电流曲线的图。分别考虑晶体管PM11和PM12的工作点来设定节点n1和n2的电位(在图中为○标记)。电阻R1的电阻值被调整为节点n3的电位为晶体管PM11的恒定电流特性好的区域。
当再次参照图1时，电流镜部12由作为P沟道型的MOS晶体管的晶体管PM13、PM14、PM15和PM16构成。
向晶体管PM13的源极施加电源电压VDD。晶体管PM13的漏极连接于晶体管PM14的源极。晶体管PM13的栅极经由节点n1连接于晶体管PM11的栅极、晶体管PM12的漏极和电阻R1的一端。
晶体管PM14的源极连接于晶体管PM13的漏极。晶体管PM14的栅极经由节点n2连接于晶体管PM12的栅极、电阻R1的另一端和晶体管NM11的漏极。
向晶体管PM15的源极施加电源电压VDD。晶体管PM15的栅极连接于晶体管PM13的栅极。
晶体管PM16的源极连接于晶体管PM15的漏极。晶体管PM16的栅极连接于晶体管PM14的栅极。此外，晶体管PM16的栅极经由节点n2连接于晶体管PM12的栅极、电阻R1的另一端和晶体管NM11的漏极。
晶体管PM11和PM13经由节点n1连接栅极彼此，晶体管PM12和PM14经由节点n2连接栅极彼此，构成电流镜电路。由此，在恒定电流生成部11中流动的电流被复制，恒定电流Ic在与晶体管PM14的漏极连接的线L1中流动。即，晶体管PM11、PM12、PM13和PM14构成2级级联(cascade)的恒定电流源。
晶体管PM11和PM15经由节点n1连接栅极彼此，晶体管PM12和PM16经由节点n2连接栅极彼此，构成电流镜电路。由此，在恒定电流生成部11中流动的电流被复制，恒定电流Ic在与晶体管PM16的漏极连接的线L2中流动。即，晶体管PM11、PM12、PM15和PM16构成2级级联的恒定电流源。
电平移位部13由作为P沟道型的MOS晶体管的晶体管PM17和PM18、以及作为N沟道型的MOS晶体管的晶体管NM12和NM13构成。
晶体管PM17的源极连接于晶体管PM14的漏极。晶体管PM17的漏极经由节点n4连接于晶体管PM18的栅极和晶体管NM12的漏极。晶体管PM17的栅极经由节点n5连接于晶体管PM18的漏极和晶体管NM13的漏极。
晶体管PM18的源极连接于晶体管PM16的漏极。晶体管PM18的漏极经由节点n5连接于晶体管PM17的栅极和晶体管NM13的漏极。晶体管PM18的栅极经由节点n4连接于晶体管PM17的漏极和晶体管NM12的漏极。
晶体管NM12的源极连接于接地电位VSS。晶体管NM12的漏极经由节点n4连接于晶体管PM17的漏极和晶体管PM18的栅极。向晶体管NM12的栅极供给输入信号INP。
输入信号INP为信号电平在逻辑电平1(H电平)和逻辑电平0(L电平)之间进行变化的信号，在逻辑电平1下为低电源电压VCC的电位电平，在逻辑电平0下为接地电位VSS的电位电平。在以下的说明中，将低电源电压VCC的电位电平也称为VCC电位。此外，将接地电位VSS的电位电平也称为0V。此外，将电源电压VDD的电压电平也称为VDD电位。
晶体管NM13的源极连接于接地电位VSS。晶体管NM13的漏极经由节点n5连接于晶体管PM17的栅极和晶体管PM18的漏极。向晶体管NM13的栅极供给将输入信号INP的相位反相后的反相输入信号INN。
反相输入信号INN为与输入信号INP相反相位且信号电平在逻辑电平1和逻辑电平0之间进行变化的信号，在逻辑电平1下为成为VCC电位的信号，在逻辑电平0下为成为0V的信号。因此，在向晶体管NM12的栅极施加低电源电压VCC的期间向晶体管NM13的栅极施加0V，在向晶体管NM13的栅极施加低电源电压VCC的期间向晶体管NM12的栅极施加0V。
晶体管PM17和PM18的栅极以交叉式的形式连接于节点n5和节点n4，与晶体管NM12和NM13一起构成电平移位器。在与晶体管NM11相同的工艺条件之下成对布局晶体管NM12和NM13，沟道宽度被设定为NM11∶(NM12,NM13)＝1∶N(N为2～6的整数)。
本实施例的电平移位电路10在上述那样的条件下进行偏置设定。接着，对本实施例的电平移位电路10的工作进行说明。
当向晶体管NM11的栅极施加低电源电压VCC时，在晶体管NM11的漏极流动与低电源电压VCC对应的恒定电流Ic。恒定电流Ic在电阻R1、晶体管PM11和PM12中流动。在晶体管PM11和PM12中流动的恒定电流Ic被电流镜部12电流复制。
向晶体管NM12的栅极供给输入信号INP，向晶体管NM13的栅极供给反相输入信号INN。输入信号INP和反相输入信号INN的信号电平互补地变化为VCC电位或0V。
在输入信号INP的信号电平为0V而反相输入信号INN的信号电平为VCC电位时，晶体管NM12为截止状态，晶体管NM13为导通状态。由于晶体管NM13为导通状态，所以电流从晶体管NM13的漏极朝向源极流动，连接于晶体管NM13的漏极的晶体管PM17的栅极电位降低，晶体管PM17为导通状态。由于晶体管PM17为导通状态且晶体管NM12为截止状态，所以节点n4的电位上升到VDD电位。晶体管PM18为截止状态，节点n5的电位为0V。因此，从节点n4输出具有VDD电位的信号电平的输出信号OUTN，从节点n5输出具有0V的信号电平的输出信号OUTP。
接着，当输入信号INP的信号电平变化为VCC电位且反相输入信号INN的信号电平变化为0V时，晶体管NM12为导通状态，晶体管NM13为截止状态。由于晶体管NM12为导通状态，所以电流从晶体管NM12的漏极朝向源极流动，连接于晶体管NM12的漏极的晶体管PM18的栅极电位降低，晶体管PM18为导通状态。由于晶体管PM18为导通状态且晶体管NM13为截止状态，所以节点n5的电位上升到VDD电位。晶体管PM17为截止状态，节点n4的电位降低为0V。因此，从节点n4输出具有0V的信号电平的输出信号OUTN，从节点n5输出具有VDD电位的信号电平的输出信号OUTP。
输出信号OUTN为与反相输入信号INN相同相位且信号电平不同的信号。即，输出信号OUTN为将反相输入信号INN的逻辑电平1处的信号电平从VCC电位电平移位为VDD电位后的信号。输出信号OUTP为与输入信号INP相同相位且信号电平不同的信号。即，输出信号OUTP为将输入信号INP的逻辑电平1处的信号电平从VCC电位电平移位为VDD电位后的信号。
如以上那样，输入信号INP和反相输入信号INN的信号电平互补地变化为VCC电位或0V，电流从晶体管NM12和NM13的漏极向源极流动，由此，节点n4和n5的电位反转。
当低电源电压VCC的电压电平降低时，输入信号INP和反相输入信号INN的H电平处的信号电平降低，因此，晶体管NM12和NM13的电流能力降低。可是，低电源电压VCC为向恒定电流生成部11的晶体管NM11的栅极施加的电压，因此，恒定电流Ic的电流值也降低。因此，不管晶体管NM12和NM13的电流能力的降低都能够可靠地进行节点n4和n5的电位的反转。
此外，在高温条件下使电平移位电路10工作的情况或在工艺低速(SLOW)条件下设计晶体管NM11、NM12和NM13的情况下，阈值电压变高，由此，晶体管NM12和NM13的电流能力降低。可是，在本实施例的电平移位电路10中，晶体管NM11的电流能力也同样地降低，因此，恒定电流Ic的电流值降低。因此，不管晶体管NM12和NM13的电流能力的降低都能够可靠地进行节点n4和n5的电位的反转。
此外，不需要考虑晶体管NM12和NM13的电流能力的偏差而使元件尺寸具有余裕，因此，能够抑制芯片面积的增大。
【实施例2】
图3是示出本实施例的电平移位电路20的结构的图。电平移位电路20由恒定电流生成部21、电流镜部22、以及电平移位部23构成。
恒定电流生成部21在包含作为P沟道型的MOS晶体管的晶体管PM21和电阻R2的方面与实施例1的恒定电流生成部11不同。
晶体管PM21的源极经由节点n7连接于晶体管PM12的漏极。晶体管PM21的漏极连接于电阻R1的一个端子。此外，晶体管PM21的漏极连接于节点n1，经由节点n1连接于晶体管PM11的栅极、晶体管PM13的栅极和晶体管PM15的栅极。晶体管PM21的栅极连接于节点n6，经由节点n6连接于晶体管PM22和PM23的栅极。
电阻R2的一端连接于电阻R1的另一端和节点n2，另一端连接于晶体管NM11的漏极和节点n6。
图4是示出电阻R1、电阻R2、晶体管NM11、PM11、PM12和PM21的电压-电流曲线的图。分别考虑晶体管PM11、PM12和PM21的工作点来设定节点n1、n2和n6的电位(在图中为○标记)。电阻R1和R2的电阻值被调整为节点n3和n7的电位(在图中为○标记)为晶体管PM11和PM12的恒定电流特性好的区域。
当再次参照图3时，电流镜部22在包含作为P沟道型的MOS晶体管的晶体管PM22和PM23的方面与实施例1的电流镜部12不同。
晶体管PM22的源极连接于晶体管PM14的漏极。晶体管PM22的漏极连接于晶体管PM17的源极。晶体管PM22的栅极经由节点n6连接于晶体管PM21的栅极、电阻R2的另一端和晶体管NM11的漏极。
晶体管PM23的源极连接于晶体管PM16的漏极。晶体管PM23的漏极连接于晶体管PM18的源极。晶体管PM23的栅极经由节点n6连接于晶体管PM21的栅极、电阻R2的另一端和晶体管NM11的漏极。
晶体管PM11和PM13经由节点n1连接栅极彼此，晶体管PM12和PM14经由节点n2连接栅极彼此，晶体管PM21和PM22经由节点n6连接栅极彼此，构成电流镜电路。由此，在恒定电流生成部21中流动的电流被复制，恒定电流Ic在与晶体管PM22的漏极连接的线L1中流动。即，晶体管PM11、PM12、PM21、PM13、PM14和PM22构成3级级联的恒定电流源。
晶体管PM11和PM15经由节点n1连接栅极彼此，晶体管PM12和PM16经由节点n2连接栅极彼此，晶体管PM21和PM23经由节点n6连接栅极彼此，构成电流镜电路。由此，在恒定电流生成部21中流动的电流被复制，恒定电流Ic在与晶体管PM23的漏极连接的线L2中流动。即，晶体管PM11、PM12、PM21、PM15、PM16和PM23构成3级级联的恒定电流源。
接着，对本实施例的电平移位电路20的工作进行说明。
当向晶体管NM11的栅极施加低电源电压VCC时，在晶体管NM11的漏极流动与低电源电压VCC对应的恒定电流Ic。恒定电流Ic在电阻R1、电阻R2、晶体管PM11、PM12和PM21中流动。在晶体管PM11、PM12和PM21中流动的恒定电流Ic被电流镜部22电流复制。
向晶体管NM12的栅极供给输入信号INP，向晶体管NM13的栅极供给反相输入信号INN。输入信号INP和反相输入信号INN的信号电平互补地变化为VCC电位或0V。
在输入信号INP的信号电平为0V而反相输入信号INN的信号电平为VCC电位时，晶体管NM12为截止状态，晶体管NM13为导通状态。由于晶体管NM13为导通状态，所以电流从晶体管NM13的漏极朝向源极流动，连接于晶体管NM13的漏极的晶体管PM17的栅极电位降低，晶体管PM17为导通状态。由于晶体管PM17为导通状态且晶体管NM12为截止状态，所以节点n4的电位上升到VDD电位。晶体管PM18为截止状态，节点n5的电位为0V。因此，从节点n4输出具有VDD电位的信号电平的输出信号OUTN，从节点n5输出具有0V的信号电平的输出信号OUTP。
输出信号OUTN为与反相输入信号INN相同相位且信号电平不同的信号。即，输出信号OUTN为将反相输入信号INN的逻辑电平1处的信号电平从VCC电位电平移位为VDD电位后的信号。输出信号OUTP为与输入信号INP相同相位且信号电平不同的信号。即，输出信号OUTP为将输入信号INP的逻辑电平1处的信号电平从VCC电位电平移位为VDD电位后的信号。
如以上那样，输入信号INP和反相输入信号INN的信号电平互补地变化为电VCC电位或0V，电流从晶体管NM12和NM13的漏极向源极流动，由此，节点n4和n5的电位反转。
当低电源电压VCC的电压电平降低时，输入信号INP和反相输入信号INN的H电平处的信号电平降低，因此，晶体管NM12和NM13的电流能力降低。可是，低电源电压VCC为向恒定电流生成部21的晶体管NM11的栅极施加的电压，因此，恒定电流Ic的电流值也降低。因此，不管晶体管NM12和NM13的电流能力的降低都能够可靠地进行节点n4和n5的电位的反转。
此外，在本实施例的电平移位电路20中，晶体管PM11、PM12、PM21、PM13、PM14和PM22构成3级级联的恒定电流源，同样地，晶体管PM11、PM12、PM21、PM15、PM16和PM23构成3级级联的恒定电流源。因此，与恒定电流源由2级级联构成的情况相比，恒定电流特性进一步变好，因此，节点n4和n5的电压从VDD电位变化到0V的情况下的恒定电流Ic的变化小。因此，能够使节点n4和n5处的电流的转换速率(slewrate)为大致固定。
【实施例3】
图5是示出本实施例的电平移位电路30的结构的图。电平移位电路30由恒定电流生成部31、电流镜部32和电平移位部33构成。
恒定电流生成部31具有作为P沟道型的MOS晶体管的晶体管PM31和PM32以及电阻R4。晶体管PM31、PM32和电阻R4被串联连接。此外，与实施例1的恒定电流生成部11不同，晶体管PM12与晶体管NM11不经由电阻而连接。
晶体管PM12的漏极经由节点n8连接于晶体管NM11的漏极。
向晶体管PM31的源极施加电源电压VDD。晶体管PM31的漏极连接于晶体管PM32的源极。晶体管PM31的栅极连接于晶体管PM11的栅极、晶体管PM13的栅极和晶体管PM15的栅极。晶体管PM31和晶体管PM11连接栅极彼此，构成晶体管对。
晶体管PM32的源极连接于晶体管PM31的漏极。晶体管PM32的漏极连接于节点n9，经由节点n9连接于电阻R4的一端。此外，晶体管PM32的漏极连接于晶体管PM11和PM31的栅极，进而连接于晶体管PM13和PM15的栅极。晶体管PM32的栅极连接于晶体管PM12的栅极。此外，晶体管PM32的栅极经由节点n8连接于晶体管NM11的漏极。此外，晶体管PM32的栅极连接于晶体管PM12的漏极、晶体管PM14的栅极和晶体管PM16的栅极。晶体管PM32和晶体管PM12连接栅极彼此，构成晶体管对。
电阻R4的一端连接于节点n9，经由节点n9连接于晶体管PM32的漏极、晶体管PM11和PM31的栅极、以及晶体管PM13和PM15的栅极。电阻R4的另一端连接于接地电位VSS。
利用晶体管PM11、PM12、PM31和PM32构成电流镜电路。基于在晶体管NM11的漏极-源极间流动的电流Ids和在电阻R4中流动的电流Ir来规定该电流镜电路的工作。具体地，在电流Ids>电流Ir的情况和电流Ir>电流Ids的情况下，各元件的工作点不同。
图6是示出电流Ids>电流Ir的情况下的电阻R4、晶体管NM11、PM11、PM12、PM31和PM32的电压-电流曲线的图。考虑晶体管NM11、PM11和PM31的工作点来设定节点n8的电位。考虑晶体管PM11、PM31、PM12和PM32的工作点来设定节点n9的电位。
在低电源电压VCC的电压电平(即，VCC电位)充分高且晶体管NM11、NM12和NM13的电流能力充分的条件下，节点n8的电位为在图6中由○标记示出的电位(晶体管NM11和PM11的Vds-Ids曲线的交点附近的电位)。
此时，向晶体管PM12和PM32的栅极施加充分的驱动电压，晶体管PM12和PM32的漏极-源极间为低电阻(图6的Vds-Ids曲线)。
晶体管PM32为低电阻，因此，在二极管连接的晶体管PM31中流动充分的电流，节点n9的电位为在图6中由○标记示出的电位(晶体管PM11和PM31的Vds-Ids曲线、晶体管PM11和PM31的Vgs-Ids曲线与晶体管PM12和PM32的Vds-Ids曲线的交点附近的电位)。
节点n8和n9的电位为偏置电压，在电流镜部32和电平移位部33中流动充分的恒定电流，构成高速的电平移位器。
另一方面，图7是示出电流Ids<电流Ir的情况下的电阻R4、晶体管NM11、PM11、PM12、PM31和PM32的电压-电流曲线的图。
考虑晶体管NM11、PM11和PM32的工作点来设定节点n8的电位。考虑晶体管PM11、PM31、PM12和PM32的工作点来设定节点n9的电位。
在低电源电压VCC的电压电平(即，VCC电位)降低而晶体管NM11、NM12和NM13的电流能力不充分的条件下，节点n8的电位为在图7中由○标记示出的电位。
此时，向晶体管PM12和PM32的栅极施加的驱动电压降低，晶体管PM12和PM32的漏极-源极间为高电阻(图7的晶体管PM12和PM32的Vds-Ids曲线)。
由于晶体管PM32为高电阻，所以节点n9的电位为低电位，晶体管PM11、PM31、PM13和PM15为低电阻(图7的晶体管PM11和PM31的Vd-Ids曲线)。
通过由晶体管PM12、PM32、PM14和PM16构成的电流镜电路，与晶体管NM11、NM12和NM13的电流能力对应的电流作为恒定电流Ic在线L1和L2中流动。
如以上那样，节点n8和n9的电位为偏置电压，对在电流镜部32和电平移位部33中流动的恒定电流Ic进行设定。
在本实施例的电平移位电路30中，由于VCC电位的降低等而晶体管NM11、NM12和NM13的电流能力降低，在以低速(低速(SLOW)情形)进行工作的条件下，电平移位电路30也能够可靠地进行电平移位工作。
与此相对地，在以高速(快速(FAST)情形)进行工作的条件下，调整电阻R4的电阻值来限制恒定电流Ic的电流量，由此，能够抑制与以低速进行工作的情况的偏差。
此外，在晶体管NM11、NM12和NM13的电流能力降低的情况下，恒定电流Ic减少，因此，不会发生工作不良。因此，不需要使晶体管NM11、NM12和NM13的元件尺寸具有余裕，因此，能够抑制芯片面积的增大。
此外，通过调整电阻R4的电阻值来限制恒定电流Ic的电流量，从而能够调整电平移位电路30的转变工作的延迟。
再有，本发明并不限定于上述实施方式。例如，在上述实施例中，对恒定电流生成部包含与电源电压VDD(VDD电位)串联连接的2个或3个P沟道型的MOS晶体管的例子进行了说明。可是，晶体管的数量并不限于此，只要具有串联连接有n个(n：2以上)晶体管的结构即可。
此外，在上述实施例中，示出了电平移位电路用于显示驱动器的例子，但是，并不限于此，例如能够用于电源控制器或升压控制器等包含高电压电路的制品。
此外，上述实施例的电平移位电路除了包含高电压电路的电平移位器用偏置电路之外还能够应用于具有差动放大器电路等恒定电流源的电路。
附图标记的说明
10、20、30电平移位电路
11、21、31恒定电流生成部
12、22、32电流镜部
13、23、33电平移位部
NM11～13N沟道型MOS晶体管
PM11～32P沟道型MOS晶体管。

Claims (4)

1.一种电平移位电路，其特征在于，具有：
恒定电流生成部，基于电源电位来生成恒定电流；
电流镜部，在第一线和第二线中流动所述恒定电流；以及
电平移位部，接受信号电平在第一逻辑电平和第二逻辑电平之间进行变化且在所述第一逻辑电平处具有第一电位而在所述第二逻辑电平处具有第二电位的第一输入信号以及使所述第一输入信号的相位反相后的第二输入信号的输入，生成将所述第一输入信号和所述第二输入信号的所述第一逻辑电平处的信号电平从所述第一电位移位为所述电源电位后的第一输出信号和第二输出信号，将所述第一输出信号从所述第二线上的节点输出，将所述第二输出信号从所述第一线上的节点输出，
所述恒定电流生成部包含电流调整电路，所述电流调整电路接受所述第一电位的施加而根据所述第一电位的变化来使所述恒定电流的值变化，
其中，
所述恒定电流生成部包含与所述电源电位串联连接的第一导电型的第一～第n晶体管，其中，n：2或3，
所述第一～第n晶体管的各个栅极端子连接于所述电流镜部来构成n级电流镜电路，
所述电流调整电路为与所述第一导电型相反导电型的第二导电型的晶体管，源极端子连接于所述第二电位，在栅极端子接受所述第一电位的施加。
2.根据权利要求1所述的电平移位电路，其特征在于，所述恒定电流生成部包含连接在所述第n晶体管与所述电流调整晶体管之间的至少1个电阻元件。
3.根据权利要求1所述的电平移位电路，其特征在于，所述恒定电流生成部包含：与所述第一～第n晶体管连接栅极端子彼此来构成晶体管对且与所述电源电位串联连接的所述第一导电型的第(n+1)～第2n晶体管、以及连接在所述第2n晶体管和所述第二电位之间的至少1个电阻元件。
4.根据权利要求1至3的任一项所述的电平移位电路，其特征在于，
所述电平移位部包含由与所述第一线和所述第二线连接的一对所述第二导电型的晶体管构成的晶体管对，
关于所述晶体管对的一个晶体管，源极端子连接于所述第二电位，漏极端子连接于所述第一线，在栅极端子接受所述第一输入信号的输入，
关于所述晶体管对的另一个晶体管，源极端子连接于所述第二电位，漏极端子连接于所述第二线，在栅极端子接受所述第二输入信号的输入。
CN201810384873.5A 2017-04-26 2018-04-26 电平移位电路 Active CN108809295B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-087240 2017-04-26
JP2017087240A JP2018186400A (ja) 2017-04-26 2017-04-26 レベルシフト回路

Publications (2)

Publication Number Publication Date
CN108809295A CN108809295A (zh) 2018-11-13
CN108809295B true CN108809295B (zh) 2024-03-08

Family

ID=63917580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810384873.5A Active CN108809295B (zh) 2017-04-26 2018-04-26 电平移位电路

Country Status (3)

Country Link
US (1) US10396793B2 (zh)
JP (2) JP2018186400A (zh)
CN (1) CN108809295B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519602B1 (ko) * 2018-12-17 2023-04-07 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 드라이버 회로
US10892750B2 (en) 2018-05-31 2021-01-12 SK Hynix Inc. Semiconductor apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547752B2 (ja) * 1994-06-13 2004-07-28 株式会社 日立製作所 信号受信回路とディジタル信号処理システム
JP2011172213A (ja) * 2010-01-18 2011-09-01 Rohm Co Ltd カレントミラー回路ならびにそれを用いた発光素子の駆動回路および発振器、電流駆動回路およびそれを用いた発光装置
US8624628B1 (en) * 2012-08-07 2014-01-07 Agere Systems Llc Adjustable level shifter
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN106134073A (zh) * 2014-03-27 2016-11-16 高通股份有限公司 用于共模电平移位的系统和方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05284005A (ja) 1992-01-07 1993-10-29 Nec Corp レベルシフト回路
JP3593396B2 (ja) * 1995-11-17 2004-11-24 富士通株式会社 電流出力回路
JP3686176B2 (ja) * 1996-08-06 2005-08-24 株式会社ルネサステクノロジ 定電流発生回路及び内部電源電圧発生回路
JP4063982B2 (ja) * 1998-12-04 2008-03-19 松下電器産業株式会社 レベルシフタ回路およびそれを用いた半導体装置
JP4118562B2 (ja) * 1999-07-23 2008-07-16 富士通株式会社 低電圧カレントミラー回路
US6677807B1 (en) * 1999-11-05 2004-01-13 Analog Devices, Inc. Current mirror replica biasing system
JP4432197B2 (ja) * 2000-03-24 2010-03-17 セイコーエプソン株式会社 多段レベルシフト回路およびそれを用いた半導体装置
JP2004513842A (ja) * 2000-11-30 2004-05-13 ヴァイトマン　プラスティクス　テクノロジー　アーゲー 自動車のフロントガラスの下縁と水デフレクタとの間の接続構造
US20030001628A1 (en) * 2001-06-29 2003-01-02 Intel Corporation Voltage-level converter
US6977523B2 (en) * 2002-09-27 2005-12-20 Oki Electric Industry Co., Ltd. Voltage level shifting circuit
JP2004363843A (ja) * 2003-06-04 2004-12-24 Seiko Epson Corp 半導体集積回路
JP4421365B2 (ja) * 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路
US20060097791A1 (en) * 2004-11-10 2006-05-11 Shuler Robert L Jr Low offset rail-to-rail operational amplifier
US7385446B2 (en) * 2006-06-13 2008-06-10 Monolithic Power Systems, Inc. High-impedance level-shifting amplifier capable of handling input signals with a voltage magnitude that exceeds a supply voltage
US7394283B2 (en) * 2006-08-25 2008-07-01 International Business Machines Corporation CML to CMOS signal converter
US7468615B1 (en) * 2007-03-28 2008-12-23 Xilinx, Inc. Voltage level shifter
JP5045730B2 (ja) * 2009-11-02 2012-10-10 富士通セミコンダクター株式会社 レベル変換回路
CN202068397U (zh) * 2011-05-19 2011-12-07 深圳市博驰信电子有限责任公司 一种用低压工艺耐高压的高低压转换电路
US8704591B1 (en) * 2012-11-08 2014-04-22 Lsi Corporation High-voltage tolerant biasing arrangement using low-voltage devices
TWI497915B (zh) * 2013-04-25 2015-08-21 Ind Tech Res Inst 位準轉換電路及其操作方法
JP6286899B2 (ja) * 2013-07-03 2018-03-07 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
JP6336831B2 (ja) * 2014-06-25 2018-06-06 ローム株式会社 インタフェース回路、それを用いた半導体集積回路
US9571052B1 (en) * 2014-07-21 2017-02-14 Linear Technology Corporation Transconductance (gm) boosting transistor arrangement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547752B2 (ja) * 1994-06-13 2004-07-28 株式会社 日立製作所 信号受信回路とディジタル信号処理システム
JP2011172213A (ja) * 2010-01-18 2011-09-01 Rohm Co Ltd カレントミラー回路ならびにそれを用いた発光素子の駆動回路および発振器、電流駆動回路およびそれを用いた発光装置
US8624628B1 (en) * 2012-08-07 2014-01-07 Agere Systems Llc Adjustable level shifter
CN106134073A (zh) * 2014-03-27 2016-11-16 高通股份有限公司 用于共模电平移位的系统和方法
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路

Also Published As

Publication number Publication date
US20180316351A1 (en) 2018-11-01
JP2018186400A (ja) 2018-11-22
JP2022107053A (ja) 2022-07-20
JP7443420B2 (ja) 2024-03-05
US10396793B2 (en) 2019-08-27
CN108809295A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US9900010B2 (en) Level shifter
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
US6791391B2 (en) Level shifting circuit
US20130222038A1 (en) Semiconductor integrated circuit
US7812660B2 (en) Level shift circuit
US7514968B1 (en) H-tree driver circuitry
JP7443420B2 (ja) レベルシフト回路
CN113691249B (zh) 工作周期校正电路及其方法
US6980194B2 (en) Amplitude conversion circuit for converting signal amplitude
US7683687B2 (en) Hysteresis characteristic input circuit including resistors capable of suppressing penetration current
US6897714B2 (en) Reference voltage generating circuit
US7812637B2 (en) Level shifter
US20050134364A1 (en) Reference compensation circuit
US7133487B2 (en) Level shifter
US20030169224A1 (en) Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit
JP4371645B2 (ja) 半導体装置
JP6610223B2 (ja) 半導体集積回路
US11750098B2 (en) Voltage conversion circuit having self-adaptive mechanism
JP5520192B2 (ja) 電圧電流変換回路
US8723581B1 (en) Input buffers
KR100933695B1 (ko) 반도체 소자
JP2008235974A (ja) 定電流制御回路および該回路を備えた半導体集積回路
JP2022011384A (ja) レベルシフト回路
JP2015002507A (ja) スイッチ回路
KR101475569B1 (ko) 듀얼 스텝 레벨 시프터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant