CN106134073A - 用于共模电平移位的系统和方法 - Google Patents

用于共模电平移位的系统和方法 Download PDF

Info

Publication number
CN106134073A
CN106134073A CN201580016005.6A CN201580016005A CN106134073A CN 106134073 A CN106134073 A CN 106134073A CN 201580016005 A CN201580016005 A CN 201580016005A CN 106134073 A CN106134073 A CN 106134073A
Authority
CN
China
Prior art keywords
output node
transistor
mode voltage
differential signal
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580016005.6A
Other languages
English (en)
Other versions
CN106134073B (zh
Inventor
M·李
X·孔
Z·朱
J·徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106134073A publication Critical patent/CN106134073A/zh
Application granted granted Critical
Publication of CN106134073B publication Critical patent/CN106134073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45717—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/291—Indexing scheme relating to amplifiers the level shifting stage between two amplifying stages being realised by a source follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45081—Indexing scheme relating to differential amplifiers the common mode signal being level shifted before using it for controlling or adding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45084—Indexing scheme relating to differential amplifiers the common mode signal circuit comprising one or more inductive or capacitive elements, e.g. filter circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一种共模电压电平移位电路，包括：被配置成接收具有第一共模电压的差分信号的输入节点；耦合在这些输入节点与相应的输出节点对之间的分流电容器对；包括这些输出节点的、通过这些分流电容器耦合至该差分信号的阈值电压电路，该阈值电压电路被配置成提供针对这些输出节点处的差分信号的第二共模电压；以及根据第一共模电压的电平来控制的电流源，该电流源耦合至这些输出节点以影响第二共模电压。

Description

用于共模电平移位的系统和方法
相关申请的交叉引用
本申请要求于2014年3月27日提交的题为“SYSTEMS AND METHODS FOR COMMONMODE LEVEL SHIFTING(用于共模电平移位的系统和方法)”的美国临时专利申请No.14/228,049的权益，该临时申请的全部内容由此通过援引纳入于此。
技术领域
本申请涉及电压控制，尤其涉及共模电压电平移位。
背景
在差分信令中，按常规是要从低共模电压域转换至高共模电压域。例如，接收机可使用要求相对较高的共模电压的NMOS晶体管差分对。但是该系统的发射机或其他组件可能正使用低共模电压。
例如，在一些高速有线应用中，接收机输入信号终接在低共模电压电平处，诸如0V或数百mV。为了进一步处理高速信号(例如，6-10Gb/s)，NMOS差分对由于较低寄生效应而一般优于PMOS，尽管一些应用使用PMOS。转换缓冲器被用于将低共模电压高速信号转换为高共模电压电平。
为了执行向高共模域的电平移位，按常规是要通过分流电容器来接收每个差分输入信号。例如，一个差分输入信号可记为rxinp(接收机输入正)，而互补差分输入信号可记为rxinn(接收机输入负)。Rxinp将通过分流电容器来被接收。类似地，rxinn也将通过分流电容器来被接收。这些分流电容器阻挡收到的共模电压，从而收到信号随后使用例如分压器来被推升以提供期望的相对较高的共模电压。但是此种安排一般仅对相对较高频率的差分信号奏效。随着输入频率被降低，分流电容器将不仅阻挡收到的共模电压，而且还阻挡该信号的交流(AC)部分。此种常规电平移位安排因此不适于某些宽带应用。
因此，本领域需要在低频域和高频域两者(宽带操作)中工作的改善型共模电平移位器。
概述
提供了用于对共模电压进行电平移位的电路。在一个示例中，一种电路通过分流电容器向输出节点对提供电平移位差分输入信号，从而跨这些输出节点的输出差分电压具有等于阈值电压产生设备的阈值电压的共模电压。这些输出节点由电流源来驱动，这些电流源以前馈方式从差分输入信号的共模电压来被反向控制。
在一个实施例中，该电路的操作包括在将每个差分输入电压通过电容器耦合至其相应的PMOS晶体管的源极之时，分别用差分输入电压来驱动PMOS晶体管对的栅极。该电路的操作还包括将被驱动经过每个PMOS晶体管驱动的电流反向控制到针对这些差分输入电压的共模电压。
在另一实施例中，该电路的操作包括在将该差分输入电压的每个分量通过电容器耦合至其NMOS晶体管的漏极时，用差分输入电压来驱动NMOS晶体管对的源极。该电路的操作还包括将被驱动经过每个NMOS晶体管驱动的电流反向控制到针对这些差分输入电压的共模电压。
各种实施例提供了优于常规解决方案的一个或多个优势。例如，受前馈控制的电流源提供共模电压的可靠电平移位，从而允许应用接收具有较高或较低共模电压的信号。而且，差分信号的AC分量——携带信息的部分——通过驱动输出晶体管的各端口来调制诸输出节点的电压，甚至是在较低频率的电压。因此，可在宽带应用中采用各种实施例。这些和其它优势可通过以下详细描述来更好地领会。
附图简述
图1解说了根据本公开的实施例的具有电压电平移位电路的示例系统。
图2解说了根据本公开的实施例的用于共模电压电平移位电路的示例架构。
图3解说了根据本公开的实施例的用于共模电压电平移位电路的另一示例架构。
图4解说了根据本公开的实施例的用于图2和3的系统的示例方法的流程图。
详细描述
在讨论各种实施例之前，一些概念的说明可帮助理解以下示例。差分信令包括在两个成对导体上传送信息，其中一个导体上的分量与另一导体上的分量互补。因此，差分信号的这两个互补分量通常被称为正和负信号。常规的差分信令接收机检测这两个互补信号之差。
差分信令对于高速数据可能是有利的，这与单端信令(诸如其中信号以接地为参照)是相反的。例如，在具有单端信令的情况下，传输线受制于噪声，诸如当毗邻于传输线的晶体管切换状态时。单端接收机因此可被噪声所欺骗并造成比特差错。但在差分信令中，噪声均等地(或至少接近均等地)影响正信号和负信号，且常规接收机将在其检测正信号与负信号之差时忽略该噪声。
共模电压包括该差分信号的以一个符号呈现在该导体对的两个导体上的分量。共模电压是每个导体的电压的矢量和的一半。共模电压由式1给出，其中V1是一个导体的电压，而V2是另一导体的电压：
(式1) Vcom-(V1+V2)/2
图1示出了根据一个实施例的用于电平移位电路110的示例应用100。图1的系统包括电路102，其操作相对较低的共模电压，诸如大约数百mV。电路104在相对较高的共模电压操作，诸如大约VDD/2。当然，针对共模电压给出的示例仅是为了易于说明，且应理解，各种实施例可在任何恰适的共模电压操作。
电路102的示例包括数据接收机中的将信号终接于0V或接近0V的电路，而电路104的示例包括该RF接收机电路中的在差分对中使用NMOS晶体管(这里未示出)以接收具有约VDD/2的较高共模电压的信号的另一部分。在电路104中，一个NMOS晶体管在其栅极上接收正信号，而另一NMOS晶体管在其栅极上接收负信号。差分对响应于差分输入而导引尾电流。随着正输入升到VDD/2以上，相应的NMOS实质上传导所有尾电流。随着负输入升到VDD/2以上，相应的NMOS实质上传导所有尾电流。共模在VDD/2的情况下，差分对因此处于均衡且能作出快速位判决。
电路110包括针对共模电压的电平移位电路。具体地，电路110从电路102接收差分信号并将共模电压上移至与电路104的电平相当的电平。电路110在宽频谱上保留差分信号的AC分量，如以下所说明的。尽管以上示例描述了在RF接收机中使用的电平移位电路110，但应理解，各种实施例可被用于其中共模电压被移位的各种其他应用中的任何应用。
这些概念和特征可通过以下对示例实施例的讨论来更好地领会。
示例电路实施例
各种实施例涉及在具有宽带操作的设备中适用的共模电平移位电路。为了提供宽带操作，收到的差分信号通过分流电容器传递至输出节点，类似于以上针对常规解决方案所讨论的。但该共模电压通过电流源的前馈控制来被控制，这些电流源响应于差分输入信号的共模电压通过相应的电流路径来反向驱动这些输出节点。随着差分输入信号的共模电压上升，这些电流源的反向前馈控制减小被驱动经过驱动诸输出节点的电流路径的电流。相反，如果差分输入信号的共模电压下降，则这些电流源的反向前馈控制增大被驱动经过驱动诸输出节点的电流路径的电流。
每个输出节点耦合至阈值电压设备，该阈值电压设备将输出节点维持在高于相应输入节点电压的阈值电压处。因为分流电容器阻挡任何输入共模电压通过，所以针对输出差分电压(其可被指定为eqinp和eqinn)的共模电压等于该设备的该阈值电压。差分信号的AC部分在避开这些分流电容器的路径上被应用于这些输出节点，藉此甚至在较低频率处保留了AC信息。
现在转向附图，图2解说了根据一个实施例适配的电平移位电路250。电路250可被用作图1的架构中的电平移位电路110。
电路250包括接收差分信号的输入节点202，其中该差分信号的正分量和负分量分别给定为rxinp和rxinn。电阻器R1和R2充当分压器以向电流源204提供输入共模电压Vcom。电路250还包括阈值电压电路206，其设置在电路250的输出处的差分信号的输出共模电压。阈值电压电路206在PMOS晶体管P1和P2的栅极处以及还经由分流电容器C1和C2在输出节点280处接收输入差分信号。经电平移位的差分信号的正分量和负分量给定为eqinp和eqinn。电路100的操作在下文更详细地描述。
这些输出节点208是晶体管P1和P2的源极。正差分输入信号rxinp直接驱动P1的栅极并且还通过分流电容器C1驱动其源极。类似地，负差分输入信号rxinn直接驱动P2的栅极并且还通过分流电容器C2驱动P2的源极。对于高频输入信号而言，因此可以看到输入信号rxinp和rxinn的AC部分将经过这些分流电容器分别去往P1和P2的源极。Eqinp是P1的源极处的正差分输出电压，而eqinn是P2的源极处的负差分输出电压。转向电路250的各个电流源，注意到，晶体管P5和P6两者驱动电流经过阈值电压电路206。晶体管P5和P6两者通过其栅极连接至晶体管P4的栅极。晶体管P4是电流源204的一部分，如以下更详细说明的。
电流源PMOS晶体管P5驱动晶体管P1的源极，而电流源PMOS晶体管P6驱动晶体管P2的源极。这些电流源晶体管P5和P6通过PMOS晶体管P3以前馈方式来被控制。晶体管P3的栅极被绑定至共模输入电压Vcom。由晶体管P3生成的电流I1因此将与Vcom反向相关。随着Vcom上升，I1下降。但是如果Vcom下降，则I1上升。电流I1通过NMOS晶体管M1和M2以及PMOS晶体管P4被镜像以控制P5和P6从而I1被驱动经过P1和P2。因此，晶体管P5和P6也充当电流源。
当然，I2、I3和I4的值可以不与I1的值相同，尽管它们在一些实施例中可以是相同的。电流I1、I2、I3和I4的值取决于各个晶体管P3、P4、P5和P6的性质，且本领域普通技术人员理解如何选择具有恰适性质的晶体管以达成由此产生的电流的期望值。尽管如此，随着I1的值增大，I2、I3和I4的值也增大。换言之，I2、I3和I4的值与I1的值成比例，且I1的值与Vcom的值成反比。因此，随着Vcom改变，I1、I2、I3和I4的值反向改变。
电路250提供从VDD轨经过晶体管P5和晶体管P1到接地的第一电流路径。类似地，存在从VDD轨经过P6和P2到接地的另一电流路径。
电流I3经历跨P5和P1两者的电压降。正是这些电压降决定了输出节点208a处的电压。电流I4也经历跨晶体管P6和P2的电压降并且因此决定了输出节点208b处的电压。经电平移位的共模电压是输出节点208处的差分信号中存在的共模电压。不希望输入共模电压Vcom应该显著变化，至少在稳定状态操作期间。但就共模电压Vcom中存在变动的程度而言，诸电流源以及阈值电压电路206通过I3和I4的相应调整来稳定经电平移位的共模电压。因此，电路250在输出节点208处提供稳定的经电平移位的共模电压。
在高频操作期间，差分信号的AC部分(携带信息的部分)通过分流电容器C1和C2。因此，该AC部分调制输出节点208处的电压，且差分信号中的信息对于从阈值电压电路206接收输出信号的电路(未示出)是可感知的。
注意，随着差分信号中的AC频率下降，分流电容器C1和C2变得更小并且对于放行AC部分而言有用程度更低，因为电容器的阻抗随频率减小而增大。然而，电路250包括放行AC部分(甚至在较低频率处)去往输出节点208的技术。具体地并且如上所提及的，差分信号正分量和负分量(rxinp和rxinn)分别被输入到晶体管P1和P2的栅极。在该情形中，P1和P2随后充当源极跟随器从而其源极(诸输出节点208)处的电压被该信号的AC部分调制。因此，在宽范围频率上保留了差分信号的AC部分，正如在P1和P2的源极处通过P5和P6的前馈控制产生了稳定且提高的共模电压。
图3解说了根据一个实施例适配的电平移位电路350。与图2的实施例相反，图3的实施例在其阈值电压电路306中使用NMOS晶体管。除此以外，图3的实施例的操作类似于图2的实施例的操作。电路350可被用作图1的架构中的电平移位电路110。
图3包括电流源304，其从R11和R12形成的分压器接收输入共模电压Vcom。电流源304类似于上述电流源204(图2)地操作。例如，随着Vcom减小，通过PMOS晶体管P13和NMOS晶体管M11的电流I11增大。随着Vcom增大，通过晶体管P13和M11的电流I11减小。电流I11被电流I12镜像，电流I12通过晶体管P14和M12。
晶体管P15和P16的栅极两者连接至晶体管P14的栅极。因此，藉由前馈控制，电流I11在晶体管P15和P16处分别通过电流I13和I14来被镜像。随着Vcom随时间改变，电流I13和I14反向改变。
阈值电压电路306包括NMOS晶体管M3和M4。晶体管M3在其漏极处通过分流电容器C11接收差分信号的正分量rxinp。正分量rxinp也被施加在电阻器R13处，电阻器R13也影响晶体管M3的响应。
类似地，晶体管M4在其漏极处通过分流电容器C12接收差分信号的负分量rxinn。负分量rxinn也被施加在电阻器R14处，电阻器R14影响晶体管M4的响应。
M3和M4的源极分别通过偏置晶体管M5和M6与接地隔离，M5和M6的栅极由M11的栅极电压控制。一般而言，随着I11增大，通过晶体管M5和M6的电流也增大。
如图所示，随着电流I13从VDD走到接地，电路350为I13提供经过晶体管P15和M5的电流路径。电流I13在晶体管P15和M5中的每一者处经历电压降，且正是这些电压降决定了输出节点308a处的电压。
电流I14还在VDD与接地之间的晶体管P16和M6处经历电压降。正是这些电压降决定了输出节点308b处的电压。输出节点308处的经电平移位的共模电压是具有正分量和负分量eqinp和eqinn的差分信号的共模电压。
如上所提及的，一般在稳态操作期间不希望输入共模电压Vcom中有大改变。尽管如此，输出节点308处的经电平移位的输出电压是通过电流I13和I14与输入共模电压Vcom的反向前馈关系以稳定方式来产生的。在图2和图3的实施例中，一些应用可包括在稳态操作期间将经电平移位的共模电压设为VDD/2。本领域普通技术人员将理解，要将晶体管P15、P16、M3、M4、M5、M6(以及各个电阻器)选择成使得电流I13和I14的电流路径的电阻器分压器性质将输出接地308处的电压下降一半。以此种方式，输出节点308处的电压稳定地校正至VDD/2。
当然，为VDD/2的经电平移位的共模电压仅是示例，且其他实施例可包括任何恰适的经电平移位共模电压。可通过将电路250(图2)和350(图3)设计成使得输出节点208和308处的电压降分别具有期望电压来产生其他经电平移位的共模电压。
返回至差分信号的AC分量，在高频操作期间，差分信号的AC部分无可察觉衰减地通过分流电容器C11和C12。因此，该AC部分调制输出节点308处的电压，且差分信号中的信息对于从阈值电压电路306接收该输出信号的电路(未示出)而言是可感知的。
但随着差分信号中的AC频率下降，该AC部分在电容器C11和C12处的衰减增加(因为随频率减小，电容器的阻抗增大)。图3的电路也向节点310提供输入差分信号。如图3中所示，正分量rxinp被施加于节点310a，节点310a藉由电阻器R13与晶体管M3的源极分开。因此，分量rxinp的AC信号调制节点308a处的电压。类似地，负分量rxinn被施加于节点310b并且藉此调制节点308b处所见的电压。因此，在宽范围频率上保留了差分信号的AC部分，正如在M3和M4的漏极处通过P15和P16的前馈控制产生了稳定且提高的共模电压。
现在将讨论用于电路250和350的示例方法。
示例使用方法
图4中示出了使用图2和3的共模电压电平移位器的示例方法400的流程图。该方法在框410中开始，其包括接收具有第一共模电压电平的差分信号。
在图2和3的示例中，收到的差分信号包括相对较低的共模电压，且该电路将该共模电压电平上移至另一电平。该差分信号还包括携带信息的AC部分。下游电路(未示出)可接收该AC部分并检测比特或对其执行其他处理。
在框420，差分信号通过分流电容器对被耦合至输出节点对。在图2的实施例中，该差分信号通过电容器C1和C2耦合至晶体管P1和P2的源极。在图3的实施例中，差分信号通过电容器C11和C12耦合至晶体管M3和M4的漏极。电容器阻挡信号的直流(DC)分量且因此分流电容器阻挡输入差分信号的收到共模电压。
在高频处，差分信号的AC部分被传递到输出节点，如以下关于框450更详细说明的。
在框430，该电路生成由第一共模电压电平驱动的电流。在图2和3的实施例中，输入差分信号的共模电压电平(Vcom)被电阻器分压器电路检测到并被传递到电流发生器。
各个实施例可使用任何恰适的电流发生器来产生框430的电流。例如，图2和3的实施例采用其中PMOS晶体管的栅极被耦合至Vcom信号的电流源。随着Vcom增大，该电流源处的电流减小(反之亦然)。因此，在上述实施例中，框430处生成的电流是以关于第一共模电压反向的关系来控制的。
在框440，框430处产生的电流通过输出节点来镜像以在输出节点处生成第二共模电压。在图2和3的实施例中，通过将诸晶体管的栅极绑定在一起来完成前馈控制。因此，电流源中的晶体管的栅极处的电压被施加于耦合至第一输出节点的晶体管的栅极。当通过电流源的电流增大时，以上提及的栅极耦合致使通过耦合至第一输出节点的晶体管的电流增大。
该电流源中的晶体管栅极处的电压还被施加于耦合至第二输出节点的晶体管的栅极。当通过电流源的电流增大时，通过耦合至第二输出节点的晶体管的电流增大。
在框440产生由电流源控制并响应于第一共模电压的电流。第一和第二输出节点被置于该电路内从而沿相应电流路径的电压降导致诸输出节点处的期望电压。在一些实施例中，诸输出节点处的共模电压在接地与VDD之间的某处，且该共模电压可藉由框440的电流镜像在诸输出节点处以高度稳定性来产生。
在框450，该电路根据差分信号的AC部分来调制输出节点的电压。如以上在框420所说明的，输入差分信号经由分流电容器对来耦合至输出节点。当AC信号处于高频时，该AC信号相对无衰减地通过这些分流电容器。
相反，当AC信号处于相对低频时，这些分流电容器的阻抗为高。图2的实施例通过将差分信号施加于这些输出节点处的晶体管对的栅极来调制这些输出节点的电压。图3的实施例通过将差分信号施加于这些输出节点处的晶体管对的源极来调制这些输出节点的电压。因此，各个实施例将差分信号施加于诸输出晶体管的端口以保留AC信号的信息(甚至在较低频率的情况下)。
各实施例的范围并不限于图4中示出的具体方法。其他实施例可添加、省略、重新安排、或修改一个或多个动作。例如，在许多现实世界应用中，框410-450的动作并不按顺序执行，而是随着电平移位电路操作而被并发地执行。而且，随着该电路接收第一共模电压电平并输出另一共模电压电平，框410-450的动作被连续执行。
而且，各个实施例也可执行其他动作。例如，其他下游电路可接收经电平移位的差分信号并从中检测二进制电压电平。可以任何恰适方式来执行比特检测，例如，通过常规的比特检测过程且本文不再进一步讨论。
如本领域普通技术人员至此将领会的并取决于手头的具体应用，可以在本公开的设备的材料、装置、配置和使用方法上做出许多修改、替换和变动而不会脱离本公开的精神和范围。有鉴于此，本公开的范围不应当被限定于本文中所解说和描述的特定实施例的范围(因为其仅是作为本公开的一些示例)，而应当与所附权利要求及其功能等同方案完全相当。

Claims (30)

1.一种共模电压电平移位电路，包括：
配置成接收具有第一共模电压的差分信号的输入节点；
耦合在所述输入节点与相应的输出节点对之间的分流电容器对；
通过所述分流电容器耦合至所述差分信号的阈值电压电路，其包括所述输出节点，所述阈值电压电路被配置成提供针对所述输出节点处的差分信号的第二共模电压；以及
根据所述第一共模电压的电平来控制的电流源，所述电流源被耦合至所述输出节点以影响所述第二共模电压。
2.如权利要求1所述的共模电压电平移位电路，其特征在于，所述电流源是相对于所述第一共模电压的电平来反向控制的。
3.如权利要求1所述的共模电压电平移位电路，其特征在于，所述电流源是由接收所述第一共模电压的另一电流源以前馈方式来控制的。
4.如权利要求1所述的共模电压电平移位电路，其特征在于，所述阈值电压电路包括：
在其栅极通过所述分流电容器中的第一分流电容器耦合至所述差分信号的第一分量的第一晶体管，所述第一晶体管的漏极是所述输出节点中的第一输出节点；以及
在其栅极通过所述分流电容器中的第二分流电容器耦合至所述差分信号的第二分量的第二晶体管，所述第二晶体管的漏极是所述输出节点中的第二输出节点，其中所述差分信号的所述第一分量通过所述第一晶体管的源极来调制所述输出节点中的所述第一输出节点的电压，且进一步其中所述差分信号的所述第二分量通过所述第二晶体管的源极来调制所述输出节点中的所述第二输出节点的电压。
5.如权利要求4所述的共模电压电平移位电路，其特征在于，所述阈值电压电路进一步包括：
置于所述第一晶体管与接地之间的第一偏置晶体管，所述第一偏置晶体管被配置成提供在所述第一晶体管与接地之间的电压降；以及
置于所述第二晶体管与接地之间的第二偏置晶体管，所述第二偏置晶体管被配置成提供在所述第二晶体管与接地之间的电压降。
6.如权利要求1所述的共模电压电平移位电路，其特征在于，所述阈值电压电路包括：
在其栅极耦合至所述差分信号的第一分量的第一晶体管，所述第一晶体管的源极是所述输出节点中的第一输出节点；以及
在其栅极耦合至所述差分信号的第二分量的第二晶体管，所述第二晶体管的源极是所述输出节点中的第二输出节点，其中所述差分信号的所述第一分量调制所述输出节点中的所述第一输出节点的电压，且进一步其中所述差分信号的所述第二分量调制所述输出节点中的所述第二输出节点的电压。
7.如权利要求6所述的共模电压电平移位电路，其特征在于，所述输出节点藉由所述分流电容器被耦合至所述第一和第二晶体管的所述栅极。
8.如权利要求1所述的共模电压电平移位电路，其特征在于，所述电流源包括：
配置成驱动所述输出节点中的第一输出节点的第一电流源，所述第一电流源由输入晶体管控制并耦合至所述输入晶体管，所述输入晶体管的栅极绑定至所述第一共模电压；以及
配置成驱动所述输出节点中的第二输出节点的第二电流源，所述第二电流源由所述输入晶体管控制并耦合至所述输入晶体管。
9.如权利要求8所述的共模电压电平移位电路，其特征在于，所述输入晶体管被包括在电流镜中，所述电流镜被配置成产生控制所述第一电流源处的电流和所述第二电流源处的电流的第一电流。
10.如权利要求8所述的共模电压电平移位电路，其特征在于，所述第一电流源包括其栅极耦合至所述输入晶体管的栅极的晶体管，进一步其中所述第二电流源包括其栅极耦合至所述输入晶体管的栅极的晶体管。
11.一种用于对共模电压电平进行移位的方法，所述方法包括：
接收具有第一共模电压电平的差分信号；
通过分流电容器对将所述差分信号耦合至输出节点对；
生成由所述第一共模电压电平控制的电流；以及
通过所述输出节点来镜像所述电流以在所述输出节点处生成第二共模电压电平。
12.如权利要求11所述的方法，其特征在于，所述电流与所述第一共模电压电平成反比。
13.如权利要求11所述的方法，其特征在于，进一步包括：
用所述差分输入信号来驱动PMOS晶体管对的栅极，所述差分信号的第一分量通过所述分流电容器中的第一分流电容器来耦合至所述PMOS晶体管中的第一PMOS晶体管的源极，所述差分信号的第二分流通过所述分流电容器中的第二分流电容器来耦合至所述PMOS晶体管中的第二PMOS晶体管的源极。
14.如权利要求13所述的方法，其特征在于，所述PMOS晶体管的源极包括所述输出节点。
15.如权利要求11所述的方法，其特征在于，进一步包括：
用所述差分输入信号来驱动NMOS晶体管对的源极，所述差分输入信号的第一分量通过所述分流电容器中的第一分流电容器来耦合至所述NMOS晶体管中的第一NMOS晶体管的漏极，所述差分信号的第二分量通过所述分流电容器中的第二分流电容器来耦合至所述NMOS晶体管中的第二NMOS晶体管的漏极。
16.如权利要求14所述的方法，其特征在于，所述NMOS晶体管的漏极包括所述输出节点。
17.如权利要求11所述的方法，其特征在于，进一步包括：
通过将所述差分信号施加于所述输出节点处的晶体管对的栅极来调制所述输出节点的电压。
18.如权利要求11所述的方法，其特征在于，进一步包括：
通过将所述差分信号施加于所述输出节点处的晶体管对的源极来调制所述输出节点的电压。
19.一种共模电压电平移位电路，包括：
配置成接收具有第一共模电压的差分信号的输入节点；
将所述差分信号耦合至所述电路的输出节点的分流电容器对；
配置成通过所述分流电容器接收所述差分信号的阈值电压电路，其包括所述输出节点，所述阈值电压电路被配置成提供针对所述输出节点处的差分信号的第二共模电压；以及
用于驱动所述输出节点以影响所述第二共模电压的装置，所述驱动装置是根据所述第一共模电压的电平来控制的。
20.如权利要求19所述的共模电压电平移位电路，其特征在于，所述驱动装置是相对于所述第一共模电压的电平来反向控制的。
21.如权利要求19所述的共模电压电平移位电路，其特征在于，所述驱动装置包括电流源，所述电流源由接收所述第一共模电压的另一电流源以前馈方式来控制。
22.如权利要求19所述的共模电压电平移位电路，其特征在于，所述阈值电压电路包括：
在其栅极通过所述分流电容器中的第一分流电容器来耦合至所述差分信号的第一分量的第一晶体管，所述第一晶体管的漏极是所述输出节点中的第一输出节点；以及
在其栅极通过所述分流电容器中的第二分流电容器耦合至所述差分信号的第二分量的第二晶体管，所述第二晶体管的漏极是所述输出节点中的第二输出节点，其中所述差分信号的所述第一分量通过所述第一晶体管的源极调制所述输出节点中的所述第一输出节点的电压，且进一步其中所述差分信号的所述第二分量通过所述第二晶体管的源极调制所述输出节点中的所述第二输出节点的电压。
23.如权利要求22所述的共模电压电平移位电路，其特征在于，所述阈值电压电路进一步包括：
置于所述第一晶体管与接地之间的第一偏置晶体管，所述第一偏置晶体管被配置成产生在所述第一晶体管与接地之间的电压降；以及
置于所述第二晶体管与接地之间的第二偏置晶体管，所述第二偏置晶体管被配置成产生在所述第二晶体管与接地之间的电压降。
24.如权利要求19所述的共模电压电平移位电路，其特征在于，所述阈值电压电路包括：
在其栅极耦合至所述差分信号的第一分量的第一晶体管，所述第一晶体管的源极是所述输出节点中的第一输出节点；以及
在其栅极耦合至所述差分信号的第二分量的第二晶体管，所述第二晶体管的源极是所述输出节点中的第二输出节点，其中所述差分信号的所述第一分量调制所述输出节点中的所述第一输出节点的电压，且进一步其中所述差分信号的所述第二分量调制所述输出节点中的所述第二输出节点的电压。
25.如权利要求19所述的共模电压电平移位电路，其特征在于，所述用于驱动的装置包括：
配置成驱动所述输出节点中的第一输出节点的第一电流源，所述第一电流源由输入晶体管控制并耦合至所述输入晶体管，所述输入晶体管的栅极被绑定至所述第一共模电压；以及
配置成驱动所述输出节点中的第二输出节点的第二电流源，所述第二电流源由所述输入晶体管控制并耦合至所述输入晶体管。
26.如权利要求25所述的共模电压电平移位电路，其特征在于，所述输入晶体管被包括在电流镜中，所述电流镜被配置成产生第一电流，所述第一电流控制所述第一电流源处的电流和所述第二电流源处的电流。
27.如权利要求25所述的共模电压电平移位电路，其特征在于，所述第一电流源包括其栅极耦合至所述输入晶体管的栅极的晶体管，进一步其中所述第二电流源包括其栅极耦合至所述输入晶体管的栅极的晶体管。
28.一种数据接收机电路，包括：
配置成接收具有第一共模电压电平的差分信号的第一电路系统；
耦合至所述第一电路系统的电平移位组件，所述电平移位组件包括：电流源，其被配置成产生与所述第一共模电压反向相关的电流并被配置成驱动所述电流去往所述电平移位组件的输出节点，将所述差分信号耦合至所述输出节点的分流电容器对，与所述分流电容器对处于通信的晶体管对，所述晶体管中的每个晶体管被配置成所述差分信号的相应分量并从所述电流源接收电流，其中所述晶体管的每个晶体管处的电压降定义第二共模电压电平；以及
与所述电平移位组件的所述输出节点处于通信的第二电路系统，所述第二电路系统被配置成接收所述差分信号在所述第二共模电压电平的经修改版本。
29.如权利要求28所述的数据接收机电路，其特征在于：
所述第一晶体管被配置成在其栅极通过所述分流电容器中的第一分流电容器接收所述差分信号的第一分量，所述第一晶体管的漏极是所述输出节点中的第一输出节点；以及
所述第二晶体管被配置成在其栅极通过所述分流电容器中的第二分流电容器接收所述差分信号的第二分量，所述第二晶体管的漏极是所述输出节点中的第二输出节点，其中所述差分信号的所述第一分量调制所述输出节点中的所述第一输出节点的电压，且进一步其中所述差分信号的所述第二分量调制所述输出节点中的所述第二输出节点的电压。
30.如权利要求28所述的数据接收机电路，其特征在于，所述阈值电压电路包括：
配置成在其栅极接收所述差分信号的第一分量的所述第一晶体管，所述第一晶体管的源极是所述输出节点中的第一输出节点；以及
被配置成在其栅极接收所述差分信号的第二分量的所述第二晶体管，所述第二晶体管的源极是所述输出节点中的第二输出节点，其中所述差分信号的所述第一分量调制所述输出节点中的所述第一输出节点的电压，且进一步其中所述差分信号的所述第二分量调制所述输出节点中的所述第二输出节点的电压。
CN201580016005.6A 2014-03-27 2015-03-06 用于共模电平移位的系统和方法 Active CN106134073B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/228,049 2014-03-27
US14/228,049 US9246477B2 (en) 2014-03-27 2014-03-27 Systems and methods for common mode level shifting
PCT/US2015/019254 WO2015148095A2 (en) 2014-03-27 2015-03-06 Systems and methods for common mode level shifting

Publications (2)

Publication Number Publication Date
CN106134073A true CN106134073A (zh) 2016-11-16
CN106134073B CN106134073B (zh) 2018-04-24

Family

ID=52727420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580016005.6A Active CN106134073B (zh) 2014-03-27 2015-03-06 用于共模电平移位的系统和方法

Country Status (6)

Country Link
US (1) US9246477B2 (zh)
EP (1) EP3123611B1 (zh)
JP (1) JP6215487B2 (zh)
KR (1) KR101736020B1 (zh)
CN (1) CN106134073B (zh)
WO (1) WO2015148095A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809295A (zh) * 2017-04-26 2018-11-13 拉碧斯半导体株式会社 电平移位电路
CN110880930A (zh) * 2018-09-04 2020-03-13 马克西姆综合产品公司 差分信号传递系统及相关联方法
CN111788693A (zh) * 2018-03-20 2020-10-16 德克萨斯仪器股份有限公司 具有电平移位器的集成电路
CN113572484A (zh) * 2020-04-28 2021-10-29 瑞昱半导体股份有限公司 发射器装置与校正方法
CN114221641A (zh) * 2022-02-21 2022-03-22 成都芯翼科技有限公司 一种宽共模输入电压的快速比较器电路
CN115395906A (zh) * 2022-10-28 2022-11-25 奉加微电子（昆山）有限公司 一种适用于超低电压的低功耗宽带共模信号检测电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10097183B2 (en) * 2016-03-30 2018-10-09 Texas Instruments Incorporated Level shifter and method of calibration
US10592458B1 (en) 2018-09-18 2020-03-17 Apple Inc. Bimodal impedance matching terminators
KR20220018747A (ko) 2020-08-07 2022-02-15 삼성전자주식회사 레벨 시프터 및 이를 포함하는 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061118A1 (en) * 2002-01-21 2003-07-24 Optillion Ab Input circuit
CN102158216A (zh) * 2010-01-14 2011-08-17 瑞萨电子株式会社 接收电路
WO2013063570A2 (en) * 2011-10-28 2013-05-02 Texas Instruments Incorporated Level shifter
US20130147548A1 (en) * 2011-12-09 2013-06-13 Kawasaki Microelectronics, Inc. Linear amplifier that perform level shift and method of level shifting

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002299A (en) 1997-06-10 1999-12-14 Cirrus Logic, Inc. High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability
US6529070B1 (en) * 1999-10-25 2003-03-04 Texas Instruments Incorporated Low-voltage, broadband operational amplifier
JP4547106B2 (ja) * 2001-05-23 2010-09-22 国際計測器株式会社 タイヤの動釣合試験装置
US6693489B2 (en) 2001-07-27 2004-02-17 Maxim Integrated Products, Inc. Level-shift circuits and related methods
US7212788B2 (en) 2002-08-13 2007-05-01 Atheros Communications, Inc. Method and apparatus for signal power loss reduction in RF communication systems
WO2006034311A2 (en) * 2004-09-20 2006-03-30 The Trustees Of Columbia University In The City Of New York Low voltage track and hold circuits
JP2008258966A (ja) * 2007-04-05 2008-10-23 Fujitsu Microelectronics Ltd Ｖｔｈシフト回路及びＤ／Ａ変換器
JP2009290844A (ja) * 2008-06-02 2009-12-10 Nec Electronics Corp 増幅器、オフセット調整回路
US7948270B1 (en) 2009-12-29 2011-05-24 Cadence Design Systems, Inc. System and method for level translation in serial data interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003061118A1 (en) * 2002-01-21 2003-07-24 Optillion Ab Input circuit
CN102158216A (zh) * 2010-01-14 2011-08-17 瑞萨电子株式会社 接收电路
WO2013063570A2 (en) * 2011-10-28 2013-05-02 Texas Instruments Incorporated Level shifter
US20130147548A1 (en) * 2011-12-09 2013-06-13 Kawasaki Microelectronics, Inc. Linear amplifier that perform level shift and method of level shifting
CN103166583A (zh) * 2011-12-09 2013-06-19 川崎微电子股份有限公司 线性放大器和电平移位方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108809295A (zh) * 2017-04-26 2018-11-13 拉碧斯半导体株式会社 电平移位电路
CN108809295B (zh) * 2017-04-26 2024-03-08 拉碧斯半导体株式会社 电平移位电路
CN111788693A (zh) * 2018-03-20 2020-10-16 德克萨斯仪器股份有限公司 具有电平移位器的集成电路
CN110880930A (zh) * 2018-09-04 2020-03-13 马克西姆综合产品公司 差分信号传递系统及相关联方法
CN110880930B (zh) * 2018-09-04 2024-03-29 马克西姆综合产品公司 差分信号传递系统及相关联方法
CN113572484A (zh) * 2020-04-28 2021-10-29 瑞昱半导体股份有限公司 发射器装置与校正方法
CN114221641A (zh) * 2022-02-21 2022-03-22 成都芯翼科技有限公司 一种宽共模输入电压的快速比较器电路
CN114221641B (zh) * 2022-02-21 2022-05-20 成都芯翼科技有限公司 一种宽共模输入电压的快速比较器电路
CN115395906A (zh) * 2022-10-28 2022-11-25 奉加微电子（昆山）有限公司 一种适用于超低电压的低功耗宽带共模信号检测电路
CN115395906B (zh) * 2022-10-28 2023-02-28 奉加微电子（昆山）有限公司 一种适用于超低电压的低功耗宽带共模信号检测电路

Also Published As

Publication number Publication date
CN106134073B (zh) 2018-04-24
JP2017511061A (ja) 2017-04-13
JP6215487B2 (ja) 2017-10-18
WO2015148095A3 (en) 2015-12-23
KR20160127843A (ko) 2016-11-04
EP3123611B1 (en) 2020-11-18
EP3123611A2 (en) 2017-02-01
US9246477B2 (en) 2016-01-26
WO2015148095A2 (en) 2015-10-01
KR101736020B1 (ko) 2017-05-15
US20150280695A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN106134073B (zh) 用于共模电平移位的系统和方法
US10243531B1 (en) Apparatus and method for centrally controlling common mode voltages for a set of receivers
KR102030701B1 (ko) 복제 회로 및 피드백 제어를 통해 공통 모드 전압을 제어하기 위한 시스템 및 방법
CN105829988B (zh) 低噪声低压差调节器
US9929697B2 (en) Source or emitter follower buffer circuit and method with mirrored current
US8115534B2 (en) Analog switch controller
CN107850910A (zh) 宽电压范围低压差调节器
CN107112964B (zh) 具有可变增益的线性均衡器
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
CN101931408A (zh) 使用带电流镜电路之电荷泵的锁相环电路
CN108369428A (zh) 跨电阻器施加受控电压的温度补偿参考电压生成器
CN103929137B (zh) 一种连续调节d类功放功率的电路及其功率调节方法
US9246459B2 (en) Variable gain amplifier
JP6515664B2 (ja) インピーダンス整合のための回路及び方法
US9800218B1 (en) Apparatus and method for correcting baseline wander and offset insertion in AC coupling circuits
CN111884603A (zh) 共模电压电平转移及锁定电路
US8878636B2 (en) Techniques for developing a negative impedance
JPH0689118A (ja) 電圧発生回路とその電圧発生方法
JP2009071778A (ja) Ｌｖｄｓドライバ回路
CN107943197A (zh) 一种多电流源多电压源产生电路
CN102340301B (zh) 直流电压偏移消除电路及系统
WO2012117456A1 (ja) 差動ドライバ回路
CN110858762A (zh) 受箝制受控延迟运算放大器、控制电路及选择性控制从运算放大器电路的箝制恢复的方法
CN106100613A (zh) 电流控制振荡器及环形振荡器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant