JP2009290844A - 増幅器、オフセット調整回路 - Google Patents
増幅器、オフセット調整回路 Download PDFInfo
- Publication number
- JP2009290844A JP2009290844A JP2008144374A JP2008144374A JP2009290844A JP 2009290844 A JP2009290844 A JP 2009290844A JP 2008144374 A JP2008144374 A JP 2008144374A JP 2008144374 A JP2008144374 A JP 2008144374A JP 2009290844 A JP2009290844 A JP 2009290844A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current source
- voltage
- common mode
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/4565—Controlling the common source circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45082—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45101—Control of the DC level being present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45482—Indexing scheme relating to differential amplifiers the CSC comprising offset means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【課題】出力信号のコモンモード電圧を外部からの基準電圧に応じて調整可能な増幅器において、コモンモード電圧の調整能力を向上させる。
【解決手段】入力信号を増幅した出力信号および出力信号のコモンモード電圧VCMを出力する信号増幅部200と、コモンモード電圧VCMと参照電位Vrefとの差に応じた信号を調整信号SREGとして出力するコモンモードフィードバック部300と、を備える。コモンモードフィードバック部300からの調整信号SREGが、信号増幅部200の電流源400およびコモンモードフィードバック部300の電流源500にフィードバックされている。
【選択図】 図1
【解決手段】入力信号を増幅した出力信号および出力信号のコモンモード電圧VCMを出力する信号増幅部200と、コモンモード電圧VCMと参照電位Vrefとの差に応じた信号を調整信号SREGとして出力するコモンモードフィードバック部300と、を備える。コモンモードフィードバック部300からの調整信号SREGが、信号増幅部200の電流源400およびコモンモードフィードバック部300の電流源500にフィードバックされている。
【選択図】 図1
Description
本発明は、増幅器およびオフセット調整回路に関する。
全差動増幅器が知られている。図7に全差動増幅器の外観図を示す。
この図に示されるように、全差動増幅器10は、二つの入力端子11、12と、二つの出力端子13、14と、基準電圧入力端子15と、を有する。
入力端子11、12から入力された入力信号は、それぞれ増幅されて出力端子13、14から出力される。
ここで、基準電圧入力端子15から基準電圧Vrefが入力される。すると、出力端子13、14からの出力信号VOP、VONは、基準電圧Vrefを間にして大きさが等しく符号が反対である差動モード成分となる。すなわち、基準電圧Vrefを調整することによって、入力信号の同相レベルに関係なく出力信号VOP、VONの同相レベルをシフトさせることができる。たとえば、出力信号VOP、VONのダイナミックレンジを、全差動増幅器10の後段に続く回路に最適なレンジに調整することができる。
この図に示されるように、全差動増幅器10は、二つの入力端子11、12と、二つの出力端子13、14と、基準電圧入力端子15と、を有する。
入力端子11、12から入力された入力信号は、それぞれ増幅されて出力端子13、14から出力される。
ここで、基準電圧入力端子15から基準電圧Vrefが入力される。すると、出力端子13、14からの出力信号VOP、VONは、基準電圧Vrefを間にして大きさが等しく符号が反対である差動モード成分となる。すなわち、基準電圧Vrefを調整することによって、入力信号の同相レベルに関係なく出力信号VOP、VONの同相レベルをシフトさせることができる。たとえば、出力信号VOP、VONのダイナミックレンジを、全差動増幅器10の後段に続く回路に最適なレンジに調整することができる。
図8に、従来の全差動増幅器10の内部構成を示す。
全差動増幅器10は、信号増幅部20と、コモンモードフィードバック部30と、第1電流源40と、第2電流源50と、を備える。
信号増幅部20は、第1電流源40から電源電流の供給をうけ、入力端子11、12から入力される入力信号をそれぞれ増幅して出力端子13、14から出力する。また、信号増幅部20は、VopとVonとのコモンモード電圧VCMを出力する。
コモンモードフィードバック部30は、第2電流源50から動作電流の供給を受ける。そして、コモンモードフィードバック部30は、基準電圧Vrefとコモンモード電圧VCMとを対比して、対比結果をVREGとして信号増幅部20の電流源である第1電流源40にフィードバックする。
これにより、コモンモードフィードバック部30によってコモンモード電圧VCMが基準電圧Vrefに一致するように制御される。
例えば、コモンモード電圧VCMが基準電圧Vrefよりも小さい場合には信号増幅部20により大きな電流が流れるように第1電流源40に信号VREGをフィードバックする。
また、コモンモード電圧VCMが基準電圧Vrefよりも大きい場合には信号増幅部20により小さな電流が流れるように第1電流源40に信号VREGをフィードバックする。
このような構成により、出力電圧信号VOP、VONのコモンモード電圧VCMが基準電圧Vrefに一致し、基準電圧Vrefを中心とした差動モードの出力が得られる。
このようにコモンモードフィードバック部30の出力を信号増幅部20の電流源(第1電流源40)にフィードバックさせる構成については例えば特許文献1に開示されている。
全差動増幅器10は、信号増幅部20と、コモンモードフィードバック部30と、第1電流源40と、第2電流源50と、を備える。
信号増幅部20は、第1電流源40から電源電流の供給をうけ、入力端子11、12から入力される入力信号をそれぞれ増幅して出力端子13、14から出力する。また、信号増幅部20は、VopとVonとのコモンモード電圧VCMを出力する。
コモンモードフィードバック部30は、第2電流源50から動作電流の供給を受ける。そして、コモンモードフィードバック部30は、基準電圧Vrefとコモンモード電圧VCMとを対比して、対比結果をVREGとして信号増幅部20の電流源である第1電流源40にフィードバックする。
これにより、コモンモードフィードバック部30によってコモンモード電圧VCMが基準電圧Vrefに一致するように制御される。
例えば、コモンモード電圧VCMが基準電圧Vrefよりも小さい場合には信号増幅部20により大きな電流が流れるように第1電流源40に信号VREGをフィードバックする。
また、コモンモード電圧VCMが基準電圧Vrefよりも大きい場合には信号増幅部20により小さな電流が流れるように第1電流源40に信号VREGをフィードバックする。
このような構成により、出力電圧信号VOP、VONのコモンモード電圧VCMが基準電圧Vrefに一致し、基準電圧Vrefを中心とした差動モードの出力が得られる。
このようにコモンモードフィードバック部30の出力を信号増幅部20の電流源(第1電流源40)にフィードバックさせる構成については例えば特許文献1に開示されている。
しかしながら、従来の構成では、コモンモード電圧VCMを基準電圧Vrefに追従させる能力が不十分であった。この場合、望ましいレンジで信号が得られないため、後段の回路にうまくリレーできないという問題が生じる。
さらには、たとえば、電源能力が変動する場合がある。
具体例として、第1電流源40を構成するトランジスタの能力が環境温度変化等によって変化する場合がある。すると、第1電流源40から信号増幅部20に供給される電流が変化し、信号増幅部20における信号の増幅率等が変化してしまうため、出力信号のコモンモード電圧VCMも異なってくる。
このような場合、もちろんコモンモードフィードバック部30からの調整信号VREGが第1電流源40にフィードバックされることによってトランジスタの変化を補うことはある程度はできる。
しかしながら、第1電流源40を構成するトランジスタの能力自体が変化している場合、第1電流源40のトランジスタにフィードバック信号を帰還させてもこのトランジスタによる調整能力も変化してしまっているため効果は限定的にしか得られない。
この問題を解決するためにはトランジスタの能力を大きくすることが考えられるが、トランジスタの能力を上げるにはトランジスタを大きくしなければならず、それだけスペースを要するという問題がある。
さらには、たとえば、電源能力が変動する場合がある。
具体例として、第1電流源40を構成するトランジスタの能力が環境温度変化等によって変化する場合がある。すると、第1電流源40から信号増幅部20に供給される電流が変化し、信号増幅部20における信号の増幅率等が変化してしまうため、出力信号のコモンモード電圧VCMも異なってくる。
このような場合、もちろんコモンモードフィードバック部30からの調整信号VREGが第1電流源40にフィードバックされることによってトランジスタの変化を補うことはある程度はできる。
しかしながら、第1電流源40を構成するトランジスタの能力自体が変化している場合、第1電流源40のトランジスタにフィードバック信号を帰還させてもこのトランジスタによる調整能力も変化してしまっているため効果は限定的にしか得られない。
この問題を解決するためにはトランジスタの能力を大きくすることが考えられるが、トランジスタの能力を上げるにはトランジスタを大きくしなければならず、それだけスペースを要するという問題がある。
本発明の増幅器は、入力信号を増幅して出力信号を出力するとともに、出力信号の中心電圧を外部から独立に入力される参照電圧Vrefに応じて調整する増幅器であって、前記入力信号を増幅した出力信号および前記出力信号の中心電圧を出力する増幅部と、前記中心電圧と前記参照電位との差に応じた信号を調整信号として出力するオフセット調整部と、を備え、前記オフセット調整部からの前記調整信号が、前記増幅部の電流源および前記オフセット調整部の電流源にフィードバックされていることを特徴とする。
本発明の構成において、オフセット調整部からの調整信号を増幅部の電流源のみならず、このオフセット調整部の電流源にもフィードバックさせる構成としているため、オフセット調整部への供給電流も調整信号で調整される。すると、オフセット調整部の動作電流も増幅部出力の中心電圧に対応して変化し、調整信号が前記中心電圧の変化に対応して大きく変化する。
このように調整信号が中心電圧の変化に対して大きく反応するため、調整信号による調整能力が高くなる。たとえば、電源能力が変化した場合でもそれを十分に補えるぐらいの調整力を調整信号の変化によって得ることができる。
また、調整信号によって高い調整力を発揮することができるので、この回路を構成するトランジスタ素子の能力を必要以上に高くする必要はない。その結果、回路の安定性を保ちつつ小型化を実現できる。
また、調整信号を増幅部の電流源に帰還させるだけでなく、調整信号をオフセット調整部の電流源に帰還させることで調整信号自体を前記中心電圧の変化に対応して大きく素早く反応させることができる。したがって、過渡状態から定常状態に復帰するのが非常に早くなる。たとえば、入力信号にノイズが乗った場合でも素早く復帰でき、安定した回路とすることができる。
このように調整信号が中心電圧の変化に対して大きく反応するため、調整信号による調整能力が高くなる。たとえば、電源能力が変化した場合でもそれを十分に補えるぐらいの調整力を調整信号の変化によって得ることができる。
また、調整信号によって高い調整力を発揮することができるので、この回路を構成するトランジスタ素子の能力を必要以上に高くする必要はない。その結果、回路の安定性を保ちつつ小型化を実現できる。
また、調整信号を増幅部の電流源に帰還させるだけでなく、調整信号をオフセット調整部の電流源に帰還させることで調整信号自体を前記中心電圧の変化に対応して大きく素早く反応させることができる。したがって、過渡状態から定常状態に復帰するのが非常に早くなる。たとえば、入力信号にノイズが乗った場合でも素早く復帰でき、安定した回路とすることができる。
本発明の実施の形態を図示するとともに図中の各要素に付した符号を参照して説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る増幅器としての全差動増幅器の概略構成を示す図である。
(第1実施形態)
図1は、本発明の第1実施形態に係る増幅器としての全差動増幅器の概略構成を示す図である。
全差動増幅器100は、入力される二つの入力信号SA、SBに対してこれら入力信号SA、SBを増幅した差動モード成分の二つの出力信号SOP、SONを出力する信号増幅部(増幅部)200と、信号増幅部200からの出力信号SOP、SONのコモンモード電圧VCM(中心電圧)を外部から設定される基準電圧Vrefに調整するコモンモードフィードバック部(オフセット調整部)300と、信号増幅部200に動作電流を供給する第1電流源400と、コモンモードフィードバック部300に動作電流を供給する第2電流源500と、を備える。
信号増幅部200は、二つの入力信号SA、SBが入力される入力端子211、212と、二つの出力信号SOP、SONを出力する出力端子221、222を有する。
また、信号増幅部200は、出力信号SOP、SONのコモンモード電圧VCMを出力するコモンモード電圧出力端子230を有する。
信号増幅部200は第1電流源400から動作電流の供給を受けるところ、第1電流源400は高電位側の電源電位VSSに接続され、信号増幅部200は低電位側の電源電位GNDに接続されている。
また、信号増幅部200は、出力信号SOP、SONのコモンモード電圧VCMを出力するコモンモード電圧出力端子230を有する。
信号増幅部200は第1電流源400から動作電流の供給を受けるところ、第1電流源400は高電位側の電源電位VSSに接続され、信号増幅部200は低電位側の電源電位GNDに接続されている。
コモンモードフィードバック部300は、信号増幅部200のコモンモード電圧出力端子230からのコモンモード電圧VCMが入力されるコモンモード電圧入力端子310と、前記基準電圧Vrefが入力される基準電圧入力端子320と、コモンモード電圧VCMのレベルをフィードバック制御するための調整信号SREGを出力する調整信号出力端子330と、を備える。
コモンモードフィードバック部300は第2電流源500から動作電流の供給を受けるところ、第2電流源500は高電位側の電源電位VSSに接続され、コモンモードフィードバック部300は低電位側の電源電位GNDに接続されている。
コモンモードフィードバック部300は第2電流源500から動作電流の供給を受けるところ、第2電流源500は高電位側の電源電位VSSに接続され、コモンモードフィードバック部300は低電位側の電源電位GNDに接続されている。
そして、コモンモードフィードバック部300の調整信号出力端子330から出力される調整信号SREGは、第1電流源400および第2電流源500に帰還入力されている。
図2を参照して、全差動増幅器100の構成をより詳細に説明する。
図2は、全差動増幅器100の詳細な回路構成図である。
図2は、全差動増幅器100の詳細な回路構成図である。
第1電流源400は、二つのpチャンネルMOSトランジスタ(pMOSトランジスタ)P1、P2を有する。
一方のpMOSトランジスタP1は、ゲートにバイアスが印加されているとともにソースが電源電位VSSに接続されている。
また、他方のpMOSトランジスタP2は、ゲートにコモンモードフィードバック部300からの調整信号SREGが印加されているとともにソースが電源電位VSSに接続されている。
一方のpMOSトランジスタP1は、ゲートにバイアスが印加されているとともにソースが電源電位VSSに接続されている。
また、他方のpMOSトランジスタP2は、ゲートにコモンモードフィードバック部300からの調整信号SREGが印加されているとともにソースが電源電位VSSに接続されている。
信号増幅部200は、二つの入力信号SA、SBがそれぞれゲートに入力され、これら入力信号SA、SBをそれぞれ増幅する差動対240と、この差動対240からの信号を出力する信号出力部250と、を備える。
差動対240は、二つのpMOSトランジスタP3、P4にて構成されている。
pMOSトランジスタP3、P4のそれぞれのゲートは入力端子を有し、この入力端子211、212を介して入力信号SA、SBが各ゲートに入力される。
pMOSトランジスタP3、P4の互いのソースはつながっているとともに、pMOSトランジスタP3のソースとpMOSトランジスタP4のソースとの間は第1電流源400に接続されている。
すなわち、pMOSトランジスタP3のソースとpMOSトランジスタP4のソースとの間は第1電流源400のpMOSトランジスタP1およびpMOSトランジスタP2のドレインに接続され、これにより差動対240に動作電流が供給される。
また、pMOSトランジスタP3のドレインは抵抗R1を介して電源電位GNDにつながり、pMOSトランジスタP4のドレインは抵抗R2を介して電源電位GNDにつながっている。
抵抗R1と抵抗R2とは同じ値の抵抗である。
pMOSトランジスタP3、P4のそれぞれのゲートは入力端子を有し、この入力端子211、212を介して入力信号SA、SBが各ゲートに入力される。
pMOSトランジスタP3、P4の互いのソースはつながっているとともに、pMOSトランジスタP3のソースとpMOSトランジスタP4のソースとの間は第1電流源400に接続されている。
すなわち、pMOSトランジスタP3のソースとpMOSトランジスタP4のソースとの間は第1電流源400のpMOSトランジスタP1およびpMOSトランジスタP2のドレインに接続され、これにより差動対240に動作電流が供給される。
また、pMOSトランジスタP3のドレインは抵抗R1を介して電源電位GNDにつながり、pMOSトランジスタP4のドレインは抵抗R2を介して電源電位GNDにつながっている。
抵抗R1と抵抗R2とは同じ値の抵抗である。
信号出力部250は、一方の入力信号SAを増幅した出力信号SOPを出力する第1出力端子221と、他方の入力信号SBを増幅した出力信号SONを出力する第2出力端子222と、出力信号SOPと出力信号SONとのコモンモード電圧VCMを出力するコモンモード電圧出力端子230を有する。
第1出力端子221は、差動対240を構成する一方のpMOSトランジスタP3のドレインから引き出されている。
第2出力端子222は、差動対240を構成する他方のpMOSトランジスタP4のドレインから引き出されている。
また、第1出力端子221と第2出力端子222との間には抵抗R3と抵抗R4とが直列に設けられている。
そして、この抵抗R3と抵抗R4との間からコモンモード電圧出力端子230が引き出されている。
抵抗R3と抵抗R4とは、高抵抗値を有する同じ値の抵抗である。
第1出力端子221は、差動対240を構成する一方のpMOSトランジスタP3のドレインから引き出されている。
第2出力端子222は、差動対240を構成する他方のpMOSトランジスタP4のドレインから引き出されている。
また、第1出力端子221と第2出力端子222との間には抵抗R3と抵抗R4とが直列に設けられている。
そして、この抵抗R3と抵抗R4との間からコモンモード電圧出力端子230が引き出されている。
抵抗R3と抵抗R4とは、高抵抗値を有する同じ値の抵抗である。
第2電流源500は、二つのpMOSトランジスタP5、P6を有する。
一方のpMOSトランジスタP5は、ゲートにバイアスが印加されているとともにソースが電源電位VSSに接続されている。
他方のpMOSトランジスタP6は、ゲートにコモンモードフィードバック部300からの調整信号SREGが印加されているとともにソースが電源電位VSSに接続されている。
一方のpMOSトランジスタP5は、ゲートにバイアスが印加されているとともにソースが電源電位VSSに接続されている。
他方のpMOSトランジスタP6は、ゲートにコモンモードフィードバック部300からの調整信号SREGが印加されているとともにソースが電源電位VSSに接続されている。
コモンモードフィードバック部300は、信号増幅部200からのコモンモード電圧VCMと外部からの基準電圧Vrefとがそれぞれのゲートに入力され、これらの信号の差分を増幅した差分信号Scを生成する差動対340と、この差動対340からの差分信号Scを調整信号SREGとして出力する調整信号出力部350と、を備える。
差動対340は、二つのpMOSトランジスタP7、P8にて構成されている。
pMOSトランジスタP7のゲートには信号増幅部200からのコモンモード電圧VCMが印加される。
pMOSトランジスタP8のゲートには基準電圧Vrefが印加される。
pMOSトランジスタP7、P8の互いのソースはつながっているとともに、pMOSトランジスタP7のソースとpMOSトランジスタP8のソースとの間は第2電流源500に接続されている。すなわち、pMOSトランジスタP7のソースとpMOSトランジスタP8のソースとの間は第2電流源500のpMOSトランジスタP5およびpMOSトランジスタP6のドレインに接続され、これにより差動対340に動作電流が供給される。
また、pMOSトランジスタP7のドレインと電源電位GNDとの間にはnチャンネルMOSトランジスタ(nMOSトランジスタ)N1が設けられている。そして、nMOSトランジスタN1のドレインおよびゲートはpMOSトランジスタP7のドレインにつながり、nMOSトランジスタN1のソースは電源電位GNDにつながっている。
一方、pMOSトランジスタP8のドレインと電源電位GNDとの間にはnMOSトランジスタN2が設けられている。
そして、nMOSトランジスタN2のドレインおよびゲートはpMOSトランジスタP8のドレインにつながり、nMOSトランジスタN2のソースは電源電位GNDにつながっている。
pMOSトランジスタP7のゲートには信号増幅部200からのコモンモード電圧VCMが印加される。
pMOSトランジスタP8のゲートには基準電圧Vrefが印加される。
pMOSトランジスタP7、P8の互いのソースはつながっているとともに、pMOSトランジスタP7のソースとpMOSトランジスタP8のソースとの間は第2電流源500に接続されている。すなわち、pMOSトランジスタP7のソースとpMOSトランジスタP8のソースとの間は第2電流源500のpMOSトランジスタP5およびpMOSトランジスタP6のドレインに接続され、これにより差動対340に動作電流が供給される。
また、pMOSトランジスタP7のドレインと電源電位GNDとの間にはnチャンネルMOSトランジスタ(nMOSトランジスタ)N1が設けられている。そして、nMOSトランジスタN1のドレインおよびゲートはpMOSトランジスタP7のドレインにつながり、nMOSトランジスタN1のソースは電源電位GNDにつながっている。
一方、pMOSトランジスタP8のドレインと電源電位GNDとの間にはnMOSトランジスタN2が設けられている。
そして、nMOSトランジスタN2のドレインおよびゲートはpMOSトランジスタP8のドレインにつながり、nMOSトランジスタN2のソースは電源電位GNDにつながっている。
調整信号出力部350は、差動対340からの差分信号Scを増幅するnMOSトランジスタN3と、調整信号出力部350の電流源を構成するpMOSトランジスタP9と、を備えている。
nMOSトランジスタN3のゲートには差動対350のpMOSトランジスタP7のソースから引き出された差分信号Scが印加されている。
なお、pMOSトランジスタP7のソースに対してnMOSトランジスタN1のドレインとゲートおよびnMOSトランジスタN3のゲートがつながっているところ、nMOSトランジスタN1とnMOSトランジスタN3とはカレントミラー回路を構成している。
nMOSトランジスタN3のソースは電源電位GNDに接続され、nMOSトランジスタN3のドレインはpMOSトランジスタP9のドレインおよびゲートに接続されている。
そして、pMOSトランジスタP9のソースは、電源電位VSSに接続されている。
nMOSトランジスタN3のドレインが、pMOSトランジスタP9のドレインおよびゲートに入力されているところ、このpMOSトランジスタP9のドレインとゲートとの間をつなぐ信号線から調整信号SREGを分岐している。
nMOSトランジスタN3のゲートには差動対350のpMOSトランジスタP7のソースから引き出された差分信号Scが印加されている。
なお、pMOSトランジスタP7のソースに対してnMOSトランジスタN1のドレインとゲートおよびnMOSトランジスタN3のゲートがつながっているところ、nMOSトランジスタN1とnMOSトランジスタN3とはカレントミラー回路を構成している。
nMOSトランジスタN3のソースは電源電位GNDに接続され、nMOSトランジスタN3のドレインはpMOSトランジスタP9のドレインおよびゲートに接続されている。
そして、pMOSトランジスタP9のソースは、電源電位VSSに接続されている。
nMOSトランジスタN3のドレインが、pMOSトランジスタP9のドレインおよびゲートに入力されているところ、このpMOSトランジスタP9のドレインとゲートとの間をつなぐ信号線から調整信号SREGを分岐している。
そして、前述のように、この調整信号SREGは、第1電流源400および第2電流源500に帰還入力されており、第1電流源400のpMOSトランジスタP2のゲートと第2電流源のpMOSトランジスタP6のゲートに入力されている。
これにより、調整信号出力部350のpMOSトランジスタP9と第1電流源400のpMOSトランジスタP2とはカレントミラー回路を構成し、また同様に、調整信号出力部350のpMOSトランジスタP9と第2電流源500のpMOSトランジスタP6とはカレントミラー回路を構成している。
これにより、調整信号出力部350のpMOSトランジスタP9と第1電流源400のpMOSトランジスタP2とはカレントミラー回路を構成し、また同様に、調整信号出力部350のpMOSトランジスタP9と第2電流源500のpMOSトランジスタP6とはカレントミラー回路を構成している。
なお、各トランジスタの性能値および各抵抗の抵抗値としては、定常状態において外部から入力される基準電圧Vrefとコモンモード電圧VCMとが一致するように設計されている。
第1電流源が信号増幅部に与える電流をIaとし、抵抗R1の抵抗値をR1、抵抗R2の抵抗値をR2とした場合、typical条件下において、
Vref=VCM=R1×Ia/2=R2×Ia/2
となるように設計してある。
第1電流源が信号増幅部に与える電流をIaとし、抵抗R1の抵抗値をR1、抵抗R2の抵抗値をR2とした場合、typical条件下において、
Vref=VCM=R1×Ia/2=R2×Ia/2
となるように設計してある。
このような構成を備える全差動増幅器100の動作について説明する。
まず、通常の動作において、入力端子211、212から入力信号SA、SBが入力される。
すると、差動対240を構成するpMOSトランジスタP3とpMOSトランジスタP4とにてそれぞれ増幅される。
増幅された信号は出力端子221、222から出力信号SOP、SONとして出力される。
このとき、出力信号SOP、SONのコモンモード電圧(VCM=(VSOP+VSON)/2)が外部から入力される基準電圧Vrefに一致する。
まず、通常の動作において、入力端子211、212から入力信号SA、SBが入力される。
すると、差動対240を構成するpMOSトランジスタP3とpMOSトランジスタP4とにてそれぞれ増幅される。
増幅された信号は出力端子221、222から出力信号SOP、SONとして出力される。
このとき、出力信号SOP、SONのコモンモード電圧(VCM=(VSOP+VSON)/2)が外部から入力される基準電圧Vrefに一致する。
さらなる詳細な動作について説明する。
環境や素子特性が変化した場合に過渡的な動作を経て定常状態に至る過程を説明する。
第1電流源400からの供給電流が減少する場合について説明する。
プロセスのばらつき、温度変化、電源電圧の変化等により第1電流源400を構成するpMOSトランジスタ(pMOSトランジスタP1およびpMOSトランジスタP2の少なくともいずれか一方)の能力(増幅率)が低下したとする。
この場合、第1電流源400から信号増幅部200に供給される電流Iaが小さくなる。
すると、出力信号SOP、SONとしては、増幅率や信号波形は正しくても、電圧値が下がってしまう。
すなわち、出力信号SOP、SONのコモンモード電圧VCMが下がり、基準電圧Vrefからずれてしまうこととなる。
環境や素子特性が変化した場合に過渡的な動作を経て定常状態に至る過程を説明する。
第1電流源400からの供給電流が減少する場合について説明する。
プロセスのばらつき、温度変化、電源電圧の変化等により第1電流源400を構成するpMOSトランジスタ(pMOSトランジスタP1およびpMOSトランジスタP2の少なくともいずれか一方)の能力(増幅率)が低下したとする。
この場合、第1電流源400から信号増幅部200に供給される電流Iaが小さくなる。
すると、出力信号SOP、SONとしては、増幅率や信号波形は正しくても、電圧値が下がってしまう。
すなわち、出力信号SOP、SONのコモンモード電圧VCMが下がり、基準電圧Vrefからずれてしまうこととなる。
このとき、コモンモードフィードバック部300において、コモンモード電圧VCMと基準電圧Vrefとが差動対340を構成するpMOSトランジスタP7とpMOSトランジスタP8とにそれぞれ入力されるところ、基準電圧Vrefに対してコモンモード電圧VCMが下がると、コモンモード電圧VCMがゲートに印加されるpMOSトランジスタP7が流す電流が増える。すると、nMOSトランジスタN1およびnMOSトランジスタN3に流れる電流が増える。nMOSトランジスタN3に流れる電流が増えるので、調整信号SREGの電圧が下がる。この調整信号SREGは第1電流源400のpMOSトランジスタP2のゲートに印加される。すると、第1電流源400が信号増幅部200の差動対240に供給する電流が増加して、出力信号SOP、SONのコモンモード電圧VCMが高くなり、コモンモード電圧VCMが基準電圧Vrefに近づく。
ここで、調整信号SREGは、第1電流源400に帰還されるとともに第2電流源500にも帰還されている。すなわち、調整信号SREGは、第2電流源500のpMOSトランジスタP6のゲートに印加されている。
調整信号SREGの電圧が下がると、pMOSトランジスタP6が流す電流が増えることから、第2電流源500からコモンモードフィードバック部300に供給される電流が増える。すると、コモンモード電圧VCMが基準電圧Vrefに対して小さい場合に差動対340のpMOSトランジスタP7を流れる電流が増す。
このようにpMOSトランジスタP7を流れる電流が増えると、その分だけ前述と同様の動作によって調整信号SREGの電圧が下がる。
このように調整信号SREGの電圧が下がると、第1電流源400が供給する電流が増えるので、出力信号SOP、SONのコモンモード電圧VCMの電圧は上がり、基準電圧Vrefにより近づく。
調整信号SREGの電圧が下がると、pMOSトランジスタP6が流す電流が増えることから、第2電流源500からコモンモードフィードバック部300に供給される電流が増える。すると、コモンモード電圧VCMが基準電圧Vrefに対して小さい場合に差動対340のpMOSトランジスタP7を流れる電流が増す。
このようにpMOSトランジスタP7を流れる電流が増えると、その分だけ前述と同様の動作によって調整信号SREGの電圧が下がる。
このように調整信号SREGの電圧が下がると、第1電流源400が供給する電流が増えるので、出力信号SOP、SONのコモンモード電圧VCMの電圧は上がり、基準電圧Vrefにより近づく。
コモンモード電圧VCMが基準電圧Vrefよりも小さい場合には上記の動作が継続し、コモンモード電圧VCMが基準電圧Vrefに一致したところで定常動作になりコモンモード電圧VCMが基準電圧Vrefに一致した状態が維持される。
次に、第1電流源400から供給される電流が増加する場合について説明する。
プロセスのばらつき、温度変化、電源電圧の変化等により第1電流源400を構成するpMOSトランジスタ(pMOSトランジスタP1およびpMOSトランジスタP2の少なくともいずれか一方)の能力(増幅率)が向上したとする。
この場合、第1電流源400から信号増幅部200に供給される電流Iaが大きくなる。すると、出力信号SOP、SONとしては、電圧値が上がってしまい、基準電圧Vrefからずれる。
プロセスのばらつき、温度変化、電源電圧の変化等により第1電流源400を構成するpMOSトランジスタ(pMOSトランジスタP1およびpMOSトランジスタP2の少なくともいずれか一方)の能力(増幅率)が向上したとする。
この場合、第1電流源400から信号増幅部200に供給される電流Iaが大きくなる。すると、出力信号SOP、SONとしては、電圧値が上がってしまい、基準電圧Vrefからずれる。
コモンモードフィードバック部300において、コモンモード電圧VCMと基準電圧VrefとがpMOSトランジスタP7とpMOSトランジスタP8とにそれぞれ入力されるところ、基準電圧Vrefに対してコモンモード電圧VCMが高いと、pMOSトランジスタP7が流す電流が減少する。
すると、nMOSトランジスタN1およびnMOSトランジスタN3に流れる電流が減少する。
nMOSトランジスタN3に流れる電流が減少すると、調整信号SREGの電圧が上がる。
調整信号SREGは第1電流源400のpMOSトランジスタP2のゲートに印加される。すると、第1電流源400が信号増幅部200の差動対240に供給する電流が減少し、出力信号SOP、SONのコモンモード電圧VCMが下がり、コモンモード電圧VCMが基準電圧Vrefに近づく。
すると、nMOSトランジスタN1およびnMOSトランジスタN3に流れる電流が減少する。
nMOSトランジスタN3に流れる電流が減少すると、調整信号SREGの電圧が上がる。
調整信号SREGは第1電流源400のpMOSトランジスタP2のゲートに印加される。すると、第1電流源400が信号増幅部200の差動対240に供給する電流が減少し、出力信号SOP、SONのコモンモード電圧VCMが下がり、コモンモード電圧VCMが基準電圧Vrefに近づく。
さらに、調整信号SREGは、第2電流源500のpMOSトランジスタP6のゲートに印加される。
調整信号SREGの電圧が上がると、pMOSトランジスタP6が流す電流が減少し、第2電流源500からコモンモードフィードバック部300に供給される電流が減少する。すると、コモンモード電圧VCMが基準電圧Vrefに対して大きい場合に差動対340のpMOSトランジスタP7を流れる電流が減少する。
このようにpMOSトランジスタP7を流れる電流が減少すると、その分だけ前述と同様の動作によって調整信号SREGの電圧が上がる。
このように調整信号SREGの電圧が上がると、第1電流源400が供給する電流が減少するので、出力信号SOP、SONのコモンモード電圧VCMの電圧は下がり、基準電圧Vrefにより近づく。
調整信号SREGの電圧が上がると、pMOSトランジスタP6が流す電流が減少し、第2電流源500からコモンモードフィードバック部300に供給される電流が減少する。すると、コモンモード電圧VCMが基準電圧Vrefに対して大きい場合に差動対340のpMOSトランジスタP7を流れる電流が減少する。
このようにpMOSトランジスタP7を流れる電流が減少すると、その分だけ前述と同様の動作によって調整信号SREGの電圧が上がる。
このように調整信号SREGの電圧が上がると、第1電流源400が供給する電流が減少するので、出力信号SOP、SONのコモンモード電圧VCMの電圧は下がり、基準電圧Vrefにより近づく。
コモンモード電圧VCMが基準電圧Vrefよりも大きい場合には上記の動作が継続し、コモンモード電圧VCMが基準電圧Vrefに一致したところで定常動作になりコモンモード電圧VCMが基準電圧Vrefに一致した状態が維持される。
ここで、図3は、電源電位VSSが変化した場合におけるコモンモード電圧VCMの変化の様子を示す図である。
図3において横軸は電源電位VSSを表し、縦軸はコモンモード電圧VCMを表す。
基準電圧Vrefが一定で電源電圧VSSが変化した場合において、コモンモード電圧の変化の様子を示す。
図3中、L1は従来の全差動増幅器におけるコモンモード電圧の変化であり、L2は本実施形態の全差動増幅器におけるコモンモード電圧VCMの変化の様子を示す。
図3に示されるように、電源電圧VSSが大きく変化すると、従来の構成でも本実施形態の構成でもコモンモード電圧VCMは基準電圧Vrefからずれていくところ、本実施形態の構成の方が従来構成にくらべて追従性が高く、コモンモード電圧VCMと基準電圧Vrefとのギャップが従来構成に比べて小さくなる。
このように、本実施形態の構成によれば、電源が変動した場合でも、従来にくらべて広い範囲で精度よくコモンモード電圧VCMを基準電圧Vrefに追従させることができる。
その結果、たとえば、電源回路や第1電流源を構成する要素(トランジスタ等)を必要以上に大きくする必要がなく、大きさや製造コストの点でも利点がある。
図3において横軸は電源電位VSSを表し、縦軸はコモンモード電圧VCMを表す。
基準電圧Vrefが一定で電源電圧VSSが変化した場合において、コモンモード電圧の変化の様子を示す。
図3中、L1は従来の全差動増幅器におけるコモンモード電圧の変化であり、L2は本実施形態の全差動増幅器におけるコモンモード電圧VCMの変化の様子を示す。
図3に示されるように、電源電圧VSSが大きく変化すると、従来の構成でも本実施形態の構成でもコモンモード電圧VCMは基準電圧Vrefからずれていくところ、本実施形態の構成の方が従来構成にくらべて追従性が高く、コモンモード電圧VCMと基準電圧Vrefとのギャップが従来構成に比べて小さくなる。
このように、本実施形態の構成によれば、電源が変動した場合でも、従来にくらべて広い範囲で精度よくコモンモード電圧VCMを基準電圧Vrefに追従させることができる。
その結果、たとえば、電源回路や第1電流源を構成する要素(トランジスタ等)を必要以上に大きくする必要がなく、大きさや製造コストの点でも利点がある。
次に、図4、図5は、ノイズが入った場合のコモンモード電圧VCMの変化の様子を説明する図である。
図4は、入力端子211、212に入力される入力信号SA、SBを示す。
入力端子211、212にそれぞれ0.45V、0.40Vが入力されている状態からt=10nsに同相であるノイズが加わっている。
なお、同相ノイズは減衰してt=25nsにはなくなっている。
図5は、コモンモード電圧の変化を示す図である。
図5中、L3は従来構成の全差動増幅器によるコモンモード電圧であり、L4は本実施形態の全差動増幅器によるコモンモード電圧である。
図5のように、入力信号にノイズが加わると、従来構成と同様に本実施形態の構成でもコモンモード電圧VCMは基準電圧Vrefから離れる。
しかし、本実施形態の構成によれば、再びコモンモード電圧が基準電圧Vrefに収束するスピードが速い。
従来の構成ではt=30nsになってコモンモード電圧が基準電圧に落ち着くのに対し、本実施形態の構成によればt=25nsにはコモンモード電圧は基準電圧に落ち着いている。
また、従来構成ではオーバーシュートも大きいが、本実施形態の構成によれば収束が速く、オーバーシュートも小さい。
図4は、入力端子211、212に入力される入力信号SA、SBを示す。
入力端子211、212にそれぞれ0.45V、0.40Vが入力されている状態からt=10nsに同相であるノイズが加わっている。
なお、同相ノイズは減衰してt=25nsにはなくなっている。
図5は、コモンモード電圧の変化を示す図である。
図5中、L3は従来構成の全差動増幅器によるコモンモード電圧であり、L4は本実施形態の全差動増幅器によるコモンモード電圧である。
図5のように、入力信号にノイズが加わると、従来構成と同様に本実施形態の構成でもコモンモード電圧VCMは基準電圧Vrefから離れる。
しかし、本実施形態の構成によれば、再びコモンモード電圧が基準電圧Vrefに収束するスピードが速い。
従来の構成ではt=30nsになってコモンモード電圧が基準電圧に落ち着くのに対し、本実施形態の構成によればt=25nsにはコモンモード電圧は基準電圧に落ち着いている。
また、従来構成ではオーバーシュートも大きいが、本実施形態の構成によれば収束が速く、オーバーシュートも小さい。
このような構成を備える本実施形態によれば、次の効果を奏することができる。
(1)コモンモードフィードバック部300からの調整信号SREGを第1電流源のみならず第2電流源にも帰還させる構成としているため、第2電流源からコモンモードフィードバック部300への供給電流も調整信号SREGで調整される。
すると、コモンモードフィードバック部300の動作電流もコモンモード電圧に対応して変化することとなるため調整信号SREGがコモンモード電圧VCMの変化に対応して大きく変化する。
したがって、調整信号SREGによる調整能力が高くなる。
たとえば、電源能力が変化した場合でもそれを十分に補えるぐらいの調整力を調整信号SREGの変化によって得ることができる。
したがって、図3にて説明したように従来構成に比べて電源部の幅広い変化に対しても高い調整力を発揮することができる。
(1)コモンモードフィードバック部300からの調整信号SREGを第1電流源のみならず第2電流源にも帰還させる構成としているため、第2電流源からコモンモードフィードバック部300への供給電流も調整信号SREGで調整される。
すると、コモンモードフィードバック部300の動作電流もコモンモード電圧に対応して変化することとなるため調整信号SREGがコモンモード電圧VCMの変化に対応して大きく変化する。
したがって、調整信号SREGによる調整能力が高くなる。
たとえば、電源能力が変化した場合でもそれを十分に補えるぐらいの調整力を調整信号SREGの変化によって得ることができる。
したがって、図3にて説明したように従来構成に比べて電源部の幅広い変化に対しても高い調整力を発揮することができる。
(2)また、調整信号SREGによって高い調整力を発揮することができるので、この回路を構成するトランジスタ素子の能力を必要以上に高くする必要はない。
その結果、回路の安定性を保ちつつ小型化を実現できる。
その結果、回路の安定性を保ちつつ小型化を実現できる。
(3)調整信号SREGを第1電流源に帰還させるだけでなく、調整信号SREGを第2電流源に帰還させることで調整信号自体をVCMの変化に対応して大きく素早く反応させることができるため、過渡状態から定常状態に復帰するのが非常に早くなる。たとえば、入力信号にノイズが乗った場合でも素早く復帰でき、安定した回路とすることができる。
(変形例1)
次に、本発明の変形例1について説明する。
全差動増幅器の次段に所定のインバーター回路が設けられる場合、図6に示されるように、基準電圧入力端子にはセルフバイアスされたインバーター回路を接続することが好ましい。
これにより、基準電圧がインバーターの反転しきい値電圧と同じになる。
図6において、このように基準電圧としてセルフバイアスされたインバーターを接続することにより、プロセス、温度、電源電圧の変化によって変わるインバーターの反転しきい値に合うようにコモンモード電圧VCMが調整される。
その結果、次段の回路(インバーター回路)の動作が安定し、結果として、インバーターからの出力でみたジッタが低減される。
次に、本発明の変形例1について説明する。
全差動増幅器の次段に所定のインバーター回路が設けられる場合、図6に示されるように、基準電圧入力端子にはセルフバイアスされたインバーター回路を接続することが好ましい。
これにより、基準電圧がインバーターの反転しきい値電圧と同じになる。
図6において、このように基準電圧としてセルフバイアスされたインバーターを接続することにより、プロセス、温度、電源電圧の変化によって変わるインバーターの反転しきい値に合うようにコモンモード電圧VCMが調整される。
その結果、次段の回路(インバーター回路)の動作が安定し、結果として、インバーターからの出力でみたジッタが低減される。
なお、本発明は上記実施形態に限定されず、種々変更を加えうることはもちろんである。
上記実施形態においては、増幅部は、二つの入力信号に対して差動増幅した二つの出力信号を出力する全差動増幅器である場合を説明したが、入力あるいは出力は二つずつでなくてもよい。例えば、二つの端子のうち一方が接地されるなどによってシングル入力あるいはシングル出力となっていても本発明を適用できる。
抵抗R1や抵抗R2、nMOSトランジスタN1やnMOSトランジスタN2は別の素子、たとえば、抵抗やダイオードなどに適宜代替可能であることはもちろんである。
調整信号出力部350のpMOSトランジスタP9と第1電流源400のpMOSトランジスタP2とはカレントミラー回路を構成し、調整信号出力部350のpMOSトランジスタP9と第2電流源500のpMOSトランジスタP6とはカレントミラー回路を構成していることによって、第1電流源400のpMOSトランジスタP2および第2電流源500のpMOSトランジスタP6に印加する調整信号が安定するところ、さらに、pMOSトランジスタP9に対するpMOSトランジスタP2やpMOSトランジスタP6の増幅率を適宜変えて、pMOSトランジスタP9に流れる電流とpMOSトランジスタP2やpMOSトランジスタP6に流れる電流との比を変えるようにしてもよい。
上記実施形態においては、増幅部は、二つの入力信号に対して差動増幅した二つの出力信号を出力する全差動増幅器である場合を説明したが、入力あるいは出力は二つずつでなくてもよい。例えば、二つの端子のうち一方が接地されるなどによってシングル入力あるいはシングル出力となっていても本発明を適用できる。
抵抗R1や抵抗R2、nMOSトランジスタN1やnMOSトランジスタN2は別の素子、たとえば、抵抗やダイオードなどに適宜代替可能であることはもちろんである。
調整信号出力部350のpMOSトランジスタP9と第1電流源400のpMOSトランジスタP2とはカレントミラー回路を構成し、調整信号出力部350のpMOSトランジスタP9と第2電流源500のpMOSトランジスタP6とはカレントミラー回路を構成していることによって、第1電流源400のpMOSトランジスタP2および第2電流源500のpMOSトランジスタP6に印加する調整信号が安定するところ、さらに、pMOSトランジスタP9に対するpMOSトランジスタP2やpMOSトランジスタP6の増幅率を適宜変えて、pMOSトランジスタP9に流れる電流とpMOSトランジスタP2やpMOSトランジスタP6に流れる電流との比を変えるようにしてもよい。
10…全差動増幅器、11…入力端子、13…出力端子、15…基準電圧入力端子、20…信号増幅部、30…コモンモードフィードバック部、40…第1電流源、50…第2電流源、100…全差動増幅器、200…信号増幅部、211、212…入力端子、221、222…出力端子、230…コモンモード電圧出力端子、240…差動対、250…信号出力部、300…コモンモードフィードバック部、310…コモンモード電圧入力端子、320…基準電圧入力端子、330…調整信号出力端子、340…差動対、350…調整信号出力部、400…第1電流源、500…第2電流源。
Claims (4)
- 入力信号を増幅して出力信号を出力するとともに、出力信号の中心電圧を外部から独立に入力される参照電圧に応じて調整する増幅器であって、
前記入力信号を増幅した出力信号および前記出力信号の中心電圧を出力する増幅部と、
前記中心電圧と前記参照電圧との差に応じた信号を調整信号として出力するオフセット調整部と、を備え、
前記オフセット調整部からの前記調整信号が、前記増幅部の電流源および前記オフセット調整部の電流源にフィードバックされている
ことを特徴とする増幅器。 - 請求項1に記載の増幅器において、
前記増幅部は、二つの入力信号をそれぞれ増幅して差動モード成分の二つの出力信号を出力するとともに前記二つの出力信号の中心電圧としてのコモンモード電圧を出力し、
前記オフセット調整部は、前記コモンモード電圧と前記参照電圧との差に応じた調整信号を出力するコモンモードフィードバック部であり、
前記コモンモードフィードバック部からの前記調整信号が、前記増幅部の電流源および前記コモンモードフィードバック部の電流源にフィードバックされている
ことを特徴とする増幅器。 - 請求項1または請求項2に記載の増幅器において、
オフセット調整部は、前記増幅部からの前記中心電圧と外部からの参照電圧とがそれぞれのゲートに入力されこれらの信号の差分を増幅した差分信号を生成する差動対と、前記差動対からの前記差分信号を調整信号として出力する調整信号出力部と、を備え、
前記調整信号出力部の元電流源を構成するトランジスタと前記増幅部の電流源を構成するトランジスタとはカレントミラーの関係にあり、
前記調整信号出力部の元電流源構成するトランジスタと前記オフセット調整部の電流源を構成するトランジスタとはカレントミラーの関係にある
ことを特徴とする増幅器。 - 入力信号を増幅した出力信号を出力する増幅部から出力される前記出力信号の中心電圧を外部から独立に入力される参照電圧に応じて調整するオフセット調整回路であって、
前記出力信号の前記中心電圧と前記参照電圧との差に応じた調整信号を前記増幅部の電流源にフィードバックするとともに当該オフセット調整回路の電流源にフィードバックする
ことを特徴とするオフセット調整回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144374A JP2009290844A (ja) | 2008-06-02 | 2008-06-02 | 増幅器、オフセット調整回路 |
US12/437,948 US7924094B2 (en) | 2008-06-02 | 2009-05-08 | Amplifier and offset regulating circuit |
CNA2009102031499A CN101599742A (zh) | 2008-06-02 | 2009-06-02 | 放大器和偏移调节电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144374A JP2009290844A (ja) | 2008-06-02 | 2008-06-02 | 増幅器、オフセット調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009290844A true JP2009290844A (ja) | 2009-12-10 |
Family
ID=41379054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008144374A Pending JP2009290844A (ja) | 2008-06-02 | 2008-06-02 | 増幅器、オフセット調整回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7924094B2 (ja) |
JP (1) | JP2009290844A (ja) |
CN (1) | CN101599742A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013024565A (ja) * | 2011-07-14 | 2013-02-04 | Sharp Corp | イオンセンシング装置およびイオン発生器 |
JP2013062646A (ja) * | 2011-09-13 | 2013-04-04 | Fujitsu Ltd | 電圧比較回路,a/d変換器および半導体装置 |
JP2014017584A (ja) * | 2012-07-06 | 2014-01-30 | Renesas Electronics Corp | 増幅回路及びそれを備えたad変換回路 |
JP2016059038A (ja) * | 2014-09-04 | 2016-04-21 | 富士通株式会社 | 差動信号をシングルエンド信号に変換する回路及び方法 |
JP2017511061A (ja) * | 2014-03-27 | 2017-04-13 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | コモンレベルシフティングためのシステム及び方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105045331B (zh) * | 2012-04-24 | 2017-10-17 | 华为技术有限公司 | 随机误差电压处理电路和运放器件 |
CN104378073A (zh) * | 2014-11-07 | 2015-02-25 | 无锡纳讯微电子有限公司 | 一种运算放大器 |
CN105678003A (zh) * | 2016-01-15 | 2016-06-15 | 中山芯达电子科技有限公司 | 用于纠错修改冗余器件组及利用其修复电路缺陷的方法 |
US9722555B1 (en) * | 2016-05-20 | 2017-08-01 | Inphi Corporation | Differential circuits with constant GM bias |
US9847762B1 (en) * | 2016-07-01 | 2017-12-19 | Inphi Corporation | Low voltage high speed CMOS line driver without tail current source |
IT201600110367A1 (it) * | 2016-11-03 | 2018-05-03 | St Microelectronics Srl | Procedimento per il controllo di amplificatori, circuito e dispositivo corrispondenti |
KR20180114561A (ko) * | 2017-04-10 | 2018-10-19 | 에스케이하이닉스 주식회사 | 증폭기 및 이를 이용한 반도체 장치 |
CN110086437A (zh) * | 2018-01-26 | 2019-08-02 | 华为技术有限公司 | 运算放大器和芯片 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5856757A (en) * | 1997-06-11 | 1999-01-05 | Philips Electronics North America Corporation | gm-C cell with two stage common mode control and current boost |
US6774722B2 (en) * | 2002-10-16 | 2004-08-10 | Centillium Communications, Inc. | Frequency compensation of common-mode feedback loops for differential amplifiers |
JP2007134940A (ja) | 2005-11-10 | 2007-05-31 | Toshiba Corp | 差動電圧出力回路 |
-
2008
- 2008-06-02 JP JP2008144374A patent/JP2009290844A/ja active Pending
-
2009
- 2009-05-08 US US12/437,948 patent/US7924094B2/en active Active
- 2009-06-02 CN CNA2009102031499A patent/CN101599742A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013024565A (ja) * | 2011-07-14 | 2013-02-04 | Sharp Corp | イオンセンシング装置およびイオン発生器 |
JP2013062646A (ja) * | 2011-09-13 | 2013-04-04 | Fujitsu Ltd | 電圧比較回路,a/d変換器および半導体装置 |
JP2014017584A (ja) * | 2012-07-06 | 2014-01-30 | Renesas Electronics Corp | 増幅回路及びそれを備えたad変換回路 |
JP2017511061A (ja) * | 2014-03-27 | 2017-04-13 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | コモンレベルシフティングためのシステム及び方法 |
JP2016059038A (ja) * | 2014-09-04 | 2016-04-21 | 富士通株式会社 | 差動信号をシングルエンド信号に変換する回路及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101599742A (zh) | 2009-12-09 |
US7924094B2 (en) | 2011-04-12 |
US20090295479A1 (en) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009290844A (ja) | 増幅器、オフセット調整回路 | |
JP4523473B2 (ja) | 定電圧回路 | |
US9836070B2 (en) | Regulator with low dropout voltage and improved stability | |
US7304540B2 (en) | Source follower and current feedback circuit thereof | |
US7538537B2 (en) | Constant-voltage circuit and controlling method thereof | |
JP4805699B2 (ja) | 半導体装置 | |
JP4527592B2 (ja) | 定電圧電源回路 | |
CN110275562B (zh) | 电压调节器 | |
JP2009116679A (ja) | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 | |
US8866554B2 (en) | Translinear slew boost circuit for operational amplifier | |
US7113044B2 (en) | Precision current mirror and method for voltage to current conversion in low voltage applications | |
TW201935168A (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
JP2005244276A (ja) | 差動増幅回路 | |
JP4614234B2 (ja) | 電源装置およびそれを備える電子機器 | |
US7420414B2 (en) | Amplifier, and step-down regulator and operational amplifier using the amplifier | |
JP4667914B2 (ja) | 定電圧回路 | |
US9864387B2 (en) | Voltage regulator | |
US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
US9582015B2 (en) | Voltage regulator | |
US7109794B2 (en) | Differential gain stage for low voltage supply | |
JP2010141589A (ja) | 差動増幅回路 | |
US20060176105A1 (en) | Amplifier, voltage stabilizing unit and method thereof | |
US7323936B2 (en) | Input circuit for receiving an input signal, and a method for adjusting an operating point of an input circuit | |
JP2015070552A (ja) | 差動増幅回路制御装置 | |
JP7192075B2 (ja) | 電流検出アンプ |