JP2007134940A

JP2007134940A - 差動電圧出力回路

Info

Publication number: JP2007134940A
Application number: JP2005325802A
Authority: JP
Inventors: Ryota Terauchi; 内亮太寺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-11-10
Filing date: 2005-11-10
Publication date: 2007-05-31

Abstract

【課題】より安定した差動電圧出力を発生することが可能な差動電圧出力回路を提供する。
【解決手段】差動電圧出力回路１００は、電源電位ＶＤＤにソースが接続された電流源用ＭＯＳトランジスタ３と、接地電位ＶＳＳに接続された定電流源４と、これらの間に直列に接続された、入力端子１にゲートが接続されたｐ型ＭＯＳトランジスタ５、入力端子１に入力が接続されたインバータ２の出力にゲートが接続されたｐ型ＭＯＳトランジスタ６、インバータ２の出力にゲートが接続されたｎ型ＭＯＳトランジスタ７、入力端子１にゲートが接続されたｎ型ＭＯＳトランジスタ８と、電流源用ＭＯＳトランジスタ３の電流を制御するコモンモードフィードバック回路１１と、電流源用ＭＯＳトランジスタ３のゲートとこの電流源用ＭＯＳトランジスタ３のドレインとの間に接続された容量１２を有する位相補償回路１３とを備える。
【選択図】図１

Description

本発明は、電圧入力信号に基づいて差動電圧信号を出力する差動電圧出力回路に関するものである。

従来、操作部と表示部を折り畳む折り畳み式の携帯電話として、操作部側に搭載されたＬＳＩからフレキシブル配線（伝送線路）を介して画像データ信号やクロック信号等を表示部側に送信するものがある。この画像データやクロック信号は、ＬＳＩに含まれた差動電圧出力回路により差動電圧信号として出力される。

この差動電圧出力回路には、所定の信号が入力される入力端子に入力が接続されたインバータと、電源電位に接続された定電流源と、接地電位に接続された可変電流源と、入力端子にゲートが接続されるとともに可変電流源にソースが接続された第１のＰ型ＭＯＳトランジスタと、インバータの出力にゲートが接続されるとともに可変電流源にソースが接続された第２のＰ型ＭＯＳトランジスタと、インバータの出力にゲートが接続されるとともに、第１のＰ型ＭＯＳトランジスタのドレインにドレインが接続され定電流源にソースが接続された第１のＮ型ＭＯＳトランジスタと、入力端子にゲートが接続されるとともに、第２のＰ型ＭＯＳトランジスタのドレインにドレインが接続され定電流源にソースが接続された第２のＮ型ＭＯＳトランジスタと、第１のＰ型ＭＯＳトランジスタのドレインと第１のＮ型ＭＯＳトランジスタのドレインとの間に接続された第１の出力端子と、第２のＰ型ＭＯＳトランジスタのドレインと第２のＮ型ＭＯＳトランジスタのドレインとの間に接続された第２の出力端子と、第１の出力端子と第２の出力端子との間の電圧の分圧と基準電圧とを比較し、可変電流源に流れる電流を制御するための信号を可変電流源に出力するコモンモードフィードバック回路と、を備えるものがある（例えば、特許文献１参照。）。

この差動電圧出力回路は、上述のコモンモードフィードバック回路が出力端子間の中心電圧と基準電圧を比較し、その差が無くなるように可変電流源を制御することにより、出力の中心電圧が一定の差動電圧を発生することができる。

しかし、上記従来技術においては、コモンモードフィードバック回路により、信号をフィードバックする為、フィードバックループの位相が１８０°以上シフトすると発振が起こる可能性があるという問題があった。また、１８０°位相がシフトしなくても、位相余裕が足りない（位相余裕が６０°以下）場合には回路が安定しない為、ステップ応答時に出力波形が波打つリンギングが生じ得るという問題があった。
米国特許６１１８４３８号明細書

本発明は、より安定した差動電圧出力を発生することが可能な差動電圧出力回路を提供することを目的とする。

本発明の一態様に係る実施例に従った差動電圧出力回路は、
所定の信号が入力される入力端子と、
前記入力端子に入力が接続された出力反転回路と、
第１の電位にソースが接続された電流源用ＭＯＳトランジスタと、
第２の電位に接続された定電流源と、
前記入力端子にゲートが接続されるとともに前記電流源用ＭＯＳトランジスタのドレインにソースが接続された第１の第１導電型ＭＯＳトランジスタと、
前記出力反転回路の出力にゲートが接続されるとともに前記電流源用ＭＯＳトランジスタのドレインにソースが接続された第２の第１導電型ＭＯＳトランジスタと、
前記出力反転回路の出力にゲートが接続されるとともに、前記第１の第１導電型ＭＯＳトランジスタのドレインにドレインが接続され前記定電流源にソースが接続された第１の第２導電型ＭＯＳトランジスタと、
前記入力端子にゲートが接続されるとともに、前記第２の第１導電型ＭＯＳトランジスタのドレインにドレインが接続され前記定電流源にソースが接続された第２の第２導電型ＭＯＳトランジスタと、
前記第１の第１導電型ＭＯＳトランジスタのドレインと前記第１の第２導電型ＭＯＳトランジスタのドレインとの間に接続された第１の出力端子と、
前記第２の第１導電型ＭＯＳトランジスタのドレインと前記第２の第２導電型ＭＯＳトランジスタのドレインとの間に接続された第２の出力端子と、
前記第１の出力端子と前記第２の出力端子との間の電圧の分圧と基準電圧とを比較し、前記電流源用ＭＯＳトランジスタに流れる電流を制御するための信号を前記電流源用ＭＯＳトランジスタのゲートに出力するコモンモードフィードバック回路と、
前記電流源用ＭＯＳトランジスタのゲートとこの電流源用ＭＯＳトランジスタのドレインとの間に接続された容量を有する位相補償回路と、
を備えることを特徴とする。

本発明の差動電圧出力回路によれば、より安定した差動電圧出力を発生することができる。

本発明に係る差動電圧出力回路は、出力端子間の電圧を基準電圧と比較し、その電圧が等しくなるように電流源を制御するコモンモードフィードバック回路を設けることで差動出力電圧を基準電圧付近にコントロールしつつ、さらに、このコモンモードフィードバック回路の出力側に位相補償回路を設けることで、安定した出力電圧を発生するものである。

以下、本発明に係る各実施例について図面に基づいて説明する。

図１は、本発明の一態様である実施例１に係る差動電圧出力回路の要部の構成を示す図である。なお、ここでは、第１の電位を電源電位、第２の電位を接地電位とし、第１導電型をｐ型、第２導電型をｎ型として説明する。

図１に示すように、差動電圧出力回路１００は、所定の信号が入力される入力端子１と、この入力端子１に入力が接続され、入力された信号を反転させて出力する出力反転回路であるインバータ２と、第１の電位である電源電位ＶＤＤにソースが接続された可変電流源となる電流源用ＭＯＳトランジスタ（ｐ型ＭＯＳトランジスタ）３と、第２の電位である接地電位ＶＳＳに接続された定電流源４と、入力端子１にゲートが接続されるとともに電流源用ＭＯＳトランジスタ３のドレインにソースが接続された第１の第１導電型ＭＯＳトランジスタであるｐ型ＭＯＳトランジスタ５と、インバータ２の出力にゲートが接続されるとともに電流源用ＭＯＳトランジスタ３のドレインにソースが接続された第２の第１導電型ＭＯＳトランジスタであるｐ型ＭＯＳトランジスタ６と、インバータ２の出力にゲートが接続されるとともに、ｐ型ＭＯＳトランジスタ５のドレインにドレインが接続され定電流源４にソースが接続された第１の第２導電型ＭＯＳトランジスタであるｎ型ＭＯＳトランジスタ７と、入力端子１にゲートが接続されるとともに、ｐ型ＭＯＳトランジスタ６のドレインにドレインが接続され定電流源４にソースが接続された第２の第２導電型ＭＯＳトランジスタであるｎ型ＭＯＳトランジスタ８と、を備えている。

さらに、差動電圧出力回路１００は、ｐ型ＭＯＳトランジスタ５のドレインとｎ型ＭＯＳトランジスタ７のドレインとの間に接続された第１の出力端子９と、ｐ型ＭＯＳトランジスタ６ドレインとｎ型ＭＯＳトランジスタ８のドレインとの間に接続された第２の出力端子１０と、第１の出力端子９と第２の出力端子１０との間の電圧の分圧と基準電圧とを比較し、電流源用ＭＯＳトランジスタ３に流れる電流を制御するための信号をこの電流源用ＭＯＳトランジスタ３のゲートに出力するコモンモードフィードバック回路１１と、電流源用ＭＯＳトランジスタ３のゲートとこの電流源用ＭＯＳトランジスタ３のドレインとの間に接続された容量１２を有する位相補償回路１３と、を備えている。

インバータ２は、入力端子１に入力された信号を反転させた信号をｐ型ＭＯＳトランジスタ６およびｎ型ＭＯＳトランジスタ７のゲートに出力する。定電流源４は、差動電圧出力回路１００に所定の定電流が流れるように設計されている
ここで、定電流源４の電流値（振幅レベル）の例として、IEEE 1596-3、もしくは TIA/EIA-644で規定された、小振幅差動インターフェイスの中で代表的な規格であるＬＶＤＳ(Low-Voltage-Differential-Signal)では、振幅レベルは 250mV〜450mV(電流換算で2.5mA〜4.5mA）の範囲となっている。

また、携帯製品向けのＬＶＤＳでは、伝送線路が短く、減衰が少ない為、より出力の振幅レベルを抑えたものを使う場合もあり、このような場合、例えば、振幅レベルが100mV〜200mV(電流換算で１.０mA〜２.０mA）の範囲となる。このような電流値の範囲を採用して、出力の振幅レベルを抑えることにより、差動電圧出力回路１００が搭載される携帯製品の消費電流を低減し、また、ＥＭＩの発生を抑えることができる。

このように、定電流源４は、例えば、電流値の範囲が約１ｍＡから約５ｍＡの範囲で使用される。

コモンモードフィードバック回路１１は、第１の出力端子９と第２の出力端子１０との間の電圧を分圧する分圧回路１４と、分圧回路の出力電圧と基準電圧Ｖｒｅｆとを比較し電流源用ＭＯＳトランジスタ３の電流を制御するための信号を出力する比較器１５とを有する。このコモンモードフィードバック回路１１が、可変電流源となる電流源用ＭＯＳトランジスタ３の電流をコモンモードフィードバックして制御し差動電圧出力回路１００の差動電圧出力であるコモンモードレベルがばらつくのを抑える、すなわち、第１の出力端子９における電位と第２の出力端子１０における電位との差が無くなるように制御するものである。

第１の出力端子９および第２の出力端子１０は、入力端子１から入力された信号に基づいて、差動電圧を出力信号として出力する。

ここで、位相補償回路１３により差動電圧出力回路１００の出力の発振、リンギングを抑える原理について説明する。

先ず、比較のため、位相補償回路を含まない従来の差動電圧出力回路について小信号等価回路のモデルを用いて検討する。

図２は、位相補償回路を含まない従来の差動電圧出力回路の小信号等価回路を示す図である。図２に示すように、小信号等価回路は、コモンモードフィードバック回路を寄生容量Ｃ_１、寄生抵抗Ｒ_１を有する増幅回路１１Ａ、フィードバック先となる可変電流源である電流源用ＭＯＳトランジスタを寄生容量Ｃ_２、寄生抵抗Ｒ_２を有する増幅回路３Ａとして規定される。ここでは、ｇｍ１をコモンモードフィードバック回路の入力トランジスタの相互コンダクタンス、ｇｍ２を可変電流源のトランジスタの相互コンダクタンスとする。また、容量１２を容量Ｃｃとして表す。

この小信号等価回路の伝達関数の極を考えた場合、２個の主要な極が存在し、それぞれ周波数ω_Ｐ１＝１/Ｃ_１Ｒ_１、周波数ω_Ｐ２＝１/Ｃ_２Ｒ_２と表わされる。なお、他にもこの回路には高い周波数に極が存在するが、位相特性に影響を与えない為、省略する。

次に、本実施例の位相補償回路１３を有する差動電圧出力回路１００について検討する。図３は、位相補償回路を含む実施例１の差動電圧出力回路１００の小信号等価回路を示す図である。図３に示すように、小信号等価回路は、増幅回路１１Ａと増幅回路３Ａとの間にＣｃで規定される容量１２を有する位相補償回路１３が接続されている。この小信号等価回路の２つの主要な極は、それぞれ周波数ω_Ｐ１＝１/ｇｍ_２Ｒ_１Ｒ_２Ｃｃ、周波数ω_Ｐ２＝ｇｍ_２/（Ｃ_１＋Ｃ_２）と表せられる。

上記のような極を有する従来および実施例１の小信号等価回路のオープンループゲインと位相特性を図４に示す。図４のオープンループゲインに示すように、小信号等価回路に容量Ccを挿入することで、第１の極を低周波側へ、第２の極を高周波側へシフトさせ、極を分離できるのが分かる。そして、小信号等価回路に容量Ccを挿入することで、単位利得周波数（図４中において、実施例１をＡ１、Ｂ１で示し、従来をＡ２、Ｂ２で示す。）での位相余裕度が４８°から８６°へと改善（位相余裕度が６０°以上）していることが分かる。

このように、コモンモードフィードバック回路１１の出力側で、容量１２を有する位相補償回路１３を電流源用ＭＯＳトランジスタ３のゲートとこの電流源用ＭＯＳトランジスタ３のドレインとの間に接続するように設けることにより、位相余裕度が向上され、差動電圧出力回路１００の出力の発振、リンギングを抑えることができる。

以上のように、本実施例に係る差動電圧出力回路によれば、容量を有する位相補償回路を電流源用ＭＯＳトランジスタのゲートとこの電流源用ＭＯＳトランジスタのドレインとの間に接続するように設けることにより、位相余裕度を向上させるので、差動電圧出力のさらなる安定化を図ることができる。

なお、本実施例において、上記電流源用ＭＯＳトランジスタには、ｐ型ＭＯＳトランジスタを用いた場合について説明したが、電流源用ＭＯＳトランジスタとしてｎ型ＭＯＳトランジスタを用いても、同様の作用・効果を奏することができる。

実施例１では、位相補償回路として、容量を有する構成について述べた。既述のように、電流源用ＭＯＳトランジスタのゲートとこの電流源用ＭＯＳトランジスタのドレインとの間に容量を接続することで差動電圧出力回路の位相余裕度を向上させることができる。しかし、例えば、容量をシリコンウェーハ（Silicon-Wafer）のシリコン層で形成する場合、容量を設けることで回路面積が大きくなり、使用できる容量値に制約を受ける場合がある。

そこで、本実施例では、位相余裕度を向上させるために位相補償回路がさらに該容量に直列に接続された抵抗を有する構成について述べる。

図５は、本発明の一態様である実施例２に係る差動電圧出力回路２００の要部構成を示す図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。

図５に示すように、位相補償回路２１３は、電流源用型ＭＯＳトランジスタ３のゲートとこの電流源用型ＭＯＳトランジスタ３のドレインとの間で容量１２と直列に接続された抵抗１６をさらに有する。

ここで、本実施例においても、差動電圧出力回路の小信号等価回路を実施例１と同様に考えた場合のオープンループゲインと位相特性について検討する。なお、この小信号等価回路のモデルにおいては、容量１２を容量Ｃｃ、抵抗１６を抵抗Ｒｃとして表す。

図６は、実施例２の差動電圧出力回路の小信号等価回路を実施例１のオープンループゲインと位相特性を示す図である。図６の位相特性において、第１の極と第２の極との間に、ゼロ点が存在していることがわかる。このゼロ点の周波数は、周波数ω_Ｚ≒１/ＲcCcで表わすことができる。この抵抗Rcと容量Ccを最適化することで位相余裕度を増やすことができる。すなわち、容量Ｃｃを大きくせずに抵抗Ｒｃを利用することで、位相余裕度を増加させる効果を期待できる。図６では、小信号等価回路に直列接続された容量Cc、抵抗Ｒｃを挿入することで、単位利得周波数（図６中において、Ａ３、Ｂ３で示す。）での位相余裕度が４８°から９０°へと改善していることが分かる。

なお、直列に接続された容量１２、抵抗１６の図６に示す順番を反対に接続しても同様の効果がある。

以上のように、本実施例に係る差動電圧出力回路によれば、容量の拡大を実施例１よりも抑えて、位相余裕度を向上させるので、差動電圧出力のさらなる安定化を図るとともに、例えば、シリコンウェーハに容量を形成する場合には、回路面積の縮小化を図ることができる。

実施例１では、可変電流源である電流源用ＭＯＳトランジスタが電源電位に接続され、定電流源が接地電位に接続された構成について述べたが、本実施例においては、該電流源用ＭＯＳトランジスタが接地電位に接続され、定電流源が電源電位に接続された構成について述べる。

図７は、本発明の一態様である実施例３に係る差動電圧出力回路３００の要部構成を示す図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。ここでは、第１の電位を接地電位、第２の電位を電源電位とし、第１導電型をｎ型、第２導電型をｐ型として説明する。

図７に示すように、差動電圧出力回路３００は、所定の信号が入力される入力端子１と、この入力端子１に入力が接続されたインバータ２と、第１の電位である接地電位ＶＳＳにソースが接続された可変電流源となる電流源用ＭＯＳトランジスタ（ｎ型ＭＯＳトランジスタ）３３と、第２の電位である電源電位ＶＤＤに接続された定電流源３４と、入力端子１にゲートが接続されるとともに、定電流源３４にソースが接続されたｐ型ＭＯＳトランジスタ５と、インバータ２の出力にゲートが接続されるとともに定電流源３４にソースが接続されたｐ型ＭＯＳトランジスタ６と、インバータ２の出力にゲートが接続されるとともに、ｐ型ＭＯＳトランジスタ５のドレインにドレインが接続され、電流源用ＭＯＳトランジスタ３３のドレインにソースが接続されたｎ型ＭＯＳトランジスタ７と、入力端子１にゲートが接続されるとともに、ｐ型ＭＯＳトランジスタ６のドレインにドレインが接続され、電流源用ＭＯＳトランジスタ３３のドレインにソースが接続されたｎ型ＭＯＳトランジスタ８と、を備えている。

さらに、差動電圧出力回路３００は、ｐ型ＭＯＳトランジスタ５のドレインとｎ型ＭＯＳトランジスタ７のドレインとの間に接続された第１の出力端子９と、ｐ型ＭＯＳトランジスタ６のドレインとｎ型ＭＯＳトランジスタ８のドレインとの間に接続された第２の出力端子１０と、第１の出力端子９と第２の出力端子１０との間の電圧の分圧と基準電圧とを比較し、電流源用ＭＯＳトランジスタ３３に流れる電流を制御するための信号をこの電流源用ＭＯＳトランジスタ３３のゲートに出力するコモンモードフィードバック回路１１と、電流源用ＭＯＳトランジスタ３３のゲートとこの電流源用ＭＯＳトランジスタ３３のドレインとの間に接続された容量１２を有する位相補償回路３１３と、を備えている。

このように、コモンモードフィードバック回路１１の出力側で、容量１２を有する位相補償回路３１３を電流源用ＭＯＳトランジスタ３３のゲートとこの電流源用ＭＯＳトランジスタ３３のドレインとの間に接続するように設けることにより、位相余裕度が向上され、差動電圧出力回路３００の出力の発振、リンギングを抑えることができる。

また、可変電流源となる電流源用ＭＯＳトランジスタ３３が電源電位ＶＤＤではなく、より電位が安定した接地電位ＶＳＳに接続されているので、より安定してコモンモードフィードバック制御し、差動電圧出力回路３００の差動電圧出力であるコモンモードレベルがばらつくのを抑えることができる。

実施例３では、位相補償回路として、容量を有する構成について述べたが、本実施例においては、実施例２と同様に、位相余裕度を向上させるために位相補償回路がさらに該容量に直列に接続された抵抗を有する構成について述べる。

図８は、本発明の一態様である実施例４に係る差動電圧出力回路４００の要部構成を示す図である。なお、実施例３と同様の符号を付された構成は、実施例３と同様の構成である。

図８に示すように、位相補償回路４１３は、電流源用型ＭＯＳトランジスタ３３のゲートとこの電流源用型ＭＯＳトランジスタ３３のドレインとの間で容量１２と直列に接続された抵抗１６をさらに有する。

これにより、実施例２で説明したように、抵抗１６と容量１２との値を最適化することで位相余裕度を増やすことができ、容量１２を大きくせずに、差動電圧出力回路４００の単位利得周波数での位相余裕度を改善することができる。

以上のように、本実施例に係る差動電圧出力回路によれば、容量の拡大を実施例３よりも抑えて、位相余裕度を向上させるので、差動電圧出力のさらなる安定化を図るとともに、例えば、シリコンウェーハに容量を形成する場合には、回路面積の縮小化を図ることができる。

本発明の一態様である実施例１に係る差動電圧出力回路の要部構成を示す回路図である。位相補償回路を含まない従来の差動電圧出力回路の小信号等価回路を示す回路図である。位相補償回路を含む実施例１の差動電圧出力回路の小信号等価回路を示す回路図である。従来および実施例１の小信号等価回路のオープンループゲインと位相特性を比較するグラフである。本発明の一態様である実施例２に係る差動電圧出力回路の要部構成を示す回路図である。本発明の一態様である実施例２の差動電圧出力回路の小信号等価回路を実施例１のオープンループゲインと位相特性を示すグラフである。本発明の一態様である実施例３に係る差動電圧出力回路の要部構成を示す回路図である。本発明の一態様である実施例４に係る差動電圧出力回路の要部構成を示す回路図である。

符号の説明

１入力端子
２インバータ
３、３３電流源用ＭＯＳトランジスタ
３Ａ増幅回路
４、３４定電流源
５、６ｐ型ＭＯＳトランジスタ
７、８ｎ型ＭＯＳトランジスタ
９第１の出力端子
１０第２の出力端子
１１コモンモードフィードバック回路
１１Ａ増幅回路
１２容量
１３、２１３、３１３、４１３位相補償回路
１４分圧回路
１５比較器
１６抵抗
１００、２００、３００、４００差動電圧出力回路

Claims

所定の信号が入力される入力端子と、
前記入力端子に入力が接続された出力反転回路と、
第１の電位にソースが接続された電流源用ＭＯＳトランジスタと、
第２の電位に接続された定電流源と、
前記入力端子にゲートが接続されるとともに前記電流源用ＭＯＳトランジスタのドレインにソースが接続された第１の第１導電型ＭＯＳトランジスタと、
前記出力反転回路の出力にゲートが接続されるとともに前記電流源用ＭＯＳトランジスタのドレインにソースが接続された第２の第１導電型ＭＯＳトランジスタと、
前記出力反転回路の出力にゲートが接続されるとともに、前記第１の第１導電型ＭＯＳトランジスタのドレインにドレインが接続され前記定電流源にソースが接続された第１の第２導電型ＭＯＳトランジスタと、
前記入力端子にゲートが接続されるとともに、前記第２の第１導電型ＭＯＳトランジスタのドレインにドレインが接続され前記定電流源にソースが接続された第２の第２導電型ＭＯＳトランジスタと、
前記第１の第１導電型ＭＯＳトランジスタのドレインと前記第１の第２導電型ＭＯＳトランジスタのドレインとの間に接続された第１の出力端子と、
前記第２の第１導電型ＭＯＳトランジスタのドレインと前記第２の第２導電型ＭＯＳトランジスタのドレインとの間に接続された第２の出力端子と、
前記第１の出力端子と前記第２の出力端子との間の電圧の分圧と基準電圧とを比較し、前記電流源用ＭＯＳトランジスタに流れる電流を制御するための信号を前記電流源用ＭＯＳトランジスタのゲートに出力するコモンモードフィードバック回路と、
前記電流源用ＭＯＳトランジスタのゲートとこの電流源用ＭＯＳトランジスタのドレインとの間に接続された容量を有する位相補償回路と、
を備えることを特徴とする差動電圧出力回路。
前記位相補償回路は、前記電流源用型ＭＯＳトランジスタのゲートとこの電流源用型ＭＯＳトランジスタのドレインとの間で前記容量と直列に接続された抵抗をさらに有することを特徴とする請求項１に記載の差動電圧出力回路。
前記コモンモードフィードバック回路は、前記第１の出力端子と前記第２の出力端子との間の電圧を分圧する分圧回路と、前記分圧回路の出力電圧と前記基準電圧とを比較し前記電流源用ＭＯＳトランジスタの電流を制御するための信号を出力する比較器と、を有することを特徴とする請求項１に記載の差動電圧出力回路。
前記第１の電位は、接地電位であり、
前記第２の電位は、電源電位であり、
前記電流源用ＭＯＳトランジスタは、ｎ型ＭＯＳトランジスタであり、
前記第１導電型ＭＯＳトランジスタは、ｎ型ＭＯＳトランジスタであり、
前記第２導電型ＭＯＳトランジスタは、ｐ型ＭＯＳトランジスタである
ことを特徴とする請求項１ないし３の何れかに記載の差動電圧出力回路。
前記定電流源の電流値の範囲が約１ｍＡから約５ｍＡの範囲であることを特徴とする請求項１ないし４の何れかに記載の差動電圧出力回路。