JP5195145B2

JP5195145B2 - 差動増幅器

Info

Publication number: JP5195145B2
Application number: JP2008205523A
Authority: JP
Inventors: 真大工藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-08-08
Filing date: 2008-08-08
Publication date: 2013-05-08
Anticipated expiration: 2028-08-08
Also published as: JP2010041653A; US20100033249A1

Description

本発明は、差動増幅器に関する。

従来から、２つの入力信号に対し差動信号を出力する差動増幅器がある（例えば、以下の特許文献１〜３）。

図８は従来の差増増幅器の構成例を示す図である。差動増幅器２００は、２つのｎＭＯＳトランジスタ２１０，２２０と、電流源２３０と、２つの負荷抵抗２４０，２５０を備える。２つのｎＭＯＳトランジスタ２１０，２２０は差動対を構成し、互いにソース端子が電流源２３０と接続される。

差動増幅器２００は、共通電流源２３０でバイアスされた差動対が入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の差動成分を差動電流に変換して出力し、負荷抵抗２４０,２５０により差動電流が電圧信号に変換されて、出力信号Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−を出力する。このとき差動増幅器２００は、入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の同相成分に対して差動対のソース端子の共通ノードの電位が追従し、差動対のドレイン端子の出力電流では同相成分が抑制されて、入力信号の同相成分が除去された出力信号Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−を得る。
特開平７‐１５４１６５号公報特開平１０‐１２６１７２号公報特開２００７‐２２８６３１号公報

しかしながら、従来の差動増幅器２００において、ｎＭＯＳトランジスタ２１０，２２０のソース端子が互いに接続された共通ノードには寄生容量が存在する。この寄生容量は、例えばＲＦ（Radio Frequency）信号等の高周波の信号に対して低インピーダンスとなり、例えば入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の同相成分が上昇してもソース端子の共通ノードの電位はそれに完全には追従せず、入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の同相成分を抑制できない。同相成分を抑制できないまま出力信号Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−を出力すると、例えば後段の信号処理回路において異なる周波数成分の信号が出力されるなどの不具合が生じる。

そこで、一目的は高周波の入力信号に対して同相信号を抑制した信号を出力する差動増幅器を提供することにある。

一態様によれば、差動増幅器において、第１の共通ノードにおいて互いにソース端子が接続された第１及び第２のトランジスタと、前記第１の共通ノードに接続された第１の共通電流源と、前記第１の共通ノードに、前記第１及び第２のトランジスタのゲート端子に入力される第１及び第２の入力信号に対する同相信号を入力する同相信号入力端子とを備える。

高周波の入力信号に対して同相信号を抑制した信号を出力する差動増幅器を提供することができる。

以下、図面を参照して実施するための最良の形態を説明する。

図１は差動増幅器１０の構成例を示す図である。差動増幅器１０は、２つのｎＭＯＳトランジスタ１１，１２と、共通電流源１３と、容量素子１４とを備える。

２つのｎＭＯＳトランジスタ１１，１２は、差動対を構成し、互いにソース端子が接続される。また、各ｎＭＯＳトランジスタ１１，１２のゲート端子は入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−が入力され、ドレイン端子から出力Ｉ_ｏｕｔ＋，Ｉ_ｏｕｔ−が出力される。

共通電流源１３は、一方がｎＭＯＳトランジスタ１１，１２のソース端子の共通ノードに接続され、他方が接地される。

容量素子１４は、一方がｎＭＯＳトランジスタ１１，１２のソース端子の共通ノードに接続され、他方の端子（同相信号入力端子）から、２つの入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の同相信号Ｖ_{ｉｎｃｏｍ}が入力される。

このように本差動増幅器１０は、同相信号入力端子から同相信号Ｖ_{ｉｎｃｏｍ}が入力されるため、共通ノードはＶ_{ｉｎｃｏｍ}により充電されて電位が入力信号の同相成分に追従し、差動対の同相信号電流は変化することがない。このため、高周波の入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−が入力されても同相信号を抑制できる。

図２は、負荷として抵抗１５，１６を用いた場合の差動増幅器１０の構成例を示す図である。各ｎＭＯＳトランジスタ１１，１２のドレインに各々負荷抵抗１５，１６が接続される。そして、２つの負荷抵抗１５，１６と、２つのｎＭＯＳトランジスタ１１，１２との間に、出力端子を設け、出力端子から出力信号Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−が出力される。本差動増幅器１０は、２つの負荷抵抗１５，１６により差動電流信号が電圧信号に変換され、出力端子から出力電圧信号Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−を出力する。

図２に示す差動増幅器１０も、図１の例と同様に高周波において同相信号を抑制した出力信号Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−を出力できる。

図３は同相信号出力回路２０と差動増幅器１０を含む差動増幅回路１００の構成例を示す図である。同相信号出力回路２０は、差動増幅器１０の同相信号入力端子に入力される同相信号Ｖ_{ｉｎｃｏｍ}を生成するための回路である。

同相信号出力回路２０は、４つのｎＭＯＳトランジスタ２１〜２４と、３つの負荷抵抗２６〜２８と、電流源２５を備える。

ｎＭＯＳトランジスタ２１，２２は、ソース端子とドレイン端子が互いに接続され、ソース端子は電流源２５、ドレイン端子は負荷抵抗２７に接続される。

ｎＭＯＳトランジスタ２３，２４はソース端子がともにｎＭＯＳトランジスタ２１，２２のソース端子の共通ノードに接続され、ｎＭＯＳトランジスタ２３のドレイン端子に負荷抵抗２６、ｎＭＯＳトランジスタ２４のドレイン端子に負荷抵抗２８が接続される。

電流源２５は、一方が４つのｎＭＯＳトランジスタ２４のソース端子の共通ノードに接続され、他方が接地される。

入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−が入力される２つの入力端子は、一方が２つのｎＭＯＳトランジスタ２１，２３のゲート端子と接続され、他方が２つのｎＭＯＳトランジスタ２２，２４のゲート端子と接続される。

負荷抵抗２７と、２つのｎＭＯＳトランジスタ２１，２２の共通ドレインとの間から同相信号Ｖ_{ｉｎｃｏｍ}が出力され、差動増幅器１０の同相信号入力端子に入力される。

また、ｎＭＯＳトランジスタ２３のドレインと負荷抵抗２６との間から差動信号の一方の出力がｎＭＯＳトランジスタ１１のゲートに入力され、ｎＭＯＳトランジスタ２４のドレインと負荷抵抗２８との間から差動信号の他方の出力がｎＭＯＳトランジスタ１２のゲートに入力される。

同相信号出力回路２０は、ｎＭＯＳトランジスタ２１，２２と負荷抵抗２７とにより、２つの入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−が加算（平均）されるため、２つの入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の同相信号Ｖ_{ｉｎｃｏｍ}を出力できる。

よって、同相信号出力回路２０を差動増幅器１０の同相信号入力端子に接続することで、同相信号出力回路２０は差動増幅器１０に同相信号Ｖ_{ｉｎｃｏｍ}を供給できる。また、同相信号出力回路２０は、同相信号Ｖ_{ｉｎｃｏｍ}と同時に、差動増幅器１０に差動入力信号を与えることもできる。

図４（Ａ）及び同図（Ｂ）は、本差動増幅器１０の差動対が出力する電流のシミュレーション結果の例を示す図である。双方とも横軸が時間、縦軸が電流を示す。また、太線が本差動増幅器１０、点線が従来の差動増幅器（例えば図８）のシミュレーション結果である。

このうち同図（Ａ）は２つの入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−として差動信号を差動増幅器１０に入力して、差動出力Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−を得る場合の例を示す図である。同図（Ａ）に示すように、差動信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−を入力信号とした場合、差動増幅器１０の差動出力Ｖ_ｏｕｔ＋，Ｖ_ｏｕｔ−は、従来と変わらずほぼ同一の特性を得た。

一方、同図（Ｂ）に示すように、２つの入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−として同相信号を差動増幅器１０に入力させた場合、従来と比較して、同相出力は１／２未満に抑制した結果を得た。

以上から、差動増幅器１０は２つの入力信号の差動信号を入力させても従来と同一の差動出力を得ることができる。また、差動増幅器１０は２つの入力信号の同相信号を入力させると、従来と比較して１／２未満に抑制した同相出力を得ることができる。

図３に示す例は、同相信号Ｖ_{ｉｎｃｏｍ}を生成するための回路として、同相信号出力回路２０を例にした説明した。同相信号Ｖ_{ｉｎｃｏｍ}を生成するための回路はこれ以外にも種々のものが考えられる。以下、種々の例について説明する。

図５は差動増幅器１０と同相信号出力回路２０との間に同相信号バッファ５０を備えた差動増幅回路１００の構成例を示す図である。

同相信号バッファ５０は、ｎＭＯＳトランジスタ５１と、電流源５２とを備える。

ｎＭＯＳトランジスタ５１は、ゲート端子が同相信号出力回路２０の負荷抵抗２７と２つのｎＭＯＳトランジスタ２１，２２の共通ドレイン端子との間に接続され、ソースが差動増幅器１０の容量素子１４に接続されるとともに電流源５２に接続される。ｎＭＯＳトランジスタ５１と電流源５２はｎＭＯＳソースフォロワを構成し、入力電圧を一定の電圧だけシフトさせるバッファとしての機能を有する。ソースフォロワは出力インピーダンスが低いため、同相信号バッファ５０により差動増幅器１０の同相信号入力端子を充電する能力を高めることができる。

また同相信号バッファ５０は、同相信号出力回路２０の入力信号Ｖ_ｉｎ＋，Ｖ_ｉｎ−の同相信号成分に対して、ソースフォロワのレベルシフト量の電圧だけシフトした信号を生成する。同相信号バッファ５０はこの生成された信号を同相信号Ｖ_{ｉｎｃｏｍ}として差動増幅器１０に出力する。差動増幅器１０の同相信号入力端子に挿入されている容量素子により、同相信号バッファ５０と差動増幅器１０とは直流成分が分離されているが、同相信号バッファ５０のレベルシフト量を差動増幅器１０の差動対のゲート・ソース間電圧と等しくなるように設計することで、容量素子１４を介さずに同相信号バッファ５０に出力を直接差動増幅器１０の差動対のソース端子の共通ノードに接続しても、直流成分が干渉することなく、正常な動作点で各回路（差動増幅器１０のトランジスタ１１など）が動作できる。この構成により、一般的に大きな面積を必要とする容量素子１４を省略することができる。

図６は、差動信号出力回路６０と同相信号生成回路７０を備えた差動増幅回路１００の構成例を示す図である。

差動信号出力回路６０は、２つのｎＭＯＳトランジスタ６１，６２と、２つの負荷抵抗６３，６４と、電流源６５を備える。

２つのｎＭＯＳトランジスタ６１，６２は、差動対を構成し、ソース端子が互いに接続され、その共通ノードに電流源６５が接続される。また、ｎＭＯＳトランジスタ６１，６２のドレイン端子は各々負荷抵抗６３，６４と接続される。

同相信号生成回路７０は、２つのｎＭＯＳトランジスタ７１，７２と、２つの抵抗素子７３，７４と、２つの電流源７５，７６を備える。

ｎＭＯＳトランジスタ７１は、ゲート端子が差動信号出力回路６０の負荷抵抗６３とｎＭＯＳトランジスタ６１との間に接続され、ソース端子が電流源７５と接続される。

ｎＭＯＳトランジスタ７２は、ゲート端子が差動信号出力回路６０の負荷抵抗６４とｎＭＯＳトランジスタ６２との間に接続され、ソース端子が電流源７６に接続される。

抵抗７３は、一方がｎＭＯＳトランジスタ７１のソース端子に接続され、他方が抵抗７４の一方の側と接続される。抵抗７４の他方は、ｎＭＯＳトランジスタ７２のソース端子に接続される。２つの抵抗素子７３，７４の中間ノードと、差動増幅器１０の容量素子１４とが接続される。

２つのｎＭＯＳトランジスタ７１，７２はともにソースフォロワを構成し、バッファとしての機能を有するのは上述した例と同様である。本例は、差動信号出力回路６０から出力される差動信号の中間電位を生成するためのバッファとして機能する。中間電位が生成されることにより、この２つの抵抗素子７３，７４の中間ノードに、２つの差動信号（同相信号生成回路７０の入力信号）を平均（加算）した同相信号成分が生成される。この中間ノードを差動増幅器１０の同相信号入力端子に接続することで、同相信号生成回路７０は差動増幅器１０に同相信号を供給できる。

上述した差動増幅器１０は、ＭＯＳトランジスタとしてｎＭＯＳを用いた場合の例を説明した。ｐＭＯＳを用いても同様に実施できる。図７はｐＭＯＳトランジスタを用いた差動増幅器１０の構成例を示す図である。

差動増幅器１０は、共通電流源１３と、容量素子１４と、２つのｐＭＯＳトランジスタ１７，１８と、２つの負荷抵抗１５，１６を備える。

２つのｐＭＯＳトランジスタ１７，１８のソース端子が互いに接続され、その共通ノードに容量１４を介して同相信号入力端子が接続される。また、２つのｐＭＯＳトランジスタ１７，１８のゲート端子は入力信号端子が接続され、ドレイン端子は各々負荷抵抗１５，１６と接続される。負荷抵抗１５，１６の他方はともに接地される。

図７に示す差動増幅器１０も図１等に示す差動増幅器１０と同様に、同相信号入力端子から同相信号Ｖ_{ｉｎｃｏｍ}が入力されるため、２つのｐＭＯＳトランジスタ１７，１８により構成された差動対から同相信号電流が供給されないため、同相信号を抑制した出力信号を得る。

上述したいずれの例において、差動増幅器１０の負荷として抵抗１５，１６を例にして説明した。抵抗以外にもトランジスタなどの素子を用いて負荷を構成してもよい。

また、同相信号出力回路２０や、同相信号バッファ５０、差動信号出力回路６０、及び同相信号生成回路７０のそれぞれにおけるｎＭＯＳトランジスタ２１等もｐＭＯＳトランジスタなどの素子により構成してもよい。

以上まとめると付記のようになる。

（付記１）
差動増幅器において、
第１の共通ノードにおいて互いにソース端子が接続された第１及び第２のトランジスタと、
前記第１の共通ノードに接続された第１の共通電流源と、
前記第１の共通ノードに、前記第１及び第２のトランジスタのゲート端子に入力される第１及び第２の入力信号に対する同相信号を入力する同相信号入力端子と、
を備えることを特徴とする差動増幅器。

（付記２）
さらに、前記第１及び第２のトランジスタのドレイン端子に接続された負荷を備えることを特徴とする付記１記載の差動増幅器。

（付記３）
さらに、前記第１及び第２の入力信号を平均することで前記同相信号を生成する同相信号生成部を備え、
前記同相信号生成部は前記同相信号入力端子に接続されることを特徴とする付記１記載の差動増幅器。

（付記４）
前記同相信号生成部は、第２の共通ノードでソース端子が互いに接続され、第３の共通ノードでドレイン端子が互いに接続された第３及び第４のトランジスタと、前記第２の共通ノードに接続された第２の共通電流源とを備え、
前記同相信号生成部は、前記第３の共通ノードから前記同相信号入力端子に前記同相信号を供給することを特徴とする付記３記載の差動増幅器。

（付記５）
前記同相信号生成部は、さらに、第５及び第６のトランジスタを備え、
前記第５及び第６のトランジスタは前記第２の共通ノードで前記第３及び第４のトランジスタのソースと接続され、
前記第３及び第５のトランジスタのゲートは第３の入力信号が入力され、前記第４及び第６のトランジスタのゲートは第４の入力信号が入力され、
前記第５のトランジスタのドレインと前記第１のトランジスタのゲートとが接続され、前記第６のトランジスタのドレインと前記第２のトランジスタのゲートとが接続されて、前記第３及び前記第４の入力信号に対する前記同相信号が前記同相信号入力端子に供給されることを特徴とする付記４記載の差動増幅器。

（付記６）
さらに、前記同相信号生成部から出力される前記同相信号をバッファリングする同相信号バッファを備え、
前記同相信号バッファは前記同相信号入力端子に接続されることを特徴とする付記３記載の差動増幅器。

（付記７）
前記同相信号バッファは、第７のトランジスタを有し、
前記第７のトランジスタによるソースフォロワにより前記同相信号をバッファリングすることを特徴とする付記６記載の差動増幅器。

（付記８）
さらに、差動信号を出力する差動信号出力部を備え、
前記同相信号生成部は、前記差動信号に対して中間電位を生成するための第１及び第２の抵抗素子を有し、
前記同相信号生成部は、前記第１及び第２の抵抗素子の中間ノードから前記同相信号入力端子に前記同相信号を出力することを特徴とする付記３記載の差動増幅器。

（付記９）
前記同相信号生成部は、さらに第８及び第９のトランジスタを備え、
前記第８及び第９のトランジスタのソース端子間に前記第１及び第２の抵抗素子が接続され、
前記第８のトランジスタのゲート端子に前記差動信号の一方の信号が入力されて、前記第９のトランジスタのゲート端子に前記差動信号の他方の信号が入力され、
前記差動信号の一方の信号は前記第１のトランジスタのゲート端子に入力され、前記差動信号の他方の信号は前記第２のトランジスタのゲート端子に入力され、
前記同相信号生成部は、前記差動信号の２つの信号に対する前記同相信号を前記同相信号入力端子に出力することを特徴とする付記８記載の差動増幅器。

（付記１０）
前記第１及び第２のトランジスタは、ｎＭＯＳトランジスタ又はｐＭＯＳトランジスタであることを特徴とする付記１記載の差動増幅器。

（付記１１）
さらに、前記同相信号入力端子と前記共通ノードとの間に容量素子が接続されることを特徴とする付記１記載の差動増幅器。

図１は差動増幅器の構成例を示す図である。図２は負荷抵抗を含む差動増幅器の構成例を示す図である。図３は同相信号出力回路を含む差動増幅器の構成例を示す図である。図４（Ａ）及び同図（Ｂ）は実験結果の例を示すグラフである。図５は同相信号出力回路と同相信号バッファとを含む差動増幅器の構成例を示す図である。図６は差動信号出力回路と同相信号生成回路とを含む差動増幅器の構成例を示す図である。図７は差動増幅器の他の構成例を示す図である。図８は従来の差動増幅器の構成例を示す図である。

符号の説明

１０差動増幅器、１１，１２ｎＭＯＳトランジスタ、１３共通電流源、１４容量素子、１５，１６負荷抵抗、１７，１８ｐＭＯＳトランジスタ、２０同相信号出力回路、２１〜２４ｎＭＯＳトランジスタ、２５電流源、２６〜２８負荷抵抗、５０同相信号バッファ、５１ｎＭＯＳトランジスタ、５２電流源、６０差動信号出力回路、６１，６２ｎＭＯＳトランジスタ、６３，６４負荷抵抗、７０同相信号生成回路、７１，７２ｎＭＯＳトランジスタ、７３，７４抵抗素子、７５，７６電流源、１００差動増幅回路

Claims

差動増幅器において、
第１の共通ノードにおいて互いにソース端子が接続された第１及び第２のトランジスタと、
前記第１の共通ノードに接続された第１の共通電流源と、
前記第１の共通ノードに、前記第１及び第２のトランジスタのゲート端子に入力される第１及び第２の入力信号に対する同相信号を入力する同相信号入力端子と、
を備え、
前記同相信号入力端子に入力される前記同相信号は電圧信号であることを特徴とする差動増幅器。
さらに、前記第１及び第２のトランジスタのドレイン端子に接続された負荷を備えることを特徴とする請求項１記載の差動増幅器。
さらに、前記第１及び第２の入力信号を平均することで前記同相信号を生成する同相信号生成部を備え、
前記同相信号生成部は前記同相信号入力端子に接続されることを特徴とする請求項１記載の差動増幅器。
前記同相信号生成部は、第２の共通ノードでソース端子が互いに接続され、第３の共通ノードでドレイン端子が互いに接続された第３及び第４のトランジスタと、前記第２の共通ノードに接続された第２の共通電流源とを備え、
前記同相信号生成部は、前記第３の共通ノードから前記同相信号入力端子に前記同相信号を供給することを特徴とする請求項３記載の差動増幅器。
さらに、前記同相信号生成部から出力される前記同相信号をバッファリングする同相信号バッファを備え、
前記同相信号バッファは前記同相信号入力端子に接続されることを特徴とする請求項３記載の差動増幅器。
さらに、差動信号を出力する差動信号出力部を備え、
前記同相信号生成部は、前記差動信号に対して中間電位を生成するための第１及び第２の抵抗素子を有し、
前記同相信号生成部は、前記第１及び第２の抵抗素子の中間ノードから前記同相信号入力端子に前記同相信号を出力することを特徴とする請求項３記載の差動増幅器。