JP4247181B2 - サンプルホールド回路 - Google Patents

Description

本発明は、例えばアナログデジタル変換器やワイヤレス通信受信回路などに利用されるサンプルホールド回路に係り、さらに詳しくはトランジスタのリーク電流によるホールド電圧の変化としてのドループ、およびホールド期間中の入力アナログ電圧の漏れ込み、すなわちホールド電圧への影響としてのフィードスルーの低減が可能な電流切替ソースフォロア型サンプルホールド回路に関する。

図８は、サンプルホールド回路の第１の従来例の回路図である。同図は、電流切替ソースフォロア型サンプルホールド回路の回路図であり、このサンプルホールド回路は最も左側のプリアンプ、すなわちゲートに電位Ｖ₁が与えられるトランジスタ２３の前段の部分としてのプリアンプ、トランジスタ２１から２４、およびキャパシタ２５によって構成されるサンプルホールド回路のコア部、トランジスタ２６、２７で構成される出力部とに機能的に区分される。

プリアンプは、それぞれゲートにサンプル信号（入力アナログ信号）ＲＦの反転信号

と、サンプル信号ＲＦとが入力されるトランジスタ１１、１２、電流源Ｉ₁を構成するトランジスタ１３、トランジスタ１１、１２のドレイン端子と電位ＶＤＤ（ＧＮＤ）とを接続する２つの抵抗１５、１６、トランジスタ１１、１２のソース端子とトランジスタ１３のドレイン端子とを接続する抵抗１７、１８によって構成され、サンプル信号を増幅してトランジスタ１１のドレイン端子としての出力端子から、その増幅結果をコア部に対して出力する。

コア部は、ゲート端子にサンプルクロック信号ＣＬＫと、その反転信号

が与えられるトランジスタ２１、２２、プリアンプの出力Ｖ₁がゲート端子に与えられ、ＶＤＤ（ＧＮＤ）とトランジスタ２１との間に接続されるトランジスタ２３、トランジスタ２１、２２のソース端子に接続され、電流源Ｉ₂として動作するトランジスタ２４、トランジスタ２３のドレインソース間に並列に挿入されるキャパシタ２５によって構成される。

コア部においては、クロック信号ＣＬＫの値に応じて電流源電流Ｉ₂がトランジスタ２１と、２２との間で切り換えられて流れることと、トランジスタ２１と２３によってソースフォロア回路が構成されるために、サンプルホールド回路全体が電流切替ソースフォロア型と呼ばれる。

サンプルクロックＣＬＫが“Ｈ”であるサンプル期間においては、電流源電流Ｉ₂はこのソースフォロア回路を流れ、その結果サンプル信号（入力アナログ信号）の値に応じてキャパシタ２５の両端の電圧は変化する。

これに対してサンプルクロックＣＬＫが“Ｌ”となるホールド期間では、電流源電流Ｉ₂はトランジスタ２２側に切り替えられ、この電流はプリアンプを構成する差動対のトランジスタ１１、１２の負荷抵抗１５、１６のうち、抵抗１５を介して流れる。この抵抗１５の値をＲ₁と、するとホールド期間における電位Ｖ₁は、抵抗Ｒ₁に流れる電流がＩ₂だけ増加することによって、ホールド期間直前より“Ｒ₁×Ｉ₂”だけ低下する。これによってそれまでオンとなっていたトランジスタ２３がオフとなり、その結果キャパシタ２５に蓄えられた電荷が保持され、その両端の電圧はホールドされる。そしてそのホールドされた電圧はトランジスタ２６を介してホールド出力として外部に与えられる。

しかしながらこの第１の従来例では、ホールド期間中にサンプル信号、すなわち入力アナログ信号の電位が変化すると、その変化がトランジスタ１１を介してトランジスタ２３のゲート電位Ｖ₁に影響を与え、この電位Ｖ₁が上昇するとサブスレッショルド電流の増大や、最悪の場合、オフからオンへの変化の原因となる。このような電位Ｖ₁の上昇によってキャパシタ２５に余計な電流が流れ込むことによって、トランジスタ２３のリーク電流のホールド電圧への影響、すなわちドループの増大が起こる。またトランジスタ２３が完全にオフの状態に保たれたとしても、サンプル電圧がトランジスタ２３のゲート容量を介してキャパシタ２５のホールド電圧に影響を与えるフィードスルーが生じる可能性がある。

図９は、図８の第１の従来例におけるドループやフィードスルーを説明するためのシミュレーション結果の説明図である。同図において一番上の信号ＲＦはサンプル信号、すなわち入力アナログ信号を示し、その下の矩形信号ＣＬＫはサンプルクロックを示す。上から三番目の波形はホールド出力を示し、その値はサンプルクロックＣＬＫが“Ｈ”の期間ではサンプル信号ＲＦに対応する値となり、ホールド期間、すなわちＣＬＫが“Ｌ”の区間では、理想的にはホールド電圧で一定に保たれるが、ドループのために時間とともに低下する傾向がある。一番下の波形は図８のプリアンプの出力、すなわちトランジスタ２３のゲートに与えられる電位Ｖ₁を示し、ホールド期間においてもサンプル信号ＲＦの影響がかなり大きいことが示されている。

図９においてドループはホールド期間における電位の低下によって示されるが、クロック信号ＣＬＫの立下り時点におけるホールド電圧の値が低い時にはホールド出力の変化は小さく、ドループの値が小さいが、ホールド電圧の高い時のドループの最大値は６１ｍＶであることが示されている。またフィードスルーについてはクロック信号ＣＬＫが“Ｌ”の期間、すなわちホールド期間における電圧の微小な変化、すなわちサンプル信号ＲＦと周波数の等しい微小な振動として示されている。

なお図９ではサンプル信号、すなわち入力アナログ信号は２６．５ＧＨｚの一定振幅の正弦波信号として、またサンプルクロック信号は１．５ＧＨｚの矩形波信号として示されており、両者の周波数の関係は一般的なアナログデジタル変換器などにおけるサンプル信号とクロック信号との周波数関係とは異なっているが、これはＵｌｔｒａ Ｗｉｄｅ Ｂａｎｄ通信を応用分野とする特殊なものである。実際にはサンプル信号は図９で示したような連続正弦波ではなく、同一周波数であっても間欠的に反射波を受信するような場合を対象としており、間欠的に受信された反射波に対してクロック信号の立上り、あるいは立下りを用いて電圧のホールドが行われる。

図１０は、サンプルホールド回路の第２の従来例の回路図である。この第２の従来例は、次の特許文献に開示されている。
特開平９−１３０１６８号公報 「トラック／ホールドアンプ」

この第２の従来例では、図８の第１の従来例と比較して、特許文献１におけるプルアップ回路に相当するトランジスタ２９が追加されている。このトランジスタ２９は、ホールド期間中にトランジスタ１１と１２とをオフするためのものであり、そのゲートにはホールド期間中にトランジスタ２９をオンとさせる電位ＶＢＨｃｋが与えられる。これによってホールド期間中にはトランジスタ１１がオフとされることによって、サンプル信号の変化がトランジスタ２３のゲート電位Ｖ₁に与える影響は抑制され、フィードスルーの低減が実現される。

しかしながら第２の従来例ではフィードスルーの抑制はできるものの、ホールド期間においては電流源電流Ｉ₁は抵抗１５を流れなくなり、第１の従来例に比べてホールド期間中における電位Ｖ₁は、Ｒ₁×Ｉ₁の分だけ上昇し、ドループが悪化するという問題点があった。それをさけるために電流源電流Ｉ₂を大きくすることも有効であるが、Ｉ₂を増加させると電流切替が行われる差動対を構成するトランジスタ２１、２２のスイッチング特性が悪化し、また消費電力が増大する。したがって設計パラメータの選択に制約が生ずるという問題点がある。さらにドループの原因としては、トランジスタ２３のリーク電流の影響だけでなく、キャパシタ２５に接続されたトランジスタ２１のリーク電流の影響も考えられるが、第２の従来例でもその対策は何ら施されていないという問題点がある。

本発明の課題は、上述の問題点に鑑み、従来回路より広い設計自由度を保ちつつ、トランジスタのリーク電流に起因するホールド電圧の変化としてのドループと、ホールド期間中の入力アナログ電圧の漏れ込みとしてのフィードスルーを低減させ、高速動作に適するサンプルホールド回路を提供することである。

図１は、本発明のサンプルホールド回路の原理構成ブロック図である。同図は入力アナログ信号が与えられるプリアンプ１を備えるサンプルホールド回路の原理構成を示し、後述する本発明のサンプルホールド回路の第１の実施例に対応するものである。

図１においてコア部２は、入力アナログ信号に対するホールド期間を除くサンプル期間において、プリアンプ１による入力アナログ信号の増幅出力が入力として与えられて入力アナログ信号の変化に対応する電圧を出力し、ホールド期間中にはサンプルクロック信号の変化時点におけるその増幅出力に対応する電圧値をホールドして出力するものである。

電流切替回路３は、ホールド期間中においてプリアンプの出力端に接続され、プリアンプ１内に備えられる第１のトランジスタにサンプル期間中に流れていた電流を他の第２のトランジスタに流し、コア部２への入力として一定電位を与えるものである。

図１においては、第１のトランジスタは、例えばそのゲートに入力アナログ信号の反転信号が与えられ、ドレイン端子からプリアンプ１としての出力をコア部２に与えるものであり、ホールド期間中において第１のトランジスタを流れていた電流が他の第２のトランジスタに流れるように切り替えられることによって、第１のトランジスタはオフし、その結果入力アナログ信号が変化しても、ホールド期間中にコア部側で保持されているホールド電圧に対する影響、すなわちドループを低減させることができる。またホールド電圧に対する入力アナログ信号の漏れ込み、すなわちフィードスルーも低減させることができる。

本発明の実施の形態においては、図１の電流切替回路３が、前述の第１のトランジスタに接続され、サンプルクロック信号がゲート端子に与えられる第３のトランジスタと、前述の第２のトランジスタに接続され、ゲート端子にそのトランジスタを直流的に常にオンとする電位が与えられる第４のトランジスタとを備え、かつ第２のトランジスタのゲート端子にサンプルクロック信号の反転信号が与えられることもできる。

また実施の形態においては、電流切替回路３が、前述の第４のトランジスタと差動的に動作するトランジスタであって、ゲート端子にそのトランジスタを直流的に常にオフとする電位が与えられる第５のトランジスタをさらに備え、またプリアンプ１が、前述の第１のトランジスタと差動的に動作するトランジスタであって、ゲート端子に入力アナログ信号が与えられる第６のトランジスタをさらに備え、かつ第１のトランジスタのゲート端子に入力アナログ信号の反転信号が与えられることもできる。

後述するサンプルホールド回路の第２の実施例に部分的に対応するサンプルホールド回路は、入力アナログ信号が与えられるプリアンプと、プリアンプの出力が与えられるコア部とを図１におけると同様に備えるサンプルホールド回路である。そしてコア部が、直列に接続され、各ゲートにサンプルクロック信号が入力される第１、第２のトランジスタと、その第１、第２のトランジスタの内の１つのトランジスタに接続され、サンプルクロック信号の変化時点におけるプリアンプの出力に対応する電圧値をホールドする静電容量とを備える。

同様に後述の第２の実施例に部分的に対応する、別のサンプルホールド回路もプリアンプとコア部とを備えるものであり、コア部がサンプルクロック信号の変化時点におけるプリアンプの出力に対応する電圧値をホールドする静電容量と、その静電容量に並列に接続され、ホールドされる電圧の極性と逆方向の極性を持つダイオードと、静電容量とダイオードとの接続点に接続され、ゲートにサンプルクロック信号が与えられるトランジスタとを備える。

発明の実施の形態においては、このサンプルホールド回路のコア部が、前述のトランジスタとしての第１のトランジスタと差動的に動作するトランジスタであって、ゲート端子にサンプルクロック信号の反転信号が与えられ、前述のプリアンプの出力に接続される第２のトランジスタと、第１のトランジスタとダイオードとの接続点に接続され、ゲート端子にプリアンプの出力が与えられる第３のトランジスタとをさらに備えることもできる。

第２の実施例に全体的に対応するサンプルホールド回路は、前述のプリアンプとコア部とを備え、コア部が、直列に接続され、各ゲートにサンプルクロック信号が与えられる第１、第２のトランジスタと、第１、第２のトランジスタの内の１つのトランジスタに接続され、サンプルクロック信号の変化時点におけるプリアンプの出力に対応する電圧値をホールドする静電容量と、その静電容量に並列に接続され、ホールドされる電圧の極性と逆方向の極性を持つダイオードとを備える。

実施の形態においては、このサンプルホールド回路が、第１、第２のトランジスタと差動的に動作し、直列に接続され、各ゲートにサンプルクロック信号が与えられる第３、第４のトランジスタと、前述の静電容量と第１、第２のトランジスタのうちの１つのトランジスタとの接続点に接続され、ゲート端子にプリアンプの出力が与えられる第５のトランジスタとをさらに備え、かつ第３、第４のトランジスタのうちの１つのトランジスタが第５のトランジスタのゲート端子に接続されることもできる。

このように第２の実施例では、電圧をホールドする静電容量に対して並列にホールド電圧の極性と逆方向の極性を持つダイオードを接続し、またコア部内の電流切替回路を構成する差動対としてのトランジスタをそれぞれ直列に２段構成とすることによって、この電流切替回路を構成するトランジスタにおけるリーク電流によるドループを低減させることが可能となる。

さらに本発明のサンプルホールド回路の第３の実施例は、第１の実施例と第２の実施例とを組み合わせたものであり、第１の実施例と同様に入力アナログ信号が与えられるプリアンプ１と、コア部２と、電流切替回路３とを備え、さらにコア部２が、直列に接続され、各ゲートにサンプルクロック信号が与えられる第１、第２のトランジスタと、第１、第２のトランジスタのうちの１つのトランジスタに接続され、サンプルクロック信号の変化時点におけるプリアンプ１の出力に対応する電圧値をホールドする静電容量と、その静電容量に並列に接続され、ホールドされる電圧の極性と逆方向の極性を持つダイオードとを備える。

本発明のサンプルホールド回路は、ホールド期間中においてプリアンプ内でプリアンプの出力を与えるトランジスタをオフとさせる電流切替回路を備えることによって、ドループ、およびフィードスルーを低減させることができる。またコア部内で電圧をホールドする静電容量に対してホールド電圧と逆方向の極性を持つダイオードを接続することによって、トランジスタのリーク電流によるドループを低減させることができ、さらにコア部内の電流切替回路を構成する差動対のトランジスタを直列に２段構成とすることによって、リーク電流によるドループをさらに低減させることが可能となり、広い設計自由度を維持しつつ、高速動作可能であり、高精度、低雑音特性をもつサンプルホールド回路が実現される。

図２は、本発明のサンプルホールド回路の第１の実施例の回路図である。この第１の実施例を図８で説明した第１の従来例と比較すると、４つのトランジスタ３１から３４が追加されている点が基本的に異なっている。

図２は、本発明の特許請求の範囲の請求項１から２に対応するものであり、電流切替回路はトランジスタ３１、３２、３３、および３４に相当する。また第１のトランジスタはトランジスタ１１に、第２のトランジスタはトランジスタ３２に、第３のトランジスタはトランジスタ３１に、第４のトランジスタはトランジスタ３３に、第５のトランジスタはトランジスタ３４に、そして第６のトランジスタはトランジスタ１２に相当する。また、第１及び第２の抵抗はそれぞれ、抵抗１５、１６に相当する。

トランジスタ３１と３２は、サンプルホールド回路のコア部における２つのトランジスタ２１、２２のコピーとしての動作を行うものであり、トランジスタ３１のゲートには、サンプルクロック信号ＣＬＫが与えられ、ＣＬＫが“Ｈ”である期間、すなわちサンプル期間において電流源電流Ｉ₁をプリアンプを構成する２つのトランジスタ１１、または１２のいずれかに流すものである。

これに対してトランジスタ３２のゲートには、サンプルクロックの反転信号
が与えられ、クロックＣＬＫが“Ｌ”の期間（ホールド期間）において電流源電流Ｉ1は抵抗１５、トランジスタ３３を介して流れることになる。トランジスタ３３のゲートは直流的に“Ｈ”に固定されており、トランジスタ３３は常にオン状態にある。これに対してトランジスタ３４のゲートは直流的に“Ｌ”に固定されており、基本的には常にオフである。しかしながらトランジスタ３４も交流的には必ずしもオフには限定されず、トランジスタ３４はトランジスタ３３との間での交流的なバランスをとるために必要なものである。

すなわちトランジスタ３１と３２は、電流源電流Ｉ₁に対するセレクタ動作を行うものであり、サンプル期間中にはプリアンプを構成する２つのトランジスタ１１、１２を介する形式で、これに対してホールド期間中にはこの２つのトランジスタ１１、１２を介することなく、抵抗１５、トランジスタ３３を経由する形式でＩ₁を流すためのものである。

第１の実施例を図８の第１の従来例と比較すると、サンプル期間中にはプリアンプは第１の従来例におけると同様にサンプル信号（入力アナログ信号）の増幅回路として動作するが、ホールド期間中はトランジスタ１１と１２が完全にオフとなることによって、コア部のトランジスタ２３のゲート電圧Ｖ₁として、ＶＤＤ（ＧＮＤ）よりも“Ｒ１×（Ｉ₁＋Ｉ₂）”だけ低い一定電位を与えることになる。

このため第１の実施例では、ホールド期間中において、トランジスタ１１、１２はオフとなるため、第１の従来例における問題点としての入力アナログ信号の電位変化を原因とするキャパシタ２５の両端のホールド電圧の変化、すなわちドループの増加を防止することが可能となる。また、ゲートに与えられる入力アナログ信号のホールド出力への漏れ込み、すなわちフィードスルーも十分に低減させることが可能となる。

図３は、サンプルホールド回路の第２の実施例の回路図である。同図を図８と比較すると、キャパシタ２５の両端にダイオード３６が接続され、またトランジスタ２１、２２とそれぞれ直列にトランジスタ３７、３８が挿入されている点が異なっている。

前述のようにドループの原因としてはトランジスタ２３におけるリーク電流、すなわち入力アナログ信号の電位変化に伴うリーク電流の他に、トランジスタ２１におけるリーク電流もその原因となる。トランジスタ２３におけるリーク電流による問題点は、第１の実施例において入力アナログ信号の電位変化のトランジスタ２３のゲート電位への影響を遮断することによって、基本的に解決される。これに対して第２の実施例では、サンプルホールド回路のコア部の電流切替回路を構成するトランジスタ２１におけるリーク電流の影響を低減させるものである。

トランジスタ２１のリーク電流のホールド電圧、すなわちキャパシタ２５の両端の電圧への影響は、このキャパシタ２５から電流切替回路側を見た時のインピーダンスを、トランジスタ３７、３８を挿入することによって高くすることにより低減される。すなわち、ドレインソース間のリーク電流に対しては、このインピーダンス増加によって、その影響を低減させることが可能となる。

しかしながらトランジスタ２１におけるリーク電流としては、ドレインゲート間のリーク電流も考慮する必要がある。図３の回路では、トランジスタ３７のドレインゲート間のリーク電流が問題となる。

キャパシタ２５に並列に接続されるダイオード３６は、このようなトランジスタ３７のドレインゲート間のリーク電流を補償するためのものであり、その特性としてトランジスタ３７のドレインゲート間のダイオード特性と同一の特性を持つことが望ましい。このような特性をもつことによって、トランジスタ３７のドレインからゲートに流れるリーク電流を、そのままダイオード３６の逆方向電流によって補償することが可能となり、トランジスタ２１におけるドレインゲート間のリーク電流に相当するリーク電流のホールド電圧への影響を低減させることが可能となる。なお、このようなダイオード３６を使用することにより、トランジスタ２１、２２に対して直列にトランジスタ３７、３８を挿入しない場合でもドループの改善を期待することができる。

図４は、サンプルホールド回路の第３の実施例の回路図である。この第３の実施例は、図２の第１の実施例と図３の第２の実施例とを組み合わせたものである。第１の実施例におけるドループ、およびフィードスルーの低減効果と、第２の実施例におけるドループの低減効果との両方が同時に期待できるものである。
図４は、本発明の請求項３，４に対応するものであり、請求項３における第７、第８のトランジスタはそれぞれトランジスタ２１と３７に相当し、静電容量はキャパシタ２５に相当し、ダイオードはダイオード３６に相当する。また請求項４における第９、第１０、第１１のトランジスタはそれぞれ、トランジスタ２２と３８と２３に相当する。

図５から図７は、これら３つの実施例の効果のシミュレーションによる説明図である。図５は、図２の第１の実施例に対するシミュレーション結果であり、ホールド期間中の電圧変化、すなわちドループの最大値は図９の６１ｍＶに比べて４２ｍＶと２０ｍＶ改善されている。またホールド期間中の電圧の微小な変化、すなわち入力アナログ信号ＲＦと同一周波数を持つ成分は、図９と比較して図５ではほとんど見られず、フィードスルーが大幅に改善されていることがわかる。

図６は、図３の第２の実施例に対するシミュレーション結果である。前述のように第２の実施例では、図３のトランジスタ３７のリーク電流によるドループの改善が行われるが、その結果ドループの最大値は図９に比べて１０ｍＶだけ改善されている。なお第２の実施例では、フィードスルーの改善は行われないため、ホールド電圧にはＲＦと同一周波数の微小な振動成分が重畳していることがわかる。

図７は、図４の第３の実施例に対するシミュレーション結果である。ドループの最大値は３３ｍＶとなっており、図９に比べてドループの４５％改善が行われたことがわかる。またフィードスルーの改善効果も明らかである。

本発明のサンプルホールド回路の原理構成ブロック図である。 サンプルホールド回路の第１の実施例の回路図である。 サンプルホールド回路の第２の実施例の回路図である。 サンプルホールド回路の第３の実施例の回路図である。 第１の実施例に対するシミュレーション結果を説明する図である。 第２の実施例に対するシミュレーション結果を説明する図である。 第３の実施例に対するシミュレーション結果を説明する図である。 サンプルホールド回路の第１の従来例の回路図である。 第１の従来例に対するシミュレーション結果を説明する図である。 サンプルホールド回路の第２の従来例の回路図である。

符号の説明

１ プリアンプ
２ コア部
３ 電流切替回路
１１、１２、１３、２１、２２、２３、２４、２６、２７、３１、３２、３３、３４、３７、３８ トランジスタ
１５、１６、１７、１８ 抵抗
２５ キャパシタ
３６ ダイオード

Claims (4)

1. 入力アナログ信号が与えられるプリアンプを備えるサンプルホールド回路であって、
   入力アナログ信号に対するホールド期間を除くサンプル期間には、前記プリアンプによる該入力アナログ信号の増幅出力が入力として与えられて、該入力アナログ信号の変化に対応する電圧を出力し、該ホールド期間中にはサンプルクロック信号の変化時点における該増幅出力に対応する電圧値をホールドして出力するコア部と、
   第１のトランジスタと、前記第１のトランジスタと差動対を構成するトランジスタであってゲート端子に前記入力アナログ信号が与えられる第６のトランジスタと、該第１のトランジスタのドレイン端子と接続された第１の抵抗と、該第６のトランジスタのドレイン端子と接続された第２の抵抗とを有するプリアンプと、
   該ホールド期間中において、該プリアンプの出力端に接続され、該プリアンプ内に備えられる前記第１のトランジスタにサンプル期間中に流れていた電流を他の第２のトランジスタに流し、コア部への入力として一定電位を与える電流切替回路と、
   を備え、
   前記電流切替回路が、
   前記第１のトランジスタに接続され、前記サンプルクロック信号がゲート端子に与えられる第３のトランジスタと、
   前記第２のトランジスタのドレイン端子とソース端子により接続され、前記第１の抵抗と前記第１のトランジスタとの間にドレイン端子により接続されるトランジスタであって、ゲート端子に該トランジスタを直流的に常にオンとする電位が与えられる第４のトランジスタと、
   前記第４のトランジスタと差動対を構成する第５のトランジスタであって、ゲート端子に該第５のトランジスタを直流的に常にオフとする電位が与えられ、前記第２の抵抗と前記第６のトランジスタとの間にドレイン端子により接続される第５のトランジスタと、
   を備えるとともに、
   前記第２のトランジスタのゲート端子に該サンプルクロック信号の反転信号が与えられることを特徴とするサンプルホールド回路。
2. 前記第１のトランジスタのゲート端子に入力アナログ信号の反転信号が与えられることを特徴とする請求項１記載のサンプルホールド回路。
3. 前記コア部が、直列に接続され、各ゲートにサンプルクロック信号が与えられる第７、第８のトランジスタと、
   該第７、第８のトランジスタの内の１つのトランジスタに接続され、該サンプルクロック信号の変化時点における前記プリアンプの出力に対応する電圧値をホールドする静電容量と、
   該静電容量に並列に接続され、該ホールドされる電圧の極性と逆方向の極性を持つダイオードとを備えることを特徴とする請求項１記載のサンプルホールド回路。
4. 前記コア部が、
   前記第７、第８のトランジスタと差動対を構成し、直列に接続され、各ゲートに前記サンプルクロック信号の反転信号が与えられる第９、第１０のトランジスタと、
   前記静電容量と、前記第７、第８のトランジスタのうちの１つのトランジスタとの接続点に接続され、ゲート端子に前記プリアンプの出力が与えられる第１１のトランジスタとをさらに備えるとともに、
   該第９、第１０のトランジスタのうちの１つのトランジスタが前記第１１のトランジスタのゲート端子に接続されることを特徴とする請求項３記載のサンプルホールド回路。