JP3667616B2

JP3667616B2 - レベル変換回路

Info

Publication number: JP3667616B2
Application number: JP2000277867A
Authority: JP
Inventors: 勝彦東野
Original assignee: 日本電気エンジニアリング株式会社
Priority date: 2000-09-13
Filing date: 2000-09-13
Publication date: 2005-07-06
Anticipated expiration: 2020-09-13
Also published as: JP2002094367A

Description

【０００１】
【発明の属する技術分野】
本発明はレベル変換回路、特にバランス入力型ＥＣＬ（エミッタ結合ロジック）レベルの入力信号を受けてＣＭＯＳ（相補ＭＯＳ）レベルの出力信号に変換するレベル変換回路に関する。
【０００２】
【従来の技術】
半導体集積回路（ＩＣ）では、高速動作を可能にするための１つの技法として、内部の回路動作をＥＣＬレベルで行い、インターフェース出力のみＣＭＯＳレベルに変換するのが一般的である。このとき、ＥＣＬレベルからＣＭＯＳレベルに変換するためにレベル変換回路を使用する。
【０００３】
斯かる従来のレベル変換回路は、例えば特開平５−２１１４３３号公報の「レベル変換回路」等に開示されている。図３は、従来のバランス入力型ＥＣＬレベルの入力信号をＣＭＯＳレベルの出力信号にレベル変換するためのレベル変換回路例を、１部ブロックで示す回路図である。
【０００４】
図３のレベル変換回路は、正相（又は非反転）入力端子１６、逆相（又は反転）入力端子１７、正相出力端子１８、逆相出力端子１９、電源端子２０、接地（ＧＮＤ）端子２１、第１レベルシフト回路２００、第２レベルシフト回路３００、第１インバータ回路１００および第２インバータ回路１０１を含んでいる。更に、これら第１および第２レベルシフト回路２００、３００間に２個のＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳＴという）１、２および３個のＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳＴという）３〜５により構成される全差動増幅器を有する。また、この全差動増幅器と１対のインバータ回路１００、１０１間に４対のＰＭＯＳＴ８〜１１およびＮＭＯＳＴ１２〜１５により構成されるソース接地回路を有する。
【０００５】
ここで、正相入力端子１６は、ＮＭＯＳＴ３のゲートおよびレベルシフト回路２００の入力端子２０２に接続される。一方、逆相入力端子１７は、ＮＭＯＳＴ４のゲートおよびレベルシフト回路３００の入力端子３０２に接続される。ＰＭＯＳＴ１のゲートは、レベルシフト回路２００の出力端子２０１に、ドレインはＮＭＯＳＴ３のドレインに、そしてソースは電源端子２０に接続される。一方、ＰＭＯＳＴ２のゲートはレベルシフト回路３００の出力端子３０１に、ドレインはＮＭＯＳＴ４のドレインに、そしてソースは電源端子２０に接続される。また、ＮＭＯＳＴ３、４のソースは、バイアス回路を構成するＮＭＯＳＴ５のドレインに接続される。更に、ＮＭＯＳＴ５のゲートはバイアス端子２２に接続され、ソースはＧＮＤ端子２１に接続される。
【０００６】
次に、ソース接地回路を構成する４対のＰＭＯＳＴ８〜１１およびＮＭＯＳＴ１２〜１５について説明する。ＰＭＯＳＴ８〜１１のソースは、電源端子２０に接続される。ＰＭＯＳＴ８および１１のゲートは、全差動増幅器の第１出力ノード３１であるＰＭＯＳＴ１およびＮＭＯＳＴ３のドレインに共通接続される。また、ＰＭＯＳＴ９および１０のゲートは、全差動増幅器の第２出力ノード４１であるＰＭＯＳＴ２およびＮＭＯＳＴ４のドレインに共通接続される。一方、ＮＭＯＳＴ１２〜１５のソースは、ＧＮＤ端子２１に共通接続される。ＮＭＯＳＴ１２および１３のゲートは相互接続されると共に、これらゲートはＮＭＯＳＴ１２のドレインと共にＰＭＯＳＴ８のドレインに接続される。ＮＭＯＳＴ１３のドレインおよびＰＭＯＳＴ９のドレインは、インバータ回路１００の入力端子に共通接続されるノード５１となる。また、ＮＭＯＳＴ１４および１５のゲートは相互接続され、これらゲートは更にＮＭＯＳＴ１４のドレインと共にＰＭＯＳＴ１０のドレインに接続される。一方、ＮＭＯＳＴ１５のドレインおよびＰＭＯＳＴ１１のドレインは、インバータ回路１０１の入力端子に共通接続されるノード６１となる。そして、インバータ回路１００および１０１の出力は、それぞれ出力端子１８および１９に接続される。
【０００７】
次に、図３に示すレベル変換回路の動作を説明する。ここで、第１レベルシフト回路２００の出力を２０１とし、第２レベルシフト回路３００の出力を３０１とし、ＰＭＯＳＴ１、２およびＮＭＯＳＴ３〜５で構成される全差動増幅器の出力をそれぞれ３１、４１とする。また、ＰＭＯＳＴ９とＮＭＯＳＴ１３およびＰＭＯＳＴ１１とＮＭＯＳＴ１５で構成されるソ−ス接地回路の出力をそれぞれ５１、６１とする。
【０００８】
正相入力端子１６および逆相入力端子１７に、ＥＣＬレベルのバランス信号を入力すると、第１レベルシフト回路２００の出力２０１は、正相入力端子１６に入力した波形をレベルシフトした波形となる。同様に、第２レベルシフト回路３００の出力３０１は、逆相入力端子１７に入力した波形をレベルシフトした波形となる。ＰＭＯＳＴ１およびＮＭＯＳＴ３のゲートに、それぞれ正相入力の信号が入力され、ＰＭＯＳＴ２およびＮＭＯＳＴ４のゲートに、逆相入力の信号が入力されると、全差動増幅器の出力３１および４１は、正相入力端子１６、逆相入力端子１７に入力された波形が増幅された形で逆相出力および正相出力される。ＰＭＯＳＴ９およびＮＭＯＳＴ１３で構成されるソ−ス接地回路の出力５１は、全差動増幅器の正相の出力信号４１が入力されると、出力信号４１を増幅して反転した逆相の信号を出力する。また、ＰＭＯＳＴ１１およびＮＭＯＳＴ１５で構成されるソ−ス接地回路の出力６１は、全差動増幅器の逆相の信号出力３１が入力されると、出力信号３１を増幅して反転した正相の信号を出力する。ソース接地回路出力５１および６１は、インバータ回路１００および１０１によりＣＭＯＳレベルまで増幅され、それぞれ正相出力信号は正相出力端子１８から、逆相出力信号は逆相出力端子１９から出力される。
【０００９】
図４は、上述した図３に示すレベル変換回路の動作波形図（又はタイミングチャート）を示す。（Ａ）は、低周波信号入力時の入力端子１６、１７の入力信号とレベルシフト回路２００、３００の出力ノード２０１、３０１の信号電圧波形を示す。（Ｂ）は、高周波信号入力時の入力端子１６、１７の入力信号とレベルシフト回路２００、３００の出力ノード２０１、３０１の信号電圧波形を示す。（Ｃ）は、上述した全差動増幅器の出力ノード３１、４１の信号波形を示す。（Ｄ）は、インバータ回路１００の入力ノード５１の信号波形を示す。また、（Ｅ）は、図３に示すレベル変換回路の課題であるジッタ発生を説明する図である。
【００１０】
【発明が解決しようとする課題】
しかし、上述した従来のレベル変換回路は、次の如き課題を有する。即ち、入力信号の周波数および振幅変動により、全差動増幅器の出力電圧レベルが変動し、ジッタ特性が劣化する。その理由を、図４の動作波形図で説明する。図４の波形図において、実線は高周波信号が入力された時の回路動作を示し、破線は低周波信号が入力された時の回路動作を示す。正相および逆相入力端子１６、１７から正相および逆相入力信号が、ＮＭＯＳＴ３、４とレベルシフト回路２００、３００の入力端子２０２、３０２に入力される。同時に、ＰＭＯＳＴ１、２に、レベルシフト回路２００、３００から一定レベル低くなった正相および逆相入力信号が、ノード２０１、３０１から入力される。例えば、入力信号が低周波のときは、ＮＭＯＳＴ３〜５およびＰＭＯＳＴ１、２で構成される全差動増幅器の出力ノード３１、４１のレベルは、動作可能な最大出力電圧レベルとなる。しかし、入力信号が高周波になると、上述した全差動増幅器の出力ノード３１、４１のレベルは、動作可能な最大出力電圧レベルまでに達しないレベルで動作してしまう。
【００１１】
このように、入力信号が低周波数時と高周波数時で、全差動増幅器の動作出力電圧レベルが変動してしまい、次段のＰＭＯＳＴ９およびＮＭＯＳＴ１３で構成するソース接地回路の出力ノード５１およびインバータ回路１００の正相出力にも応答時間の変動が生じる。このため、入力信号の周波数変動により、正相および逆相出力端子に応答時間の変動した出力信号が出力され、ジッタが発生する。このジッタを発生させないためには、全差動増幅器の増幅率を大きくして応答速度を上げ、常に全差動増幅器の出力が最大動作出力レベルになるようにする必要がある。しかし、この手法により応答速度を上げるには、バイアス用ＮＭＯＳＴ５のドレイン電流を増加する必要があり、消費電力が増加するという別の問題が生じる。また、入力信号の振幅変動でも、全差動増幅器の応答速度が変動するため、上述と同様の問題が生じる。
【００１２】
【発明の目的】
従って、本発明の目的は、消費電力を増加することなく、上述したジッタの発生を排除又は軽減可能なレベル変換回路を提供することである。
【００１３】
【課題を解決するための手段】
本発明のレベル変換回路は、電源端子とＧＮＤ端子間に接続された１対のレベルシフト回路間に接続され、バランス入力型ＥＣＬ入力信号が入力される全差動増幅器と、この全差動増幅器の出力端子および１対のインバータ回路間に接続されたソース接地回路とを含み、１対のインバータ回路からＣＭＯＳレベルに変換された出力を得る回路であって、全差動増幅器の出力側とソース接地回路の入力側間に接続された１対のリミタ回路を備える。
【００１４】
また、本発明のレベル変換回路の好適実施形態によると、リミタ回路は、全差動増幅器の出力ノードと電源端子間に接続された１対のＮチャネルＭＯＳトランジスタ（ＮＭＯＳＴ）により構成される。リミタ回路を構成する１対のＮＭＯＳＴは、ソースが全差動増幅器の出力ノードに接続され、ドレインおよびゲートが電源端子に接続される。全差動増幅器は、１対のＮＭＯＳＴと、このＮＭＯＳＴのソースにドレインが接続され且つソースがＧＮＤ端子に接続されたバイアス用ＮＭＯＳＴと、１対のＮＭＯＳＴのドレインにドレインが接続され且つソースが電源端子に接続されたＰチャネルＭＯＳトランジスタ（ＰＭＯＳＴ）とにより構成される。また、上述したソース接地回路は、４対のＰＭＯＳＴおよびＮＭＯＳＴにより構成される。
【００１５】
【発明の実施の形態】
以下、本発明によるレベル変換回路の好適実施形態の構成および動作を、添付図を参照して詳細に説明する。
【００１６】
先ず、図１は、本発明によるレベル変換回路の好適実施形態の構成図である。尚、説明の便宜上、上述した従来技術と対応する構成要素には、同様の参照符号を使用することとする。このレベル変換回路は、正相入力端子１６、逆相入力端子１７、正相出力端子１８、逆相出力端子１９、電源端子２０およびＧＮＤ（接地）端子２１を有する。また、第１レベルシフト回路２００、第２レベルシフト回路３００、これら両レベルシフト回路２００、３００間に接続された全差動増幅器、第１インバータ回路１００、第２レベルシフト回路１０１および全差動増幅器とインバータ回路１００、１０１間に接続されるトランジスタ回路により構成される。
【００１７】
先ず、全差動増幅器は、上述した従来技術と同様に、１対のＰＭＯＳＴ１、２、３個のＮＭＯＳＴ３〜５により構成される。正相入力端子１６は、全差動増幅器を構成するＮＭＯＳＴ３のゲートおよび第１レベルシフト回路２００の入力端子２０２に接続される。一方、逆相入力端子１７は、全差動増幅器を構成するＮＭＯＳＴ４のゲートおよび第２レベルシフト回路３００の入力端子３０２に接続される。ＰＭＯＳＴ１のゲートは、第１レベルシフト回路２００の出力端子２０１に接続される。一方、ＰＭＯＳＴ２のゲートは、第２レベルシフト回路３００の出力端子３０１に接続される。ＰＭＯＳＴ１のドレインは、ＮＭＯＳＴ３のドレインに接続され、ノード３１を構成する。一方、ＰＭＯＳＴ４のドレインおよびＮＭＯＳＴ２のドレインは相互接続されて、ノード４１を構成する。最後に、ＮＭＯＳＴ３、４のソースは、ＮＭＯＳＴ５のドレインに接続され、ＮＭＯＳＴ５のゲートはバイアス端子２２に接続され、ソースはＧＮＤ端子２１に接続される。
【００１８】
次に、全差動増幅器とインバータ回路１００、１０１間に接続されるトランジスタ回路は、ＮＭＯＳＴ６、７、１２〜１５およびＰＭＯＳＴ８〜１１により構成される。ＮＭＰＯＳＴ６および７のドレインとゲートおよびＰＭＯＳＴ８〜１１のソースは、電源端子２０に接続される。ＮＭＯＳＴ６のソース、ＰＭＯＳＴ９および１１のゲートは、上述した全差動増幅器のノード３１に接続される。一方、ＮＭＯＳＴ７のソースとＰＭＯＳＴ８および１０のゲートは、全差動増幅器のノード４１に接続される。一方、ＮＭＯＳＴ１２〜１５のソースは、ＧＮＤ端子２１に接続される。ＮＭＯＳＴ１２のドレインは、ＮＭＯＳＴ１２および１３のゲートとＰＭＯＳＴ８のドレインに接続される。また、ＮＭＯＳＴ１３のドレインは、ＰＭＯＳＴ９のドレインに接続され、第１インバータ回路１００の入力端子に接続されるノード５１とする。ＮＭＯＳＴ１４のドレインは、ＮＭＯＳＴ１４および１５のゲートおよびＰＭＯＳＴ１０のドレインに接続される。更に、ＮＭＯＳＴ１５のドレインは、ＰＭＯＳＴ１１のドレインに接続され、第２インバータ回路１０１の入力端子に接続されるノード６１とする。１対のインバータ回路１００および１０１の出力端子に、それぞれ上述した正相出力端子１８および逆相出力端子１９が接続される。
【００１９】
図１に示す本発明のレベル変換回路は、図３に示す従来のレベル変換回路と対比すると明らかな如く、ＰＭＯＳＴ１、２およびＮＭＯＳＴ３〜５により構成される全差動増幅器および４対のＰＭＯＳＴ８〜１１およびＮＭＯＳＴ１２〜１５により構成されるソース接地回路は、共に同様である。従って、相違点は、全差動増幅器とＰＭＯＳＴ８〜１１およびＮＭＯＳＴ１２〜１５により構成されるソース接地回路との間にＮＭＯＳＴ６および７によるリミタ回路を付加したことである。
【００２０】
次に、図１に示すレベル変換回路の動作を説明する。ここで、第１レベルシフト回路２００の出力を２０１とし、第２レベルシフト回路３００の出力を３０１とする。ＰＭＯＳＴ１、２およびＮＭＯＳＴ３〜５で構成される全差動増幅器の出力を、それぞれ３１および４１とする。また、ＰＭＯＳＴ９とＮＭＯＳＴ１３およびＰＭＯＳＴ１１とＮＭＯＳＴ１５とで構成されるソ−ス接地回路の出力を、それぞれ５１および６１とする。
【００２１】
正相入力端子１６および逆相入力端子１７にＥＣＬレベルのバランス型入力信号を入力すると、レベルシフト回路２００の出力２０１には、正相入力端子１６に入力した波形をレベルシフトした波形が出力される。同様に、レベルシフト回路３００の出力３０１には、逆相入力端子１７に入力した波形をレベルシフトした波形が出力される。ＰＭＯＳＴ１およびＮＭＯＳＴ３のゲートに、それぞれ正相入力の信号が入力され、ＰＭＯＳＴ２およびＮＭＯＳＴ４のゲートに、逆相入力の信号が入力されると、全差動増幅器の出力３１および４１は、正相入力端子１６および逆相入力端子１７に入力された波形が増幅された形で逆相出力および正相出力される。このとき、全差動増幅器の出力３１および４１の出力電圧レベルは、ＮＭＯＳＴ５のドレイン電流により、下記のＭＯＳトランジスタの電流式（１）および（２）で決まる。
Ｉｄ＝Ｋ＊（Ｖｇｓ−Ｖｔ）２・・・・・（１）
ここで、ＫおよびＶｔは定数である。
【００２２】
次に、上述した（１）式を変形すると、下記の（２）式が得られる。
Ｖｇｓ＝ＳＥＱ（Ｉｄ／Ｋ）−Ｖｔ・・・・・（２）
ここで、（２）式のＩｄはドレイン電流で、Ｖｇｓはゲートーソース間電圧である。本発明のレベル変換回路において、ＩｄはＮＭＯＳＴ５に流れる電流であり、ＶｇｓはＮＭＯＳＴ６および７の電源端子２０および全差動増幅器の出力ノード３１および４１間の電圧となる。
【００２３】
ここで、ＰＭＯＳＴ１およびＮＭＯＳＴ３のゲートに、それぞれ正相入力の信号が入力され、ＰＭＯＳＴ２およびＮＭＯＳＴ４のゲートに逆相入力の信号が入力されると、ＮＭＯＳＴ３はオン（導通）し、ＮＭＯＳＴ４はオフ（非導通）となる。このとき、全差動増幅器に流れる電流は、ＰＭＯＳＴ１およびＮＭＯＳＴ６のドレイン電流で決まる。ＰＭＯＳＴ１のドレイン電流は、上述の（１）式で決まる一定のため、ＮＭＯＳＴ６に流れるドレイン電流は、ＮＭＯＳＴ５で設定された電流とＰＭＯＳＴ１に流れるドレイン電流の差分となる。また、上述の（２）式により、ＮＭＯＳＴ６に流れるドレイン電流が決まれば、ＮＭＯＳＴ６のＶｇｓが決まり、全差動増幅器の出力電圧レベルが決まる。次に、ＰＭＯＳＴ９およびＮＭＯＳＴ１３で構成されるソ−ス接地回路の出力５１は、全差動増幅器の正相の出力信号４１が入力されると、出力信号４１を増幅して反転した逆相の信号を出力する。
【００２４】
また、ＰＭＯＳＴ１１およびＮＭＯＳＴ１５で構成されるソ−ス接地回路の出力６１は、全差動増幅器の逆相の信号出力３１が入力されると、出力信号３１を増幅して反転した正相の信号を出力する。ソース接地出力５１および６１は、インバータ回路１００および１０１によりＣＭＯＳレベルまで増幅され、正相出力信号は正相出力端子１８に、逆相出力信号は逆相出力端子１９から出力される。
【００２５】
本発明のレベル変換回路は、全差動増幅器の出力電圧レベルを、ＮＭＯＳＴ５のドレイン電流調整することにより任意のレベルに設定することができる。つまり、全差動増幅器の出力電圧レベルを、入力信号が高周波数時の動作出力電圧レベルに設定することにより、入力信号が低周波数および高周波数時でも動作出力電圧レベルが必ず同じになる。このことで、入力信号の周波数変動よる全差動増幅器の応答時間の変動はなく、出力信号にジッタが発生しない。また、入力信号の振幅変動でも、差動増幅器の動作出力電圧レベルを、振幅が最小時の動作出力電圧レベルに設定することにより、上記と同等な結果が得られ、ジッタは発生しない。
【００２６】
次に、図２の動作波形図を参照して説明する。図２（Ａ）〜（Ｅ）は、上述した図４（Ａ）〜（Ｅ）に対応する。即ち、入力信号の周波数変動による回路動作を示すものである。図２において、実線は高周波信号を入力時の回路動作を示し、破線は低周波信号を入力時の回路動作を示す。正相および逆相入力端子１６、１７から正相および逆相入力信号がＮＭＯＳＴ３、４および１対のレベルシフト回路２００、３００の入力端子２０２、３０２に入力される。同時に、ＰＭＯＳＴ１、２に、レベルシフト回路２００、３００である一定レベル低くなった正相および逆相入力信号２０１、３０１が入力される。入力信号が高周波数の時に、ＮＭＯＳＴ３〜５およびＰＭＯＳＴ１、２で構成される全差動増幅器の出力ノード３１、４１の出力電圧レベルは、ＮＭＯＳＴ６、７およびＮＭＯＳＴ５のドレイン電流により出力電圧レベルが決まり、入力信号が高周波数時でも、全差動増幅器の出力ノード３１、４１の動作電圧レベルは、低周波信号と同じ出力電圧レベルで動作する。
【００２７】
このため、入力信号の周波数変動による全差動増幅器の出力電圧レベル変動はなく動作する。このため、次段のＰＭＯＳＴ９およびＮＭＯＳＴ１３、ＰＭＯＳＴ１１およびＮＭＯＳＴ１５で構成されるソース接地回路およびインバータ回路１００、１０１にも応答時間の変動が生じない。従って、正相および逆相出力信号に入力周波数変動による応答時間に変動がないため、ジッタが発生しない。
【００２８】
以上、本発明によるレベル変換回路の好適実施形態の構成および動作を詳述した。しかし、斯かる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。
【００２９】
【発明の効果】
以上の説明から明らかな如く、本発明のレベル変換回路によると、次の如き実用上の顕著な効果が得られる。即ち、回路の特性および性能向上を実現できることである。その理由は、レベル変換回路を構成する全差動増幅回路の出力にリミッタ回路を設けることにより、動作出力電圧レベルを常に一定にすることが可能になる。従って、周波数および振幅変動に基づく全差動増幅器の動作出力電圧レベル変動によるジッタ特性劣化を防止するからである。
【図面の簡単な説明】
【図１】本発明によるレベル変換回路の好適実施形態の構成を示す、１部ブロックで示す回路図である。
【図２】図１に示すレベル変換回路の好適実施形態の動作説明用波形図である。
【図３】従来のレベル変換回路の回路図である。
【図４】図３に示す従来のレベル変換回路の動作説明用波形図である。
【符号の説明】
１、２、８〜１１ＰチャネルＭＯＳトランジスタ（ＰＭＯＳＴ）
３〜７、１２〜１５ＮチャネルＭＯＳトランジスタ（ＮＭＯＳＴ）
１６正相入力端子
１７逆相入力端子
１８正相出力端子
１９逆相出力端子
２０電源端子
２１ＧＮＤ端子
２２バイアス端子
１００、１０１インバータ回路
２００、３００レベルシフト回路

Claims

電源端子とＧＮＤ端子間に接続された１対のレベルシフト回路間に接続され、バランク入力型ＥＣＬ入力信号が入力される全差動増幅器と、該全差動増幅器の出力端子および１対のインバータ回路間に接続されたソース接地回路とを含み、前記１対のインバータ回路からＣＭＯＳレベルに変換された出力を得るレベル変換回路において、
前記全差動増幅器の出力側と前記ソース接地回路の入力側間に接続された１対のリミタ回路を備えることを特徴とするレベル変換回路。
前記リミタ回路は、前記全差動増幅器の出力ノードと前記電源端子間に接続された１対のＮチャネルＭＯＳトランジスタ（ＮＭＯＳＴ）により構成されることを特徴とする請求項１に記載のレベル変換回路。
前記リミタ回路を構成する１対のＮＭＯＳＴは、ソースが前記全差動増幅器の出力ノードに接続され、ドレインおよびゲートが前記電源端子に接続されることを特徴とする請求項２に記載のレベル変換回路。
前記全差動増幅器は、１対のＮＭＯＳＴと、該ＮＭＯＳＴのソースにドレインが接続され且つソースが前記ＧＮＤ端子に接続されたバイアス用ＮＭＯＳＴと、前記１対のＮＭＯＳＴのドレインにドレインが接続され且つソースが前記電源端子に接続されたＰチャネルＭＯＳトランジスタ（ＰＭＯＳＴ）とにより構成されることを特徴とする請求項１、２又は３に記載のレベル変換回路。
前記ソース接地回路は、４対のＰＭＯＳＴおよびＮＭＯＳＴにより構成されることを特徴とする請求項１、２、３又は４に記載のレベル変換回路。