JP2007329838A - 演算増幅回路 - Google Patents

Abstract

【課題】消費電流を極度に増加させることなく、スルーレートを改善することが可能な演算増幅回路を提供する。
【解決手段】一対の差動入力端に接続された差動トランジスタ部および差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部１１と、フォールデッドカスコード差動増幅部１１からの信号を出力信号とするプッシュプル出力部１２と、電流バイアス部と基準電源との間に接続され、カレントミラー部に流れる電流を増加させるスルーレート改善部１４と、フォールデッドカスコード差動増幅部１１からプッシュプル出力部１２への信号の電圧変動に応じて、スルーレート改善部１４の電流量を調整する増幅部１３とを備えている。この構成により駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。
【選択図】図１

Description

本発明は、フォールデッドカスコード型の演算増幅回路に関する。

演算増幅回路は、携帯機器や家電機器や、その他の電子機器に用いられるものが開発されている。演算増幅回路は、比較器として使用されたり、加算器として使用されたりする他、ボルテージフォロアで構成したバッファ回路として使用される。演算増幅回路をバッファ回路として使用するときには、高入力インピーダンスで、かつ低出力インピーダンスであるのでとても有用である。演算増幅回路としては、様々な回路構成を取ることが可能であるが、フォールデッドカスコード型はダイナミックレンジを広く確保することができるため、演算増幅回路には好適である。

このような従来の演算増幅回路として特許文献１に記載されたものがある。この特許文献１に記載されているゲインブースト演算増幅回路を図３に基づいて説明する。図３は従来の演算増幅回路の一例を示す図である。

図３に示すように、従来の演算増幅回路は、第１極性の入力差動対１０１と、第２極性の差動対２０１と、入力増幅段４０１と、出力段４０２とを備えている。入力増幅段４０１は、第１のフォールデッドカスコード型演算増幅回路と、第２のフォールデッドカスコード型演算増幅回路とを有している。第１のフォールデッドカスコード型演算増幅回路は、第１極性の入力差動対１０１と、第１極性の電流折り返し回路１０３と、第１極性の折り返し用バイアス電流源１０４と、第２極性の電流ミラー１０５とで構成されている。第２のフォールデッドカスコード型演算増幅回路は、第２極性の入力差動対２０１と、第２極性の電流折り返し回路２０３と、第２極性の折り返し用バイアス電流源２０４と、第１極性の電流ミラー２０５とで構成される。第１のフォールデッドカスコード型演算増幅回路と第２のフォールデッドカスコード型演算増幅回路とは、第１および第２のカップル回路３０１，３０２を介して接続されている。

特開２００３−１８８６５２号公報

しかし、図３に示される従来の演算増幅器では、入力増幅段４０１から出力段４０２へ出力される信号が、第１極性の電流折り返し回路１０３と第２のカップル回路３０２との間と、第２極性の電流折り返し回路２０３と第２のカップル回路３０２との間のそれぞれのノードから出力されているので、ＭＯＳトランジスタＭＰ９への信号は、第１極性の電流ミラー２０５と第２のカップル回路３０２との電位までしか低下しない。また、ＭＯＳトランジスタＭＮ９への信号は、第２極性の電流ミラー１０５と第２のカップル回路３０２との電位までしか上昇しない。従って、従来の演算増幅器は、入力増幅段４０１から出力段４０２へ出力される信号が狭い範囲でしか振幅しないので、スルーレートを改善するための阻害要因となっている。

演算増幅回路では、立ち上がり時間や立ち下がり時間などのスルーレートを改善することは、出力段に接続される次段の回路を高速に動作させるためには重要である。そして、このスルーレートの改善を、消費電流を極度に増加させたりすることなく実現することが望まれている。

そこで本発明は、消費電流を極度に増加させることなく、スルーレートを改善することが可能な演算増幅回路を提供することを目的とする。

本発明の演算増幅回路は、一対の差動入力端に接続された差動トランジスタ部および前記差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、前記カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部と、前記フォールデッドカスコード差動増幅部からの信号を出力信号とする出力部と、前記電流バイアス部と基準電源との間に接続され、前記カレントミラー部に流れる電流を増加させる電流源とを備えたことを特徴とする。

カレントミラー部は、一対の差動入力端から入力された信号に応じて差動トランジスタ部に電流を流すと共に、電流バイアス部にも所定電流を流す。電流バイアス部には、カレントミラー部に流れる電流を増加させる電流源が設けられているので、カレントミラー部から信号に応じて流れる電流が、電流源に流れる電流分増加する。この電流源は、電流バイアス部と基準電源との間に接続されているので、差動入力端に入力した信号の変化を、フォールデッドカスコード差動増幅部からの信号として、基準電源の電位から遷移させた信号として出力部へ出力することができる。従って、駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。

前記フォールデッドカスコード差動増幅部から前記出力部への信号の電圧変動に応じて、前記電流源の電流量を調整する増幅部が設けられているのが望ましい。出力部へ出力されるフォールデッドカスコード差動増幅部からの信号の電圧変動に応じて電流源の電流量を調整すれば、信号の変動が少ないときには少ない電流量とすることで消費電流が抑制でき、信号の変動が大きいときには電流量を増加させることでカレントミラー部からの電流量を増加させることができるので、より効果的にスルーレートの改善を図ることができる。

前記電流源は、前記増幅部にカレントミラートランジスタ対として接続されたトランジスタとすると、フォールデッドカスコード差動増幅部からの信号に基づいて電流バイアス部に流れる電流を容易に調整することができる。

本発明の演算増幅回路によれば、差動入力端に入力した信号の変化を、フォールデッドカスコード差動増幅部からの信号として、基準電源の電位から遷移させた信号として出力部へ出力することができるので、駆動能力を向上させた状態で出力させることができる。よって、スルーレートを改善することができる。また電流源が消費する電流程度増加するだけなので、消費電流が極度に増加することはない。

本発明の実施の形態に係る演算増幅回路について図面に基づいて説明する。まずは本実施の形態に係る演算増幅回路の回路構成について図１に基づいて説明する。図１は、本発明の実施の形態に係る演算増幅回路を示す回路図である。

図１に示すように演算増幅回路１０は、ＭＯＳトランジスタで構成され、差動入力を有する増幅器で、ボルテージフォロアとして接続されることで、液晶などのディスプレイドライバとしてＬＳＩに組み込まれるものであるが、この演算増幅回路１０単体で用いてもよい。演算増幅回路１０は、差動入力端として非反転入力端ＩＮ１および反転入力端ＩＮ２と、出力端ＯＵＴとを備えており、出力端ＯＵＴが反転入力端ＩＮ２と接続されることでボルテージフォロアとして使用されている。演算増幅回路１０は、フォールデッドカスコード差動増幅部１１と、プッシュプル出力部１２と、増幅部１３と、スルーレート改善部１４とを備えている。

フォールデッドカスコード差動増幅部１１は、電源線に接続され、定電流源として機能するトランジスタＭＰ１と、差動トランジスタ部である差動トランジスタ対ＭＰ２，ＭＰ３と、カレントミラー部として機能するカレントミラートランジスタ対ＭＮ４，ＭＮ５とを有する差動増幅部と、電流バイアス部として機能する電流バイアストランジスタ対ＭＮ６，ＭＮ７とを備えている。差動トランジスタ対ＭＰ２，ＭＰ３は、ソース端子同士が接続されていると共に、トランジスタＭＰ１のドレイン端子に接続されている。差動トランジスタ対ＭＰ２，ＭＰ３のゲート端子には、非反転入力端ＩＮ１および反転入力端ＩＮ２との一対の入力端がそれぞれ接続されている。差動トランジスタ対ＭＰ２，ＭＰ３のドレイン端子には、それぞれカレントミラートランジスタ対ＭＮ４，ＭＮ５のドレイン端子にそれぞれ接続されると共に、電流バイアストランジスタ対ＭＮ６，ＭＮ７のソース端子にそれぞれ接続されている。カレントミラートランジスタ対ＭＮ４，ＭＮ５のソース端子は、接地線に接続されている。

そして差動トランジスタ対ＭＰ２，ＭＰ３には差動トランジスタ対ＭＮ２，ＭＮ３が対応し、トランジスタＭＰ１にはトランジスタＭＮ１が対応し、カレントミラートランジスタ対ＭＮ４，ＭＮ５にはカレントミラートランジスタ対ＭＰ４，ＭＰ５が対応し、電流バイアストランジスタ対ＭＮ６，ＭＮ７には電流バイアストランジスタ対ＭＰ６，ＭＰ７が対応するように、電源線と接地線とのレール間にそれぞれが対向配置されている。

詳細には、差動トランジスタ対ＭＮ２，ＭＮ３は、ソース端子同士が接続されると共に、電流源として機能するトランジスタＭＮ１に、ドレイン端子が共通して接続されている。差動トランジスタ対ＭＮ２，ＭＮ３のゲート端子には、非反転入力端ＩＮ１および反転入力端ＩＮ２との一対の入力端がそれぞれ接続されている。差動トランジスタ対ＭＮ２，ＭＮ３のドレイン端子は、それぞれカレントミラートランジスタ対ＭＰ４，ＭＰ５のドレイン端子にそれぞれ接続されると共に、電流バイアストランジスタ対ＭＰ６，ＭＰ７のソース端子にそれぞれ接続されている。カレントミラートランジスタ対ＭＰ４，ＭＰ５のソース端子は、電源線に接続されている。

プッシュプル出力部１２は、トランジスタＭＰ５のドレイン端子とトランジスタＭＰ７のソース端子とのノードＮ１の信号を、フォールデッドカスコード差動増幅部１１からの一方の出力信号として入力するトランジスタＭＰ０と、トランジスタＭＮ５のドレイン端子とトランジスタＭＮ７のソース端子とのノードＮ２の信号を、フォールデッドカスコード差動増幅部１１からの他方の出力信号として入力するトランジスタＭＮ０とを備え、出力端ＯＵＴから出力信号として出力するプッシュプル回路で構成されている。

増幅部１３は、フォールデッドカスコード差動増幅部１１のノードＮ１の信号を入力するトランジスタＭＰ１２と、トランジスタＭＰ１２のドレイン端子にドレイン端子が接続され、接地線にソース端子が接続されたトランジスタＭＮ１２とを備えている。また、増幅部１３は、フォールデッドカスコード差動増幅部１１のノードＮ２の信号を入力するトランジスタＭＮ１１と、トランジスタＭＮ１１のドレイン端子にドレイン端子が接続され、電源線にソース端子が接続されたトランジスタＭＰ１１とを備えている。トランジスタＭＮ１２はドレイン端子とゲート端子が、トランジスタＭＰ１１はドレイン端子とゲート端子が、接続されている。

そして、スルーレート改善部１４は、増幅部１３のトランジスタＭＮ１２とトランジスタＭＰ１１とにそれぞれカレントミラートランジスタ対の一方のトランジスタとして接続され、電流源として機能するトランジスタＭＮ２１，ＭＰ２１である。このトランジスタＭＮ２１は、ドレイン端子が一方の電流バイアストランジスタ対ＭＰ６のドレイン端子に接続し、ソース端子が一方の基準電源である接地線に接続されている。また、トランジスタＭＰ２１は、ドレイン端子が一方の電流バイアストランジスタ対ＭＮ６のドレイン端子に接続し、ソース端子が他方の基準電源である電源線に接続されている。

このように、増幅部１３およびスルーレート改善部１４においても、フォールデッドカスコード差動増幅部１１と同様に、トランジスタＭＰ１２およびトランジスタＭＮ１２には、トランジスタＭＮ１１およびトランジスタＭＰ１１が対応し、トランジスタＭＮ２１には、トランジスタＭＰ２１が対応するように、電源線と接地線とのレール間にそれぞれが対向配置されている。

以上のように構成される本発明の実施の形態に係る演算増幅回路１０の動作について図１に基づいて説明する。まずは、非反転入力端ＩＮ１に立ち上がり信号が入力されたときの状態を説明する。

まず初期状態として非反転入力端ＩＮ１と反転入力端ＩＮ２とが低電圧状態とする。そして反転入力端ＩＮ２の電圧状態がそのままで、非反転入力端ＩＮ１に信号が入力され徐々に電圧が上がると、トランジスタＭＮ３に多くの電流が流れ始めるが、差動トランジスタ対ＭＮ２，ＭＮ３には定電流源として機能するトランジスタＭＮ１が接続されているので、トランジスタＭＮ２には僅かな電流しか流れない。カレントミラートランジスタ対ＭＰ４，ＭＰ５からは、差動トランジスタ対ＭＮ２，ＭＮ３にそれぞれ同じ電流量を流そうとするが、トランジスタＭＮ２には僅かな電流しか流れないため、差動トランジスタ対ＭＮ２，ＭＮ３のトランジスタＭＮ３に多くの電流を流すために、トランジスタＭＰ５のドレイン端子であるノードＮ１の電圧が低下する。ノードＮ１の電圧が低下することで、プッシュプル出力部１２のトランジスタＭＰ０のソース端子からドレイン端子へ流れる電流量が増加する。つまり電源線から出力端ＯＵＴへ流れる電流量が増加する。そのときに、ノードＮ１に接続された増幅部１３のトランジスタＭＰ１２のソース端子からドレイン端子へ流れる電流量が増加することで、トランジスタＭＮ１２のソース端子からドレイン端子へ流れる電流量が増加する。

トランジスタＭＮ１２とカレントミラートランジスタ対として接続されているスルーレート改善部１４であるトランジスタＭＮ２１には、トランジスタＭＮ１２とトランジスタＭＮ２１との増幅率の比に応じた電流が流れる。トランジスタＭＮ２１の増幅率を、トランジスタＭＮ１２の増幅率の所定倍とすることで、増幅部１３を流れる電流を抑制しつつ、増幅した電流をスルーレート改善部１４（トランジスタＭＮ２１）に流すことができる。本実施の形態では、トランジスタＭＮ２１の増幅率を、トランジスタＭＮ１２の増幅率と同じとすることも可能である。

このようにして、ノードＮ１の信号の変動に応じてトランジスタＭＮ２１に電流が流れる。トランジスタＭＮ２１に、フォールデッドカスコード差動増幅部１１の一方の出力信号の変動に応じて電流が流れることで、電流バイアストランジスタ対ＭＰ６，ＭＰ７のトランジスタＭＰ６に流れる電流が増大する。トランジスタＭＰ６に流れる電流が増大することで、カレントミラートランジスタ対ＭＰ４，ＭＰ５が供給する電流量が増大して、ノードＮ１の電位が更に低下する。

つまり、ノードＮ１の電位は、接地線からトランジスタＭＮ２１とトランジスタＭＰ６との電圧降下分まで低下させることができるので、フォールデッドカスコード差動増幅部１１の駆動能力を向上させることができる。結果として出力端ＯＵＴから出力される信号の立ち上がりを急峻に立ち上げさせることができる。

次に、非反転入力端ＩＮ１に入力される信号が立ち下がり、反転入力端ＩＮ２がハイレベルでの場合を説明する。非反転入力端ＩＮ１に信号が入力され徐々に電圧が下がると、トランジスタＭＰ３に多くの電流が流れ始めるが、差動トランジスタ対ＭＰ２，ＭＰ３には定電流源として機能するトランジスタＭＰ１が接続されているので、トランジスタＭＰ２には僅かな電流しか流れない。カレントミラートランジスタ対ＭＮ４，ＭＮ５からは、差動トランジスタ対ＭＰ２，ＭＰ３にそれぞれ同じ電流量を流そうとするが、トランジスタＭＰ２には僅かな電流しか流れないため、差動トランジスタ対ＭＰ２，ＭＰ３のトランジスタＭＰ３に多くの電流を流すために、トランジスタＭＮ５のドレイン端子であるノードＮ２の電圧が上昇する。ノードＮ２の電圧が上昇することで、プッシュプル出力部１２のトランジスタＭＮ０のドレイン端子からソース端子へ流れる電流量が増加する。つまり出力端ＯＵＴから接地線へ流れる電流量が増加する。そのときに、ノードＮ２に接続された増幅部１３のトランジスタＭＮ１１のドレイン端子からソース端子へ流れる電流量が増加することで、トランジスタＭＰ１１のソース端子からドレイン端子へ流れる電流量が増加する。

トランジスタＭＰ１１とカレントミラートランジスタ対として接続されているスルーレート改善部１４であるトランジスタＭＰ２１には、トランジスタＭＰ１１とトランジスタＭＰ２１との増幅率の比に応じた電流が流れる。トランジスタＭＰ２１の増幅率を、トランジスタＭＰ１２の増幅率の所定倍とすることで、増幅部１３を流れる電流を抑制しつつ、増幅した電流をスルーレート改善部１４（トランジスタＭＰ２１）に流すことができる。

このようにして、ノードＮ２の信号の変動に応じてトランジスタＭＰ２１に電流が流れる。トランジスタＭＰ２１に、フォールデッドカスコード差動増幅部１１の他方の出力信号の変動に応じて電流が流れることで、電流バイアストランジスタ対ＭＮ６，ＭＮ７のトランジスタＭＮ６に流れる電流が増大する。トランジスタＭＮ６に流れる電流が増大することで、カレントミラートランジスタ対ＭＮ４，ＭＮ５が供給する電流量が増大して、ノードＮ２の電位が更に上昇する。

つまり、ノードＮ２の電位は、電源線からトランジスタＭＰ２１とトランジスタＭＮ６との電圧降下分まで上昇させることができるので、フォールデッドカスコード差動増幅部１１の駆動能力を向上させることができる。結果として出力端ＯＵＴから出力される信号の立ち下がりを急峻に立ち下げさせることができる。

このように本実施の形態に係る演算増幅回路１０は、駆動能力を向上させた状態で出力させることができるので、スルーレートを改善することができる。従って、プッシュプル出力部１２に接続される容量負荷となる電圧制御型の液晶ディスプレイや、電流負荷型のディスプレイを、より高速に動作させることが可能である。

また、増幅部１３が、スルーレート改善部１４にフォールデッドカスコード差動増幅部１１の出力信号の変動に応じて電流を流すので、出力信号の変動が少ないときには少ない電流量とすることで消費電流が抑制でき、信号の変動が大きいときには電流量を増加させることでカレントミラートランジスタ対ＭＰ４，ＭＰ５およびカレントミラートランジスタ対ＭＮ４，ＭＮ５からの電流量を増加させることができるので、より効果的にスルーレートの改善を図ることができる。

また、図１に示す本実施の形態に係る演算増幅回路１０と、図３に示す従来の演算増幅回路と比較して、演算増幅回路１０は、第１および第２のカップル回路３０１，３０２などが不要なので、回路規模が増大することなく形成することができる。

次に、本発明の他の実施の形態に係る演算増幅回路を図２に基づいて説明する。図２は、本発明の他の実施の形態に係る演算増幅回路を示す回路図である。なお図２においては図１と同じ構成のものは同符号を付して説明は省略する。

図２に示すように演算増幅回路２０は、図１に示す演算増幅回路１０から増幅部１３を省略し、スルーレート改善部２１として、電流源であるトランジスタＭＮ２１にバイアス電圧ＶＢＬ１を印加し、トランジスタＭＰ２１にバイアス電圧ＶＢＨ１を印加することで、電流バイアストランジスタ対ＭＰ６，ＭＰ７および電流バイアストランジスタ対ＭＮ６，ＭＮ７に所定電流を流すようにしたものである。演算増幅回路２０は、増幅部１３を省略しても、電流バイアストランジスタ対ＭＰ６，ＭＰ７と、電流バイアストランジスタ対ＭＮ６，ＭＮ７とに所定電流が流れるようにすることで、非反転入力端ＩＮ１および反転入力端ＩＮ２に入力した信号の変化を、フォールデッドカスコード差動増幅部１１からの信号として、電源線または接地線の電位から遷移させた信号としてプッシュプル出力部１２へ出力することができる。また、図１に示す増幅部１３を省略しているので、回路規模の増大をより抑えたものとすることができる。

なお、本発明の他の実施の形態に係る演算増幅回路２０では、トランジスタＭＮ１およびトランジスタＭＮ２１へのバイアス電圧を同じバイアス電圧ＶＢＬ１とし、電流バイアストランジスタ対ＭＮ６，ＭＮ７へのバイアス電圧ＶＢＬ２とは異なる電圧としているが、トランジスタＭＮ２１および電流バイアストランジスタ対ＭＮ６，ＭＮ７へ同じバイアス電圧を供給するようにしてもよい。
同様に、演算増幅回路２０では、トランジスタＭＰ１およびトランジスタＭＰ２１へのバイアス電圧を同じバイアス電圧ＶＢＨ１とし、電流バイアストランジスタ対ＭＰ６，ＭＰ７へのバイアス電圧ＶＢＨ２とは異なる電圧としているが、トランジスタＭＰ２１および電流バイアストランジスタ対ＭＰ６，ＭＰ７へ同じバイアス電圧を供給するようにしてもよい。
そうすることで、演算増幅回路２０の各トランジスタのレイアウトを変更することなく、トランジスタＭＰ６およびトランジスタＭＮ６に流れる電流量を増加させることができるので、よりスルーレートを改善することができる。
更に、バイアス電圧ＶＢＬ１〜ＶＢＬ３およびバイアス電圧ＶＢＨ１〜ＶＢＨ３を、それぞれ異なるように任意に設定されたバイアス電圧とすることも可能である。そうすることで、所望するスルーレートとすることが可能である。

以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではない。本実施の形態では、電源線および接地線との間に、フォールデッドカスコード差動増幅部１１と、プッシュプル出力部１２と、増幅部１３と、スルーレート改善部１４とが対向配置されたものとしている。しかし、信号の立ち上がりのみ、または立ち下がりのみのスルーレートを改善することを目的とすれば、対向配置しない回路構成とすることができる。

本発明は、消費電流を極度に増加させることなく、スルーレートを改善することが可能なので、ボルテージフォロアとして使用されるだけなく、比較器や、加算器や、積分器や、微分器などに使用される演算増幅器として好適である。

本発明の実施の形態に係る演算増幅回路を示す回路図である。 本発明の他の実施の形態に係る演算増幅回路を示す回路図である。 従来の演算増幅回路を示す回路図である。

符号の説明

１０，２０ 演算増幅回路
１１ フォールデッドカスコード差動増幅部
１２ プッシュプル出力部
１３ 増幅部
１４，２１ スルーレート改善部
ＭＰ２，ＭＰ３ 差動トランジスタ対
ＭＰ４，ＭＰ５ カレントミラートランジスタ対
ＭＰ６，ＭＰ７ 電流バイアストランジスタ対
ＭＮ２，ＭＮ３ 差動トランジスタ対
ＭＮ４，ＭＮ５ カレントミラートランジスタ対
ＭＮ６，ＭＮ７ 電流バイアストランジスタ対
ＭＰ０〜ＭＰ７，ＭＰ１１，ＭＰ１２，ＭＰ２１ トランジスタ
ＭＮ０〜ＭＮ７，ＭＮ１１，ＭＮ１２，ＭＮ２１ トランジスタ
Ｎ１，Ｎ２ ノード
ＩＮ１ 非反転入力端
ＩＮ２ 反転入力端
ＯＵＴ 出力端

Claims (3)

1. 一対の差動入力端に接続された差動トランジスタ部および前記差動トランジスタ部に接続されたカレントミラー部を有する差動増幅部と、前記カレントミラー部に接続された電流バイアス部とを有するフォールデッドカスコード差動増幅部と、
   前記フォールデッドカスコード差動増幅部からの信号を出力信号とする出力部と、
   前記電流バイアス部と基準電源との間に接続され、前記カレントミラー部に流れる電流を増加させる電流源とを備えたことを特徴とする演算増幅回路。
2. 前記フォールデッドカスコード差動増幅部から前記出力部への信号の電圧変動に応じて、前記電流源の電流量を調整する増幅部が設けられていることを特徴とする請求項１記載の演算増幅回路。
3. 前記電流源は、前記増幅部にカレントミラートランジスタ対として接続されたトランジスタであることを特徴とする請求項２記載の演算増幅回路。

Images