JP2004363843A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004363843A JP2004363843A JP2003158813A JP2003158813A JP2004363843A JP 2004363843 A JP2004363843 A JP 2004363843A JP 2003158813 A JP2003158813 A JP 2003158813A JP 2003158813 A JP2003158813 A JP 2003158813A JP 2004363843 A JP2004363843 A JP 2004363843A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- channel mos
- mos transistor
- level shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】２系統の電源電圧のみで動作可能であり、かつ、大きなレベルシフト能力を有するレベルシフト回路を内蔵した半導体集積回路を提供する。
【解決手段】この半導体集積回路は、第１の電源電圧と第１の電源電圧よりも高い第２の電源電圧とが供給されて動作する半導体集積回路であって、第２の電源電圧を降下させるための少なくとも１つのトランジスタＱＮ１と、第２の電源電圧から少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧で動作する回路から入力される信号のレベルをシフトさせる第１段のレベルシフタと、第２の電源電圧で動作し、少なくとも１段のレベルシフタから入力される信号のレベルをシフトさせる第２段のレベルシフタとを具備する。
【選択図】 図１
【解決手段】この半導体集積回路は、第１の電源電圧と第１の電源電圧よりも高い第２の電源電圧とが供給されて動作する半導体集積回路であって、第２の電源電圧を降下させるための少なくとも１つのトランジスタＱＮ１と、第２の電源電圧から少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧で動作する回路から入力される信号のレベルをシフトさせる第１段のレベルシフタと、第２の電源電圧で動作し、少なくとも１段のレベルシフタから入力される信号のレベルをシフトさせる第２段のレベルシフタとを具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に、ＩＣやＬＳＩ等の半導体集積回路に関し、特に、複数の電源電圧が供給されて動作する半導体集積回路に関する。
【０００２】
【従来の技術】
近年、各種の電子機器の高速動作や低消費電力を実現するために、これらの電子機器において使用されるＩＣやＬＳＩ等の半導体集積回路の高集積化や低電圧化が進んでいる。しかし、全ての半導体集積回路の動作電圧を一律に低電圧化することは、デバイス固有の特性を考慮すると、極めて困難である。従って、異なる電源電圧で動作する複数の半導体集積回路が互いに接続される場合が生じる。
【０００３】
そのような場合に対応するために、低い電源電圧が供給されて動作する回路から出力される信号のレベルを高めて、高い電源電圧が供給されて動作する回路に供給するレベルシフト回路を内蔵した半導体集積回路が開発されている。図３に、従来の半導体集積回路におけるレベルシフト回路の例を示す。
【０００４】
図３に示すレベルシフト回路（レベルシフタ）は、ＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２によって構成される第２のインバータと、電源電圧ＨＶＤＤと第１のインバータとの間に接続されたＰチャネルＭＯＳトランジスタＱＰ１３と、電源電圧ＨＶＤＤと第２のインバータとの間に接続されたＰチャネルＭＯＳトランジスタＱＰ１４とを含んでいる。トランジスタＱＰ１３のゲートには、第２のインバータの出力信号が供給され、トランジスタＱＰ１４のゲートには、第１のインバータの出力信号が供給される。
【０００５】
第１のインバータの入力と第２のインバータの入力との間には、電源電圧ＬＶＤＤが供給されて動作するインバータ１０が挿入されている。一方、トランジスタＱＰ１３及びＱＰ１４のソースには、電源電圧ＨＶＤＤが供給される。これにより、レベルシフタに入力される０〜ＬＶＤＤのレベルの信号が、０〜ＨＶＤＤのレベルの信号として出力される。
【０００６】
しかしながら、電源電圧ＬＶＤＤが低くなって電源電圧ＨＶＤＤとの差が大きくなると、レベルシフタが正常に動作しなくなるおそれがある。一般的には、電源電圧ＬＶＤＤが、ＬＶＤＤ＜ＨＶＤＤ／３の関係式で表される程に低くなると、レベルシフタが正常に動作しなくなることが多い。例えば、電源電圧ＨＶＤＤが３．６Ｖである場合に、電源電圧ＬＶＤＤが１．２Ｖよりも低いと、レベルシフタが正常に動作しなくなる。
【０００７】
ところで、下記の特許文献１には、レベル変換動作の動作ミニマム（回路パフォーマンス）を改善できるレベル変換器が開示されている。このレベル変換器によれば、３段以上のレベルシフタを従属接続し、１段目のレベルシフタで入力信号をＶＨ−ＶＳＳ間の電圧に変換し、２段目のレベルシフタでＶＨ−ＶＳＳ間の電圧をＶＨ−ＶＬ１間の電圧に変換した後、３段目のレベルシフタでＶＨ−ＶＬ１間の電圧をＶＨ−ＶＬ２間の電圧に変換する。ここで、ＶＨ＞ＶＳＳ＞ＶＬ１＞ＶＬ２の関係がある。これにより、各レベルシフタ間における耐圧を一定範囲内とし、且つ各レベルシフタ間の変換電位差を小さくできるので、変換動作のパーフォーマンスを上げることができる。
【０００８】
このレベル変換器は、多数のレベルシフタを多数の異なる電源電圧にそれぞれ接続することにより、段階的に信号レベルをシフトさせるものである。しかしながら、多数の異なる電源電圧を発生させるためには多数の電源回路が必要になるので、入力系と出力系の２系統の電源電圧のみで同様の動作を行うレベルシフト回路が要望される。
【０００９】
【特許文献１】
特開２００２−２０４１５３号公報（第１頁、図１）
【００１０】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の目的は、２系統の電源電圧のみで動作可能であり、かつ、大きなレベルシフト能力を有するレベルシフト回路を内蔵した半導体集積回路を提供することである。
【００１１】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、第１の電源電圧と第１の電源電圧よりも高い第２の電源電圧とが供給されて動作する半導体集積回路であって、第２の電源電圧を降下させるための少なくとも１つのトランジスタと、第２の電源電圧から少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧で動作する回路から入力される信号のレベルをシフトさせる少なくとも１段のレベルシフタと、第２の電源電圧で動作し、少なくとも１段のレベルシフタから入力される信号のレベルをシフトさせる終段のレベルシフタとを具備する。
【００１２】
ここで、少なくとも１つのトランジスタが、飽和接続されたＮチャネルＭＯＳトランジスタを含むようにしても良い。また、少なくとも１つのトランジスタのしきい電圧が、他のトランジスタのしきい電圧よりも大きくなるようにしても良い。さらに、少なくとも１段のレベルシフタが、第２の電源電圧からＮｉ個のトランジスタを介して供給される電圧で動作する第ｉ段（ｉ＝１、２、・・・、Ｍ、ただし、Ｍは自然数）のレベルシフタを含み、Ｎ１＞Ｎ２＞・・・＞ＮＭであるようにしても良い。
【００１３】
以上において、少なくとも１段のレベルシフタにおける初段のレベルシフタが、第１の電源電圧で動作し、第１の電源電圧で動作する回路から入力される信号を反転する入力インバータと、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、第１の電源電圧で動作する回路から入力される信号を反転して第１の出力信号を生成する第１のインバータと、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、入力インバータから出力される信号を反転して第２の出力信号を生成する第２のインバータと、少なくとも１つのトランジスタと第１のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、少なくとも１つのトランジスタと第２のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタとを含むようにしても良い。
【００１４】
また、少なくとも１段のレベルシフタにおける第２段以降のレベルシフタ、又は、終段のレベルシフタが、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前段のレベルシフタの一方の出力信号を反転して第１の出力信号を生成する第１のインバータと、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前段のレベルシフタの他方の出力信号を反転して第２の出力信号を生成する第２のインバータと、少なくとも１つのトランジスタと第１のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、少なくとも１つのトランジスタと第２のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタとを含むようにしても良い。
【００１５】
以上の様に構成した本発明によれば、第２の電源電圧から少なくとも１つのトランジスタを介して供給される電圧で動作する少なくとも１段のレベルシフタと、第２の電源電圧で動作する終段のレベルシフタとを設けるようにしたので、２系統の電源電圧のみで動作可能であり、かつ、大きなレベルシフト能力を有するレベルシフタを内蔵した半導体集積回路を提供することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳しく説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路に含まれているレベルシフト回路の構成を示す図である。この半導体集積回路は、第１の電源電圧ＬＶＤＤと、それよりも高い第２の電源電圧ＨＶＤＤ（本実施形態においては、３．６Ｖとする）とが供給されて動作する。
【００１７】
図１に示すように、このレベルシフト回路は、第２の電源電圧ＨＶＤＤを降下させるための少なくとも１つのトランジスタ（図１においては、ＮチャネルＭＯＳトランジスタＱＮ１を示す）と、第２の電源電圧ＨＶＤＤからトランジスタＱＮ１を介して供給される電圧で動作し、第１の電源電圧ＬＶＤＤで動作する回路から入力される信号のレベルをシフトさせる第１段のレベルシフタと、第２の電源電圧ＨＶＤＤで動作し、第１段のレベルシフタから入力される信号のレベルをシフトさせる第２段のレベルシフタとを有している。
【００１８】
ここで、トランジスタＱＮ１は飽和接続されており、そのしきい電圧ＶＴＨＮ（本実施形態においては、０．６Ｖとする）と等しい電圧降下をドレイン・ソース間に生じさせる。なお、トランジスタＱＮ１のしきい電圧ＶＴＨＮは、他のＮチャネルＭＯＳトランジスタやＰチャネルＭＯＳトランジスタのしきい電圧より大きくなるようにしても良い。
【００１９】
第１段のレベルシフタは、第１の電源電圧ＬＶＤＤで動作する入力インバータ１０と、ＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２によって構成される第２のインバータと、トランジスタＱＮ１とトランジスタＱＰ１１との間に接続されたＰチャネルＭＯＳトランジスタＱＰ１３と、トランジスタＱＮ１とトランジスタＱＰ１２との間に接続されたＰチャネルＭＯＳトランジスタＱＰ１４とを含んでいる。
【００２０】
第１段のレベルシフタにおいて、入力インバータ１０は、第１の電源電圧ＬＶＤＤで動作する回路から入力される入力信号を反転する。また、第１のインバータは、第１の電源電圧ＬＶＤＤで動作する回路から入力される入力信号を反転して、第１の出力信号を生成する。一方、第２のインバータは、入力インバータ１０から出力される信号を反転して、第２の出力信号を生成する。第１の出力信号は、トランジスタＱＰ１４のゲートに印加され、第２の出力信号は、トランジスタＱＰ１３のゲートに印加される。
【００２１】
第２段のレベルシフタは、ＰチャネルＭＯＳトランジスタＱＰ２１及びＮチャネルＭＯＳトランジスタＱＮ２１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ２２及びＮチャネルＭＯＳトランジスタＱＮ２２によって構成される第２のインバータと、第２の電源電圧ＨＶＤＤとトランジスタＱＰ２１との間に接続されたＰチャネルＭＯＳトランジスタＱＰ２３と、第２の電源電圧ＨＶＤＤとトランジスタＱＰ２２との間に接続されたＰチャネルＭＯＳトランジスタＱＰ２４とを含んでいる。
【００２２】
第２段のレベルシフタにおいて、第１のインバータは、第１段のレベルシフタの第２の出力信号を反転して、第１の出力信号を生成する。第２のインバータは、第１段のレベルシフタの第１の出力信号を反転して、第２の出力信号を生成する。第２段のレベルシフタの第１の出力信号は、トランジスタＱＰ２４のゲートに印加され、第２段のレベルシフタの第２の出力信号は、トランジスタＱＰ２３のゲートに印加される。本実施形態においては、第２段のレベルシフタの第２の出力信号が、レベルシフト回路の出力信号として外部に出力される。
【００２３】
ここで、第１段のレベルシフタにおけるトランジスタＱＰ１３及びＱＰ１４のソースには、第２の電源電圧ＨＶＤＤからトランジスタＱＮ１による電圧降下分ＶＴＨＮを引いた電圧が印加される。一般に、第１の電源電圧ＬＶＤＤがＬＶＤＤ＜ＨＶＤＤ／３となる場合にレベルシフタが正常に動作しなくなると仮定すると、第２の電源電圧ＨＶＤＤを降下させるためのＮ個のトランジスタによる電圧降下分Ｎ・ＶＴＨＮを考慮して、第１段のレベルシフタが正常に動作する電源電圧ＬＶＤＤの範囲は、次式で求められる。
ＬＶＤＤ≧（ＨＶＤＤ−Ｎ・ＶＴＨＮ）／３ ・・・（１）
【００２４】
（１）式において、ＨＶＤＤ＝３．６Ｖ、ＶＴＨＮ＝０．６Ｖとすると、Ｎ＝１の場合に、ＬＶＤＤ≧１Ｖとなる。第２段のレベルシフタは十分な余裕を持って動作するので、レベルシフト回路全体として、１Ｖ系の回路から入力される入力信号のレベルを、３．６Ｖ系の回路に適合するレベルにシフトすることができ、シフトの比は３．６倍となる。同様に、Ｎ＝２の場合には、ＬＶＤＤ≧０．８Ｖとなり、シフトの比は４．５倍となる。また、Ｎ＝３の場合には、ＬＶＤＤ≧０．６Ｖとなり、シフトの比は６倍となる。この場合には、トランジスタＱＮ１１、ＱＮ１２、ＱＮ２１、ＱＮ２２のしきい電圧は、トランジスタＱＮ１のしきい電圧よりも小さいことが望ましい。
【００２５】
次に、本発明の第２の実施形態について説明する。
図２は、本発明の第２の実施形態に係る半導体集積回路に含まれているレベルシフト回路の構成を示す図である。この半導体集積回路は、第１の電源電圧ＬＶＤＤと、それよりも高い第２の電源電圧ＨＶＤＤとが供給されて動作する。
【００２６】
図２に示すように、このレベルシフト回路は、第２の電源電圧ＨＶＤＤから少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧ＬＶＤＤで動作する回路から入力される信号のレベルを順次シフトさせるＭ段（Ｍは自然数）のレベルシフタと、第２の電源電圧ＨＶＤＤで動作し、第Ｍ段のレベルシフタから入力される信号のレベルをシフトさせる終段のレベルシフタとを有している。第１段のレベルシフタは、図１に示す第１段のレベルシフタと同様の構成であり、第２段〜終段のレベルシフタの各々は、図１に示す第２段のレベルシフタと同様の構成である。
【００２７】
第２の電源電圧ＨＶＤＤと第１段のレベルシフタとの間には、第２の電源電圧ＨＶＤＤを降下させるために、Ｎ１個のトランジスタが直列に接続され、第２の電源電圧ＨＶＤＤと第２段のレベルシフタとの間には、Ｎ２個のトランジスタが直列に接続され、以下同様に、第２の電源電圧ＨＶＤＤと第Ｍ段のレベルシフタとの間には、ＮＭ個のトランジスタが接続されている。ここで、次のような関係がある。
Ｎ１＞Ｎ２＞・・・＞ＮＭ
【００２８】
本実施形態においては、（１）レベルシフタの段数Ｍと、（２）第２の電源電圧ＨＶＤＤと各段のレベルシフタとの間に直列に接続されるトランジスタの数Ｎｉとの組合せを選択することにより、入力信号のレベルと出力信号のレベルとの比が数十倍にもなるレベルシフト動作を、高速に行うことが可能となる。
【００２９】
例えば、トランジスタのしきい電圧ＶＴＨＮを０．８Ｖとすると、第１の電源電圧ＬＶＤＤが１．０Ｖで、第２の電源電圧ＨＶＤＤが３．３Ｖである場合には、段数Ｍ＝１、トランジスタの数Ｎ１＝１として、第１段のレベルシフタによって１．０Ｖを２．５Ｖにシフトさせ、終段のレベルシフタによって２．５Ｖを３．３Ｖにシフトさせる。
【００３０】
また、第１の電源電圧ＬＶＤＤが１Ｖで、第２の電源電圧ＨＶＤＤが２０Ｖである場合には、段数Ｍ＝２、トランジスタの数Ｎ１＝２２、Ｎ２＝１６として、第１段のレベルシフタによって１．０Ｖを２．４Ｖにシフトさせ、第２段のレベルシフタによって２．４Ｖを７．２Ｖにシフトさせ、終段のレベルシフタによって７．２Ｖを２０Ｖにシフトさせる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるレベルシフト回路を示す図。
【図２】本発明の第２の実施形態におけるレベルシフト回路を示す図。
【図３】従来の半導体集積回路におけるレベルシフト回路の例を示す図。
【符号の説明】
１０ 入力インバータ、 ＱＰ１１〜ＱＰ２４ ＰチャネルＭＯＳトランジスタ、 ＱＮ１〜ＱＮ２２ ＮチャネルＭＯＳトランジスタ
【発明の属する技術分野】
本発明は、一般に、ＩＣやＬＳＩ等の半導体集積回路に関し、特に、複数の電源電圧が供給されて動作する半導体集積回路に関する。
【０００２】
【従来の技術】
近年、各種の電子機器の高速動作や低消費電力を実現するために、これらの電子機器において使用されるＩＣやＬＳＩ等の半導体集積回路の高集積化や低電圧化が進んでいる。しかし、全ての半導体集積回路の動作電圧を一律に低電圧化することは、デバイス固有の特性を考慮すると、極めて困難である。従って、異なる電源電圧で動作する複数の半導体集積回路が互いに接続される場合が生じる。
【０００３】
そのような場合に対応するために、低い電源電圧が供給されて動作する回路から出力される信号のレベルを高めて、高い電源電圧が供給されて動作する回路に供給するレベルシフト回路を内蔵した半導体集積回路が開発されている。図３に、従来の半導体集積回路におけるレベルシフト回路の例を示す。
【０００４】
図３に示すレベルシフト回路（レベルシフタ）は、ＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２によって構成される第２のインバータと、電源電圧ＨＶＤＤと第１のインバータとの間に接続されたＰチャネルＭＯＳトランジスタＱＰ１３と、電源電圧ＨＶＤＤと第２のインバータとの間に接続されたＰチャネルＭＯＳトランジスタＱＰ１４とを含んでいる。トランジスタＱＰ１３のゲートには、第２のインバータの出力信号が供給され、トランジスタＱＰ１４のゲートには、第１のインバータの出力信号が供給される。
【０００５】
第１のインバータの入力と第２のインバータの入力との間には、電源電圧ＬＶＤＤが供給されて動作するインバータ１０が挿入されている。一方、トランジスタＱＰ１３及びＱＰ１４のソースには、電源電圧ＨＶＤＤが供給される。これにより、レベルシフタに入力される０〜ＬＶＤＤのレベルの信号が、０〜ＨＶＤＤのレベルの信号として出力される。
【０００６】
しかしながら、電源電圧ＬＶＤＤが低くなって電源電圧ＨＶＤＤとの差が大きくなると、レベルシフタが正常に動作しなくなるおそれがある。一般的には、電源電圧ＬＶＤＤが、ＬＶＤＤ＜ＨＶＤＤ／３の関係式で表される程に低くなると、レベルシフタが正常に動作しなくなることが多い。例えば、電源電圧ＨＶＤＤが３．６Ｖである場合に、電源電圧ＬＶＤＤが１．２Ｖよりも低いと、レベルシフタが正常に動作しなくなる。
【０００７】
ところで、下記の特許文献１には、レベル変換動作の動作ミニマム（回路パフォーマンス）を改善できるレベル変換器が開示されている。このレベル変換器によれば、３段以上のレベルシフタを従属接続し、１段目のレベルシフタで入力信号をＶＨ−ＶＳＳ間の電圧に変換し、２段目のレベルシフタでＶＨ−ＶＳＳ間の電圧をＶＨ−ＶＬ１間の電圧に変換した後、３段目のレベルシフタでＶＨ−ＶＬ１間の電圧をＶＨ−ＶＬ２間の電圧に変換する。ここで、ＶＨ＞ＶＳＳ＞ＶＬ１＞ＶＬ２の関係がある。これにより、各レベルシフタ間における耐圧を一定範囲内とし、且つ各レベルシフタ間の変換電位差を小さくできるので、変換動作のパーフォーマンスを上げることができる。
【０００８】
このレベル変換器は、多数のレベルシフタを多数の異なる電源電圧にそれぞれ接続することにより、段階的に信号レベルをシフトさせるものである。しかしながら、多数の異なる電源電圧を発生させるためには多数の電源回路が必要になるので、入力系と出力系の２系統の電源電圧のみで同様の動作を行うレベルシフト回路が要望される。
【０００９】
【特許文献１】
特開２００２−２０４１５３号公報（第１頁、図１）
【００１０】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の目的は、２系統の電源電圧のみで動作可能であり、かつ、大きなレベルシフト能力を有するレベルシフト回路を内蔵した半導体集積回路を提供することである。
【００１１】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、第１の電源電圧と第１の電源電圧よりも高い第２の電源電圧とが供給されて動作する半導体集積回路であって、第２の電源電圧を降下させるための少なくとも１つのトランジスタと、第２の電源電圧から少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧で動作する回路から入力される信号のレベルをシフトさせる少なくとも１段のレベルシフタと、第２の電源電圧で動作し、少なくとも１段のレベルシフタから入力される信号のレベルをシフトさせる終段のレベルシフタとを具備する。
【００１２】
ここで、少なくとも１つのトランジスタが、飽和接続されたＮチャネルＭＯＳトランジスタを含むようにしても良い。また、少なくとも１つのトランジスタのしきい電圧が、他のトランジスタのしきい電圧よりも大きくなるようにしても良い。さらに、少なくとも１段のレベルシフタが、第２の電源電圧からＮｉ個のトランジスタを介して供給される電圧で動作する第ｉ段（ｉ＝１、２、・・・、Ｍ、ただし、Ｍは自然数）のレベルシフタを含み、Ｎ１＞Ｎ２＞・・・＞ＮＭであるようにしても良い。
【００１３】
以上において、少なくとも１段のレベルシフタにおける初段のレベルシフタが、第１の電源電圧で動作し、第１の電源電圧で動作する回路から入力される信号を反転する入力インバータと、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、第１の電源電圧で動作する回路から入力される信号を反転して第１の出力信号を生成する第１のインバータと、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、入力インバータから出力される信号を反転して第２の出力信号を生成する第２のインバータと、少なくとも１つのトランジスタと第１のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、少なくとも１つのトランジスタと第２のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタとを含むようにしても良い。
【００１４】
また、少なくとも１段のレベルシフタにおける第２段以降のレベルシフタ、又は、終段のレベルシフタが、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前段のレベルシフタの一方の出力信号を反転して第１の出力信号を生成する第１のインバータと、ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前段のレベルシフタの他方の出力信号を反転して第２の出力信号を生成する第２のインバータと、少なくとも１つのトランジスタと第１のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、少なくとも１つのトランジスタと第２のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、第１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタとを含むようにしても良い。
【００１５】
以上の様に構成した本発明によれば、第２の電源電圧から少なくとも１つのトランジスタを介して供給される電圧で動作する少なくとも１段のレベルシフタと、第２の電源電圧で動作する終段のレベルシフタとを設けるようにしたので、２系統の電源電圧のみで動作可能であり、かつ、大きなレベルシフト能力を有するレベルシフタを内蔵した半導体集積回路を提供することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳しく説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路に含まれているレベルシフト回路の構成を示す図である。この半導体集積回路は、第１の電源電圧ＬＶＤＤと、それよりも高い第２の電源電圧ＨＶＤＤ（本実施形態においては、３．６Ｖとする）とが供給されて動作する。
【００１７】
図１に示すように、このレベルシフト回路は、第２の電源電圧ＨＶＤＤを降下させるための少なくとも１つのトランジスタ（図１においては、ＮチャネルＭＯＳトランジスタＱＮ１を示す）と、第２の電源電圧ＨＶＤＤからトランジスタＱＮ１を介して供給される電圧で動作し、第１の電源電圧ＬＶＤＤで動作する回路から入力される信号のレベルをシフトさせる第１段のレベルシフタと、第２の電源電圧ＨＶＤＤで動作し、第１段のレベルシフタから入力される信号のレベルをシフトさせる第２段のレベルシフタとを有している。
【００１８】
ここで、トランジスタＱＮ１は飽和接続されており、そのしきい電圧ＶＴＨＮ（本実施形態においては、０．６Ｖとする）と等しい電圧降下をドレイン・ソース間に生じさせる。なお、トランジスタＱＮ１のしきい電圧ＶＴＨＮは、他のＮチャネルＭＯＳトランジスタやＰチャネルＭＯＳトランジスタのしきい電圧より大きくなるようにしても良い。
【００１９】
第１段のレベルシフタは、第１の電源電圧ＬＶＤＤで動作する入力インバータ１０と、ＰチャネルＭＯＳトランジスタＱＰ１１及びＮチャネルＭＯＳトランジスタＱＮ１１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ１２及びＮチャネルＭＯＳトランジスタＱＮ１２によって構成される第２のインバータと、トランジスタＱＮ１とトランジスタＱＰ１１との間に接続されたＰチャネルＭＯＳトランジスタＱＰ１３と、トランジスタＱＮ１とトランジスタＱＰ１２との間に接続されたＰチャネルＭＯＳトランジスタＱＰ１４とを含んでいる。
【００２０】
第１段のレベルシフタにおいて、入力インバータ１０は、第１の電源電圧ＬＶＤＤで動作する回路から入力される入力信号を反転する。また、第１のインバータは、第１の電源電圧ＬＶＤＤで動作する回路から入力される入力信号を反転して、第１の出力信号を生成する。一方、第２のインバータは、入力インバータ１０から出力される信号を反転して、第２の出力信号を生成する。第１の出力信号は、トランジスタＱＰ１４のゲートに印加され、第２の出力信号は、トランジスタＱＰ１３のゲートに印加される。
【００２１】
第２段のレベルシフタは、ＰチャネルＭＯＳトランジスタＱＰ２１及びＮチャネルＭＯＳトランジスタＱＮ２１によって構成される第１のインバータと、ＰチャネルＭＯＳトランジスタＱＰ２２及びＮチャネルＭＯＳトランジスタＱＮ２２によって構成される第２のインバータと、第２の電源電圧ＨＶＤＤとトランジスタＱＰ２１との間に接続されたＰチャネルＭＯＳトランジスタＱＰ２３と、第２の電源電圧ＨＶＤＤとトランジスタＱＰ２２との間に接続されたＰチャネルＭＯＳトランジスタＱＰ２４とを含んでいる。
【００２２】
第２段のレベルシフタにおいて、第１のインバータは、第１段のレベルシフタの第２の出力信号を反転して、第１の出力信号を生成する。第２のインバータは、第１段のレベルシフタの第１の出力信号を反転して、第２の出力信号を生成する。第２段のレベルシフタの第１の出力信号は、トランジスタＱＰ２４のゲートに印加され、第２段のレベルシフタの第２の出力信号は、トランジスタＱＰ２３のゲートに印加される。本実施形態においては、第２段のレベルシフタの第２の出力信号が、レベルシフト回路の出力信号として外部に出力される。
【００２３】
ここで、第１段のレベルシフタにおけるトランジスタＱＰ１３及びＱＰ１４のソースには、第２の電源電圧ＨＶＤＤからトランジスタＱＮ１による電圧降下分ＶＴＨＮを引いた電圧が印加される。一般に、第１の電源電圧ＬＶＤＤがＬＶＤＤ＜ＨＶＤＤ／３となる場合にレベルシフタが正常に動作しなくなると仮定すると、第２の電源電圧ＨＶＤＤを降下させるためのＮ個のトランジスタによる電圧降下分Ｎ・ＶＴＨＮを考慮して、第１段のレベルシフタが正常に動作する電源電圧ＬＶＤＤの範囲は、次式で求められる。
ＬＶＤＤ≧（ＨＶＤＤ−Ｎ・ＶＴＨＮ）／３ ・・・（１）
【００２４】
（１）式において、ＨＶＤＤ＝３．６Ｖ、ＶＴＨＮ＝０．６Ｖとすると、Ｎ＝１の場合に、ＬＶＤＤ≧１Ｖとなる。第２段のレベルシフタは十分な余裕を持って動作するので、レベルシフト回路全体として、１Ｖ系の回路から入力される入力信号のレベルを、３．６Ｖ系の回路に適合するレベルにシフトすることができ、シフトの比は３．６倍となる。同様に、Ｎ＝２の場合には、ＬＶＤＤ≧０．８Ｖとなり、シフトの比は４．５倍となる。また、Ｎ＝３の場合には、ＬＶＤＤ≧０．６Ｖとなり、シフトの比は６倍となる。この場合には、トランジスタＱＮ１１、ＱＮ１２、ＱＮ２１、ＱＮ２２のしきい電圧は、トランジスタＱＮ１のしきい電圧よりも小さいことが望ましい。
【００２５】
次に、本発明の第２の実施形態について説明する。
図２は、本発明の第２の実施形態に係る半導体集積回路に含まれているレベルシフト回路の構成を示す図である。この半導体集積回路は、第１の電源電圧ＬＶＤＤと、それよりも高い第２の電源電圧ＨＶＤＤとが供給されて動作する。
【００２６】
図２に示すように、このレベルシフト回路は、第２の電源電圧ＨＶＤＤから少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧ＬＶＤＤで動作する回路から入力される信号のレベルを順次シフトさせるＭ段（Ｍは自然数）のレベルシフタと、第２の電源電圧ＨＶＤＤで動作し、第Ｍ段のレベルシフタから入力される信号のレベルをシフトさせる終段のレベルシフタとを有している。第１段のレベルシフタは、図１に示す第１段のレベルシフタと同様の構成であり、第２段〜終段のレベルシフタの各々は、図１に示す第２段のレベルシフタと同様の構成である。
【００２７】
第２の電源電圧ＨＶＤＤと第１段のレベルシフタとの間には、第２の電源電圧ＨＶＤＤを降下させるために、Ｎ１個のトランジスタが直列に接続され、第２の電源電圧ＨＶＤＤと第２段のレベルシフタとの間には、Ｎ２個のトランジスタが直列に接続され、以下同様に、第２の電源電圧ＨＶＤＤと第Ｍ段のレベルシフタとの間には、ＮＭ個のトランジスタが接続されている。ここで、次のような関係がある。
Ｎ１＞Ｎ２＞・・・＞ＮＭ
【００２８】
本実施形態においては、（１）レベルシフタの段数Ｍと、（２）第２の電源電圧ＨＶＤＤと各段のレベルシフタとの間に直列に接続されるトランジスタの数Ｎｉとの組合せを選択することにより、入力信号のレベルと出力信号のレベルとの比が数十倍にもなるレベルシフト動作を、高速に行うことが可能となる。
【００２９】
例えば、トランジスタのしきい電圧ＶＴＨＮを０．８Ｖとすると、第１の電源電圧ＬＶＤＤが１．０Ｖで、第２の電源電圧ＨＶＤＤが３．３Ｖである場合には、段数Ｍ＝１、トランジスタの数Ｎ１＝１として、第１段のレベルシフタによって１．０Ｖを２．５Ｖにシフトさせ、終段のレベルシフタによって２．５Ｖを３．３Ｖにシフトさせる。
【００３０】
また、第１の電源電圧ＬＶＤＤが１Ｖで、第２の電源電圧ＨＶＤＤが２０Ｖである場合には、段数Ｍ＝２、トランジスタの数Ｎ１＝２２、Ｎ２＝１６として、第１段のレベルシフタによって１．０Ｖを２．４Ｖにシフトさせ、第２段のレベルシフタによって２．４Ｖを７．２Ｖにシフトさせ、終段のレベルシフタによって７．２Ｖを２０Ｖにシフトさせる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるレベルシフト回路を示す図。
【図２】本発明の第２の実施形態におけるレベルシフト回路を示す図。
【図３】従来の半導体集積回路におけるレベルシフト回路の例を示す図。
【符号の説明】
１０ 入力インバータ、 ＱＰ１１〜ＱＰ２４ ＰチャネルＭＯＳトランジスタ、 ＱＮ１〜ＱＮ２２ ＮチャネルＭＯＳトランジスタ
Claims (6)
- 第１の電源電圧と第１の電源電圧よりも高い第２の電源電圧とが供給されて動作する半導体集積回路であって、
第２の電源電圧を降下させるための少なくとも１つのトランジスタと、
第２の電源電圧から前記少なくとも１つのトランジスタを介して供給される電圧で動作し、第１の電源電圧で動作する回路から入力される信号のレベルをシフトさせる少なくとも１段のレベルシフタと、
第２の電源電圧で動作し、前記少なくとも１段のレベルシフタから入力される信号のレベルをシフトさせる終段のレベルシフタと、
を具備する半導体集積回路。 - 前記少なくとも１つのトランジスタが、飽和接続されたＮチャネルＭＯＳトランジスタを含む、請求項１記載の半導体集積回路。
- 前記少なくとも１つのトランジスタのしきい電圧が、他のトランジスタのしきい電圧よりも大きい、請求項１又は２記載の半導体集積回路。
- 前記少なくとも１段のレベルシフタが、第２の電源電圧からＮｉ個のトランジスタを介して供給される電圧で動作する第ｉ段（ｉ＝１、２、・・・、Ｍ、ただし、Ｍは自然数）のレベルシフタを含み、Ｎ１＞Ｎ２＞・・・＞ＮＭである、請求項１〜３のいずれか１項記載の半導体集積回路。
- 前記少なくとも１段のレベルシフタにおける初段のレベルシフタが、
第１の電源電圧で動作し、第１の電源電圧で動作する回路から入力される信号を反転する入力インバータと、
ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、第１の電源電圧で動作する回路から入力される信号を反転して第１の出力信号を生成する第１のインバータと、
ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前記入力インバータから出力される信号を反転して第２の出力信号を生成する第２のインバータと、
前記少なくとも１つのトランジスタと前記第１のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、前記第２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、
前記少なくとも１つのトランジスタと前記第２のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、前記第１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、
を含む、請求項１〜４のいずれか１項記載の半導体集積回路。 - 前記少なくとも１段のレベルシフタにおける第２段以降のレベルシフタ、又は、前記終段のレベルシフタが、
ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前段のレベルシフタの一方の出力信号を反転して第１の出力信号を生成する第１のインバータと、
ＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタによって構成され、前段のレベルシフタの他方の出力信号を反転して第２の出力信号を生成する第２のインバータと、
前記少なくとも１つのトランジスタと前記第１のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、前記第２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、
前記少なくとも１つのトランジスタと前記第２のインバータのＰチャネルＭＯＳトランジスタとの間に接続され、前記第１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタと、
を含む、請求項１〜５のいずれか１項記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158813A JP2004363843A (ja) | 2003-06-04 | 2003-06-04 | 半導体集積回路 |
| US10/861,230 US20050007176A1 (en) | 2003-06-04 | 2004-06-03 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003158813A JP2004363843A (ja) | 2003-06-04 | 2003-06-04 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363843A true JP2004363843A (ja) | 2004-12-24 |
Family
ID=33562192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158813A Withdrawn JP2004363843A (ja) | 2003-06-04 | 2003-06-04 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050007176A1 (ja) |
| JP (1) | JP2004363843A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306086A (ja) * | 2006-05-09 | 2007-11-22 | Kawasaki Microelectronics Kk | 入力バッファ |
| WO2007135799A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
| JP2008131457A (ja) * | 2006-11-22 | 2008-06-05 | Freescale Semiconductor Inc | レベルシフタ回路 |
| JP2009171084A (ja) * | 2008-01-15 | 2009-07-30 | Seiko Instruments Inc | レベルシフタ回路 |
| JP2011019017A (ja) * | 2009-07-07 | 2011-01-27 | Toshiba Corp | レベル変換回路 |
| JP2012044292A (ja) * | 2010-08-16 | 2012-03-01 | Renesas Electronics Corp | レベルシフタ回路および表示ドライバ回路 |
| US8558602B2 (en) | 2009-12-01 | 2013-10-15 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JP2017098813A (ja) * | 2015-11-26 | 2017-06-01 | ラピスセミコンダクタ株式会社 | レベルシフト回路及び表示ドライバ |
| JP2017532910A (ja) * | 2014-10-16 | 2017-11-02 | セインチップス テクノロジー カンパニーリミテッド | Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体 |
| JP2018186400A (ja) * | 2017-04-26 | 2018-11-22 | ラピスセミコンダクタ株式会社 | レベルシフト回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200913491A (en) * | 2007-09-11 | 2009-03-16 | Richtek Technology Corp | Level shift electric circuit |
| TW200915723A (en) * | 2007-09-27 | 2009-04-01 | Realtek Semiconductor Corp | Level shift device and method for the same |
| US7772912B2 (en) * | 2007-11-13 | 2010-08-10 | Himax Technologies Limited | Level shift circuit and method thereof |
| JP2010182365A (ja) * | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | アンチヒューズ回路及び半導体記憶装置 |
| US10050625B2 (en) * | 2015-02-27 | 2018-08-14 | Empower Semiconductor, Inc. | Techniques and devices for level-shifting a signal |
| US9800246B2 (en) * | 2015-09-18 | 2017-10-24 | Qualcomm Incorporated | Level shifter applicable to low voltage domain to high voltage domain conversion |
| US11196420B1 (en) * | 2020-07-15 | 2021-12-07 | Samsung Electronics Co., Ltd. | Level shifter |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0334719A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Micro Electron Kk | 半導体集積回路 |
-
2003
- 2003-06-04 JP JP2003158813A patent/JP2004363843A/ja not_active Withdrawn
-
2004
- 2004-06-03 US US10/861,230 patent/US20050007176A1/en not_active Abandoned
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007306086A (ja) * | 2006-05-09 | 2007-11-22 | Kawasaki Microelectronics Kk | 入力バッファ |
| WO2007135799A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
| JPWO2007135799A1 (ja) * | 2006-05-24 | 2009-10-01 | シャープ株式会社 | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
| JP4536816B2 (ja) * | 2006-05-24 | 2010-09-01 | シャープ株式会社 | 信号処理回路、レベルシフタ、表示パネル駆動回路、表示装置、信号処理方法 |
| JP2008131457A (ja) * | 2006-11-22 | 2008-06-05 | Freescale Semiconductor Inc | レベルシフタ回路 |
| JP2009171084A (ja) * | 2008-01-15 | 2009-07-30 | Seiko Instruments Inc | レベルシフタ回路 |
| JP2011019017A (ja) * | 2009-07-07 | 2011-01-27 | Toshiba Corp | レベル変換回路 |
| US8558602B2 (en) | 2009-12-01 | 2013-10-15 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JP2012044292A (ja) * | 2010-08-16 | 2012-03-01 | Renesas Electronics Corp | レベルシフタ回路および表示ドライバ回路 |
| JP2017532910A (ja) * | 2014-10-16 | 2017-11-02 | セインチップス テクノロジー カンパニーリミテッド | Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体 |
| US10200042B2 (en) | 2014-10-16 | 2019-02-05 | Sanechips Technology Co. Ltd. | IO interface level shift circuit, IO interface level shift method and storage medium |
| JP2017098813A (ja) * | 2015-11-26 | 2017-06-01 | ラピスセミコンダクタ株式会社 | レベルシフト回路及び表示ドライバ |
| JP2018186400A (ja) * | 2017-04-26 | 2018-11-22 | ラピスセミコンダクタ株式会社 | レベルシフト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050007176A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004363843A (ja) | 半導体集積回路 | |
| US7847590B2 (en) | Level shifter including cascode sets | |
| US7161386B2 (en) | Signal-level converter | |
| CN108055033B (zh) | 电平转换电路、集成电路芯片和电子设备 | |
| US7102410B2 (en) | High voltage level converter using low voltage devices | |
| US7755392B1 (en) | Level shift circuit without high voltage stress of transistors and operating at low voltages | |
| JP2007074191A (ja) | 半導体装置 | |
| EP1317067B1 (en) | One-stage voltage level shift circuit and system using the same | |
| JP2009533929A (ja) | 電子回路 | |
| JP2009260804A (ja) | パワーオン検知回路およびレベル変換回路 | |
| WO2009027468A2 (en) | Signal level converter | |
| JP4829034B2 (ja) | 半導体集積回路 | |
| TWI543536B (zh) | 採用來自輸出電力域之電力關閉信號的低電力、單軌位準移位器以及轉換電力域之間之資料信號的方法 | |
| JP2004356779A (ja) | 半導体集積回路 | |
| JP2008177755A (ja) | レベルシフト回路およびそれを用いた半導体装置 | |
| US20110001513A1 (en) | Cmos input buffer circuit | |
| KR100862452B1 (ko) | 레벨 시프터 | |
| JP5701179B2 (ja) | 半導体集積回路装置 | |
| JP4588436B2 (ja) | レベルシフタ回路 | |
| JP4053417B2 (ja) | レベル変換回路 | |
| JP5501196B2 (ja) | 出力回路 | |
| JP2011250189A (ja) | レベル変換回路及び電子機器 | |
| TWI606683B (zh) | 零靜功耗高低多端互補式多位準轉換器 | |
| JP2010093435A (ja) | 半導体集積回路 | |
| US7932747B2 (en) | Circuit arrangement and method for shifting a voltage level |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20051219 |