TWI606683B - 零靜功耗高低多端互補式多位準轉換器 - Google Patents
零靜功耗高低多端互補式多位準轉換器 Download PDFInfo
- Publication number
- TWI606683B TWI606683B TW105113683A TW105113683A TWI606683B TW I606683 B TWI606683 B TW I606683B TW 105113683 A TW105113683 A TW 105113683A TW 105113683 A TW105113683 A TW 105113683A TW I606683 B TWI606683 B TW I606683B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal input
- input source
- source
- constant voltage
- terminal
- Prior art date
Links
Description
本發明係關於一種位準轉換器，特別係關於一種零靜功耗高低多端互補式多位準轉換器。
電壓位準轉換器之功能係相當的廣泛，其主要之用途係用以溝通不同積體電路之間的信號傳遞，當應用系統需要將訊號從電壓位準較低的核心邏輯傳送到電壓位準較高的應用裝置時，電壓位準轉換器就負責將低電壓工作訊號轉換為高電壓工作訊號。
習知雙端高壓位準轉換器如圖1所示，包括疊接之一第一NMOS(N-channel metal oxide semiconductor)電晶體80及一第二NOMS電晶體81，該第一NMOS電晶體80之閘極係透過一反相器82連接一第三NOMS電晶體83，該第三NOMS電晶體83之汲極為一第一輸出端831，而該第一NOMS電晶體80之汲極端係串聯若干負載R並連接一高電位Vcc及一第二反相器84，該第二反相器84之輸出端連接一第一PMOS(P-channel metal oxide semiconductor)電晶體85之閘極，該第一PMOS電晶體85之汲極為一第二輸出端851，藉此，在同一時間內該第二NMOS電晶體81及第三NMOS電晶體83之中只有一個呈現導通(ON)之狀態；
因此，當第一輸出端831呈現低位準時，該第二輸出端851便呈現高位準，反之，當第一輸出端831呈現高位準時，該第二輸出端851便呈現低位準，然而該第一NOMS電晶體80之汲極端與該高電位Vcc及該第二反相器84之間係串聯若干負載R，因此當輸入端呈現高位準而導通時，電流必將流經該些負載R而形成靜功耗，亦即於每半個周期皆具有靜態功耗，造成不必要之耗能，輸出效率也較低。
如圖2所示，為習知閂鎖型零靜功耗單端單位準互補式電壓位準轉換電路，其係由一第一NMOS電晶體90、一第二NMOS電晶體91、一第一PMOS電晶體92、一第二PMOS電晶體93及一反相器94構成；其中輸入電壓Vin係連接該第一NMOS電晶體90之閘極，同時輸入電壓Vin透過該反相器94連接該第二NMOS電晶體91之閘極，該輸入電壓Vin之電位及該反相器94的偏壓為第一高電位電VDDL壓及地GND；藉此，在同一時間內該第一NMOS電晶體90及第二NMOS電晶體91之中只有一個呈現導通(ON)之狀態；
另，該第一NMOS電晶體90之汲極係連接該第一PMOS電晶體92之汲極，該第二NMOS電晶體91之汲極係連接該第二PMOS電晶體93之汲極，且該第一PMOS電晶體92及第二PMOS電晶體93係由交叉耦合之方式連接，因此，當該第一NMOS電晶體90關閉而該第二NMOS電晶體91導通時該第一PMOS電 晶體92的閘極電位被拉降使得該第一PMOS電晶體92導通，以致拉升該第二PMOS電晶體92的閘極電位而關閉該第二PMOS電晶體92，反之當該第一NMOS電晶體90導通而該第二NMOS電晶體91關閉時，該第二PMOS電晶體93的閘極電位被拉降使得該第二PMOS電晶體93導通，更導致該第一PMOS電晶體92關閉；
又由於該第一NMOS電晶體90與該第一PMOS電晶體92之間及該第二NMOS電晶體91與該第二PMOS電晶體93之間不具有負載R，因此當電壓位準轉換器的輸入訊號於穩態時，電壓位準轉換器中便沒有靜態電流產生，藉此便形成閂鎖型零靜功耗單端單位準互補式輸出電壓位準轉換器；
然而閂鎖型零靜功耗單端單位準互補式輸出電壓位準轉換器僅有單一高位準轉換之輸出，其於應用上具有諸多之限制，進而大幅降低其實用性。
為此，便需要一種結構簡單且零靜功耗、多端輸出互補式多位準之位準轉換器。
本發明提供一種零靜功耗高低多端互補式多位準轉換器，其主要目的係提供一種結構簡單且零靜功耗、多端輸出互補式多位準之位準轉換器。
為達前述目的，本發明零靜功耗高低多端互補式多位準轉換器，包括：
一訊號輸入系統，其具有一第一訊號輸入源及一第二訊號輸入源，該第一訊號輸入源用以提供一第一邏輯控制訊號，該第二訊號輸入源用以提供一第二邏輯控制訊號，該第二邏輯控制訊號與該第一邏輯控制訊號互為反相，該第一訊號輸入源連接一第一低端反相輸出端，該第二訊號輸入源連接一第二低端同相輸出端；
一第一電壓源，用以提供第一高電位電壓；
一第一PMOS電晶體，其閘極連接一第一高端同相輸出端，該第一PMOS電晶體之源極係連接該第一電壓源；
一第二PMOS電晶體，其閘極係連接一第二高端反相輸出端，該第二PMOS電晶體之源極係連接該第一電壓源；以及
複數定電壓元件，分別串接於該第一訊號輸入源與該第一PMOS電晶體之汲極之間，及該第二訊號輸入源與該第二PMOS電晶體之汲極之間，各該定電壓元件係以相同方向之方式依序串接。
由前述可知本發明零靜功耗高低多端互補式多位準轉換器主要係藉由於該第一訊號輸入源與該第一PMOS電晶體之間及第二訊號輸入源與該第二PMOS電晶體之間分別串聯至少一定電壓元件，進而能夠轉換至少二種位準之電壓，並使該第一訊號輸入源與該第一PMOS電晶體之間及該第二訊號輸入源與該第二PMOS電晶體之間，操作在不具有任何穩態直流通道，藉此使轉換器於穩態時不會消耗功率，進而達到零靜功耗之功效，且透過控制該些定電壓元件之數量及定電壓特性以調整本發明零靜功耗高低多端互補式多位準轉換器之輸出電壓，以達成提供一種結構簡單且零靜功耗、多端輸出互補式多位準之位準轉換器之目的。
使貴審查委員對本發明之目的、特徵及功效能夠有更進一步之瞭解與認識，以下茲請配合圖式簡單說明詳述如後：
本發明提供一種零靜功耗高低多端互補式多位準轉換器，如圖3至圖10所示，包括：
一訊號輸入系統P，其具有一第一訊號輸入源P1及一第二訊號輸入源P2，該第一訊號輸入源P1用以提供一第一邏輯控制訊號，該第二訊號輸入源P2，用以提供一第二邏輯控制訊號，該第二邏輯控制訊號與該第一邏輯控制訊號互為反相，該第一訊號輸入源P1連接一第一低端反相輸出端VoL1，該第二訊號輸入源P2連接一第二低端同相輸出端VoL2；
一第一電壓源VDDH，用以提供第一高電位電壓；
一第一PMOS電晶體40，其閘極係連接一第一高端同相輸出端VoH1，該第一PMOS電晶體40之源極係連接該第一電壓源VDDH；
一第二PMOS電晶體50，其閘極係連接一第二高端反相輸出端VoH2，該第二PMOS電晶體50之源極係連接該第一電壓源VDDH；
複數定電壓元件60，具有一負極端61及一正極端62，該些定電壓元件60分別串接於該第一訊號輸入源P1與該第一PMOS電晶體40之汲極之間，及該第二訊號輸入源P2與該第二PMOS電晶體50之汲極之間，藉由該些定電壓元件60定電壓之特性，使該第一訊號輸入源P1與該第一PMOS電晶體40之間、該第二訊號輸入源P2與該第二PMOS電晶體50之間產生電位差，當該第一訊號輸入源P1與該第一PMOS電晶體40的汲極之間，或第二訊號輸入源P2與該第二PMOS電晶體50的汲極之間串接之定電壓元件60的數量大於等於二時，各該定電壓元件60係以相同方向之方式依序串接，該第一訊號輸入源P1與該第一PMOS電晶體40之間串接之定電壓元件60的數量係等於該第二訊號輸入源P2與該第二PMOS電晶體40之間串接之定電壓元件60的數量，於本發明較佳實施例中，如圖8所示，該定電壓元件60為一反向穩壓操作的齊納二極體(Zener diode），此時與該第一訊號輸入源P1、第二訊號輸入源P2連接之定電壓元件60係由該正極端62與該第一訊號輸入源P1、第二訊號輸入源P2連接，與該第一PMOS電晶體40、第二PMOS電晶體50連接之定電壓元件60係由該負極端61與該第一PMOS電晶體40、第二PMOS電晶體50之汲極連接；於本發明另一實施例中，如圖9所示，該定電壓元件60為一順向偏壓操作的二極體( Diode），此時與該第一訊號輸入源P1、第二訊號輸入源P2連接之定電壓元件60係由該負極端61與該第一訊號輸入源P1、第二訊號輸入源P2連接，與該第一PMOS電晶體40、第二PMOS電晶體50連接之定電壓元件60係由該正極端62與該第一PMOS電晶體40、第二PMOS電晶體50之汲極連接，該些定電壓元件60之數量及操作電壓(Operating voltage)係用以控制本發明零靜功耗高低多端互補式多位準轉換器之輸出電壓；以及
複數中繼輸出端70，分別連接於各該定電壓元件60之間。
於本發明其中一個實施例中，如圖4所示，該訊號輸入系統P，包括：
一第二電壓源VDDL，用以提供第二高電位電壓；
一控制輸入源Vin，用以提供一訊號；
一第一NMOS電晶體10，其閘極係連接該控制輸入源Vin，該第一NMOS電晶體10之源極係接地GND，該第一NMOS電晶體10之汲極係連接該第一低端反相輸出端VoL1，該第一NMOS電晶體10之汲極形成該第一訊號輸入源P1；
一第三PMOS電晶體100，其閘極係連接該控制輸入源Vin，該第三PMOS電晶體100之汲極係接地GND，該第三PMOS電晶體100之源極係連接該第二低端同相輸出端VoL2，該第三PMOS電晶體100之源極形成該第二訊號輸入源P2；
該些定電壓元件60分別串接於該第一NMOS電晶體10之汲極與該第一PMOS電晶體40之汲極之間，及該第三PMOS電晶體100之源極與該第二PMOS電晶體50之汲極之間，藉由該些定電壓元件60定電壓之特性，使該第一NMOS電晶體10與該第一PMOS電晶體40之間、該第三PMOS電晶體100與該第二PMOS電晶體50之間產生電位差，當該第一NMOS電晶體10的汲極與該第一PMOS電晶體40的汲極之間，或該第三PMOS電晶體100的源極與該第二PMOS電晶體50的汲極之間串接之定電壓元件60的數量大於等於二時，各該定電壓元件60係以相同方向之方式依序串接，該第一NMOS電晶體10與該第一PMOS電晶體40之間串接之定電壓元件60的數量係等於該第三PMOS電晶體100與該第二PMOS電晶體40之間串接之定電壓元件60的數量。
於本發明另一個實施例中，如圖5所示，該訊號輸入系統，包括：
該第二電壓源VDDL，用以提供第二高電位電壓；
該控制輸入源Vin，用以提供一訊號；
一反相器20，其具有一正相輸入端21及反相輸入端22，該正相輸入端21係連接該控制輸入源Vin，該反相器20的偏壓為該第二電壓源VDDL及地GND；
該第一NMOS電晶體10，其閘極係連接該控制輸入源Vin，該第一NMOS電晶體10之源極係接地GND，該第一NMOS電晶體10之汲極係連接該第一低端反相輸出端VoL1，該第一NMOS電晶體10之汲極形成該第一訊號輸入源P1；
該第二NMOS電晶體30，其閘極係連接該反相器20之反相輸入端22，該第二NMOS電晶體30之源極係接地GND，該第二NMOS電晶體之汲極係連接該第二低端同相輸出端VoL2，該第二NMOS電晶體之汲極形成該第二訊號輸入源P2；
該些定電壓元件60分別串接於該第一NMOS電晶體10之汲極與該第一PMOS電晶體40之汲極之間，及該第二NMOS電晶體30之汲極與該第二PMOS電晶體50之汲極之間，藉由該些定電壓元件60定電壓之特性，使該第一NMOS電晶體10與該第一PMOS電晶體40之間、該第二NMOS電晶體30與該第二PMOS電晶體50之間產生電位差，當該第一NMOS電晶體10的汲極與該第一PMOS電晶體40的汲極之間，或該第二NMOS電晶體30的汲極與該第二PMOS電晶體50的汲極之間串接之定電壓元件60的數量大於等於二時，各該定電壓元件60係以負極端61連接正極端62之方式依序串接，該第一NMOS電晶體10與該第一PMOS電晶體40之間串接之定電壓元件60的數量係等於該第二NMOS電晶體30與該第二PMOS電晶體40之間串接之定電壓元件60的數量。
於本發明其中一個實施例中，如圖5所示，該定電壓元件60為齊納二極體，該定電壓元件60之數量為四，其中二個該定電壓元件60係串接於該第一訊號輸入源P1及第一PMOS電晶體40之間，其餘二個定該定電壓元件60係串接於該第二訊號輸入源P2與該第二PMOS電晶體50之間，當每一個該定電壓元件60皆理想，且各定電壓元件60之操作電壓(Operating voltage)為5V，該第一電壓源VDDH為25V，該第一訊號輸入源P1輸入一高電位時，該第一低端反相輸出端VoL1便輸出0V，該第一PMOS電晶體40為開路，第一高端同相輸出端VoH1輸出10V，該第二PMOS電晶體50導通，該第二高端反相輸出端VoH2輸出25V， 該第二訊號輸入源P2為低電位，該第二低端同相輸出端VoL2便輸出15V；反之，該第一訊號輸入源P1輸入一低電位時，該第一低端反相輸出端VoL1便輸出15V，該第一PMOS電晶體40導通，第一高端同相輸出端VoH1輸出25V，該第二PMOS電晶體50開路，該第二高端反相輸出端VoH1輸出10V，該第二訊號輸入源P2為高電位，該第二低端同相輸出端VoL2輸出0V。
於本發明另一個實施例中，如圖6所示，該定電壓元件60為齊納二極體，該定電壓元件60之數量為六，其中三個該定電壓元件60係串接於該第一訊號輸入源P1與該第一PMOS電晶體40之間，其餘三個該定電壓元件60係串接於該第二訊號輸入源P2與該第二PMOS電晶體50之間，當每一個該定電壓元 件60皆理想，且各定電壓元件60之操作電壓(Operating voltage)為5V，該第一電壓源VDDH為25V，該第一訊號輸入源P1輸入一高電位時，該第一低端反相輸出端VoL1輸出0V，該第一PMOS電晶體40為開路，第一高端同相輸出端VoH1輸出15V，該第二PMOS電晶體50導通，該第二高端反相輸出端VoH2輸出25V，該第二訊號輸入源P2為低電位，該第二低端同相輸出端VoL2便輸出10V；反之，該第一訊號輸入源P1輸入一低電位時，該第一低端反相輸出端VoL1便輸 出10V，該第一PMOS電晶體40導通，第一高端同相輸出端VoH1輸出25V，該第二PMOS電晶體50開路，該第二高端反相輸出端VoH2輸出15V，該第二訊號輸入源P2輸入一高電位，該第二低端同相輸出端VoL2輸出0V。
於本發明又一個實施例中，如圖7所示，該定電壓元件60為齊納二極體，該定電壓元件60之數量為六，其中三個該定電壓元件60係串接於該第一訊號輸入源P1與該第一PMOS電晶體40之間，其餘三個該定電壓元件60係串接於該第二訊號輸入源P2與該第二PMOS電晶體50之間，當每一個該定電壓元件60皆理想，且各該定電壓元件60之操作電壓(Operating voltage)為5V，該第一電壓源VDDH為25V時；
定義自該第一訊號輸入源P1至該第一PMOS電晶體40之定電壓元件60依序為第一定電壓元件Z1、第二定電壓元件Z2及第三定電壓元件Z3，自該第二訊號輸入源P2至該第二PMOS電晶體50之定電壓元件60依序為第四定電壓元件Z4、第五定電壓元件Z5及第六定電壓元件Z6；另包括四個該中繼輸出端70，分別連接於第一定電壓元件Z1與第二定電壓元件Z2之間、第二定電壓元件Z2與第三定電壓元件Z3之間、第四定電壓元件Z4與第五定電壓元件Z5之間、第五定電壓元件Z5與第六定電壓元件Z6之間，定義連接於第一定電壓元件Z1與第二定電壓元件Z2之間的中繼輸出端70為一第一中繼輸出端71、連接於第二定電壓元件Z2與第三定電壓元件Z3之間的中繼輸出端70為一第二中繼輸出端72、連接於第四定電壓元件Z4與第五定電壓元件Z5之間的中繼輸出端70為一第三中繼輸出端73、連接於第五定電壓元件Z5與第六定電壓元件Z6之間的中繼輸出端70為一第四中繼輸出端74；
該第一訊號輸入源P1輸入一高電位時，該第一低端反相輸出端VoL1輸出0V，該第一中繼輸出端71輸出5V，該第二中繼輸出端72輸出10V，該第一PMOS電晶體40為開路，該第一高端同相輸出端VoH1輸出15V，該第二PMOS電晶體50導通，該第二高端反相輸出端VoH2輸出25V ，該第四中繼輸出端74輸出20V，該第三中繼輸出端73輸出15V，該第二訊號輸入源P2為低電位，該第二低端同相輸出端VoL2便輸出10V；反之，該第一訊號輸入源P1輸入一低電位時該第一NMOS電晶體10開路，該第一低端反相輸出端VoL1便輸出10V，該第一中繼輸出端71輸出15V，該第二中繼輸出端72輸出20V，該第一PMOS電晶體40導通，第一高端同相輸出端VoH1輸出25V，該第二PMOS電晶體50開路，該第二高端反相輸出端VoH2輸出15V，該第四中繼輸出端74輸出10V，該第三中繼輸出端73輸出5V，該第二訊號輸入源P2為高電位，該第二低端同相輸出端VoL2輸出0V。
如圖10所示，為本發明零靜功耗高低多端互補式多位準轉換器降壓型態，包括：
該訊號輸入系統P，其具有該第一訊號輸入源P1及該第二訊號輸入源P2，該第一訊號輸入源P1連接一第一高端反相輸出端VoH11，該第二訊號輸入源P2連接一第二高端反相輸出端VoH22；
一負電壓源VEE，用以提供一負電壓；
該第一NMOS電晶體10，其閘極係連接一第一低端同相輸出端VoL11，該第一NMOS電晶體10之源極係連接該負電壓源VEE；
該第二NMOS電晶體30，其閘極係連接一第二低端同相輸出端VoL22，該第二NMOS電晶體30之源極係連接該負電壓源VEE；
該些定電壓元件60，分別串接於該第一訊號輸入源P1與該第一NMOS電晶體10之汲極之間，及該第二訊號輸入源P2與該第二NMOS電晶體30之汲極之間，當該定電壓元件60為一反向穩壓操作的齊納二極體(Zener diode）時，與該第一訊號輸入源P1、第二訊號輸入源P2連接之定電壓元件60係由該負極端61與該第一訊號輸入源P1、第二訊號輸入源P2連接，與該第一NMOS電晶體10、第二NMOS電晶體30連接之定電壓元件60係由該正極端62與該第一NMOS電晶體10、第二NMOS電晶體30之汲極連接；當該定電壓元件60為一順向偏壓操作的二極體( Diode）時，與該第一訊號輸入源P1、第二訊號輸入源P2連接之定電壓元件60係由該正極端62與該第一訊號輸入源P1、第二訊號輸入源P2連接，與該第一NMOS電晶體10、第二NMOS電晶體30連接之定電壓元件60係由該負極端61與該第一NMOS電晶體10、第二NMOS電晶體30之汲極連接，該些定電壓元件60之數量及操作電壓(Operating voltage)係用以控制本發明零靜功耗高低多端互補式多位準轉換器之輸出電壓。
由前述可知，本發明零靜功耗高低多端互補式多位準轉換器主要係藉由於該第一訊號輸入源P1與該第一PMOS電晶體40之間及該第二訊號輸入源P2與該第二PMOS電晶體50之間分別串聯至少一定電壓元件60，進而藉由該定電壓元件60之特性能使轉換器得以轉換二種位準之電壓，並且該第一訊號輸入源P1與該第一PMOS電晶體40之間及該第二訊號輸入源P2與該第二PMOS電晶 體50之間不具有任何穩態直流通道，藉此使轉換器於穩態時不會消耗功率，進而達到零靜功耗之功效，又透過控制該些定電壓元件60之數量及操作電壓調整本發明零靜功耗高低多端互補式多位準轉換器之輸出電壓，以達成提供一種結構簡單、零靜功耗、多端輸出互補式多位準之位準轉換器之目的。
《習知技術》
80‧‧‧第一NMOS電晶體
81‧‧‧第二NOMS電晶體
82‧‧‧反相器
83‧‧‧第三NOMS電晶體
831‧‧‧第一輸出端
84‧‧‧第二反相器
85‧‧‧第一PMOS電晶體
851‧‧‧第二輸出端
90‧‧‧第一NMOS電晶體
91‧‧‧第二NMOS電晶體
92‧‧‧第一PMOS電晶體
93‧‧‧第二PMOS電晶體
94‧‧‧反相器
R‧‧‧負載
Vin‧‧‧輸入電壓
Vcc‧‧‧高電位
VDDL‧‧‧第一高電位電
GND‧‧‧地
《本發明》
10‧‧‧第一NMOS電晶體
20‧‧‧反相器
21‧‧‧正相輸入端
22‧‧‧反相輸入端
30‧‧‧第二NMOS電晶體
40‧‧‧第一PMOS電晶體
50‧‧‧第二PMOS電晶體
60‧‧‧定電壓元件
61‧‧‧負極端
62‧‧‧正極端
70‧‧‧中繼輸出端
71‧‧‧第一中繼輸出端
72‧‧‧第二中繼輸出端
73‧‧‧第三中繼輸出端
74‧‧‧第四中繼輸出端
100‧‧‧第三PMOS電晶體
Vin‧‧‧控制輸入源
VoL1‧‧‧第一低端反相輸出端
VoL11‧‧‧第一低端同相輸出端
VoL2‧‧‧第二低端同相輸出端
VoL22‧‧‧第二低端同相輸出端
VoH1‧‧‧第一高端同相輸出端
VoH11‧‧‧第一高端反相輸出端
VoH2‧‧‧第二高端反相輸出端
VoH22‧‧‧第二高端反相輸出端
VDDH‧‧‧第一電壓源
VDDL‧‧‧第二電壓源
GND‧‧‧地
Z1‧‧‧第一定電壓元件
Z2‧‧‧第二定電壓元件
Z3‧‧‧第三定電壓元件
Z4‧‧‧第四定電壓元件
Z5‧‧‧第五定電壓元件
Z6‧‧‧第六定電壓元件
80‧‧‧第一NMOS電晶體
81‧‧‧第二NOMS電晶體
82‧‧‧反相器
83‧‧‧第三NOMS電晶體
831‧‧‧第一輸出端
84‧‧‧第二反相器
85‧‧‧第一PMOS電晶體
851‧‧‧第二輸出端
90‧‧‧第一NMOS電晶體
91‧‧‧第二NMOS電晶體
92‧‧‧第一PMOS電晶體
93‧‧‧第二PMOS電晶體
94‧‧‧反相器
R‧‧‧負載
Vin‧‧‧輸入電壓
Vcc‧‧‧高電位
VDDL‧‧‧第一高電位電
GND‧‧‧地
《本發明》
10‧‧‧第一NMOS電晶體
20‧‧‧反相器
21‧‧‧正相輸入端
22‧‧‧反相輸入端
30‧‧‧第二NMOS電晶體
40‧‧‧第一PMOS電晶體
50‧‧‧第二PMOS電晶體
60‧‧‧定電壓元件
61‧‧‧負極端
62‧‧‧正極端
70‧‧‧中繼輸出端
71‧‧‧第一中繼輸出端
72‧‧‧第二中繼輸出端
73‧‧‧第三中繼輸出端
74‧‧‧第四中繼輸出端
100‧‧‧第三PMOS電晶體
Vin‧‧‧控制輸入源
VoL1‧‧‧第一低端反相輸出端
VoL11‧‧‧第一低端同相輸出端
VoL2‧‧‧第二低端同相輸出端
VoL22‧‧‧第二低端同相輸出端
VoH1‧‧‧第一高端同相輸出端
VoH11‧‧‧第一高端反相輸出端
VoH2‧‧‧第二高端反相輸出端
VoH22‧‧‧第二高端反相輸出端
VDDH‧‧‧第一電壓源
VDDL‧‧‧第二電壓源
GND‧‧‧地
Z1‧‧‧第一定電壓元件
Z2‧‧‧第二定電壓元件
Z3‧‧‧第三定電壓元件
Z4‧‧‧第四定電壓元件
Z5‧‧‧第五定電壓元件
Z6‧‧‧第六定電壓元件
圖1 為習知非零靜功耗雙端高壓位準轉換電路。 圖2 為習知閂鎖型零靜功耗單端單位準互補式電壓位準轉換電路。 圖3 為本發明零靜功耗高低多端互補式多位準轉換器較佳實施例之示意圖。 圖4 為本發明零靜功耗高低多端互補式多位準轉換器其中一個實施例之示意 圖。 圖5 為本發明零靜功耗高低多端互補式多位準轉換器另一個實施例之示意圖。 圖6 為本發明零靜功耗高低多端互補式多位準轉換器較佳實施態樣。 圖7 為本發明零靜功耗高低多端互補式多位準轉換器較佳實施態樣。 圖8 為本發明零靜功耗高低多端互補式多位準轉換器較佳實施態樣。 圖9 為本發明零靜功耗高低多端互補式多位準轉換器較佳實施態樣。 圖10 為本發明零靜功耗高低多端互補式多位準轉換器降壓型態之示意 圖。
40‧‧‧第一PMOS電晶體
50‧‧‧第二PMOS電晶體
60‧‧‧定電壓元件
61‧‧‧負極端
62‧‧‧正極端
P‧‧‧訊號輸入系統
P1‧‧‧第一訊號輸入源
P2‧‧‧第二訊號輸入源
VoL1‧‧‧第一低端反相輸出端
VoL2‧‧‧第二低端同相輸出端
VoH1‧‧‧第一高端同相輸出端
VoH2‧‧‧第二高端反相輸出端
VDDH‧‧‧第一電壓源
Claims (10)
- 一種零靜功耗高低多端互補式多位準轉換器，包括：一訊號輸入系統，其具有一第一訊號輸入源及一第二訊號輸入源，該第一訊號輸入源用以提供一第一邏輯控制訊號，該第二訊號輸入源用以提供一第二邏輯控制訊號，該第二邏輯控制訊號與該第一邏輯控制訊號互為反相，該第一訊號輸入源連接一第一低端反相輸出端，該第二訊號輸入源連接一第二低端同相輸出端；一第一電壓源，用以提供第一高電位電壓；一第一PMOS電晶體，其閘極連接一第一高端同相輸出端，該第一PMOS電晶體之源極係連接該第一電壓源；一第二PMOS電晶體，其閘極係連接一第二高端反相輸出端，該第二PMOS電晶體之源極係連接該第一電壓源；以及複數定電壓元件，分別串接於該第一訊號輸入源與該第一PMOS電晶體之汲極之間，及該第二訊號輸入源與該第二PMOS電晶體之汲極之間，各該定電壓元件係以相同方向之方式依序串接。
- 如申請專利範圍第1項所述之零靜功耗高低多端互補式多位準轉換器，其中，該第一訊號輸入源與該第一PMOS電晶體之間串接之定電壓元件的數量係等於該第二訊號輸入源與該第二PMOS電晶體之間串接之定電壓元件的數量。
- 如申請專利範圍第2項所述之零靜功耗高低多端互補式多位準轉換器，其中，該定電壓元件為一齊納二極體，該定電壓元件具有一負極端及一正極端，與該第一訊號輸入源及該第二訊號輸入源連接之定電壓元件係由該正 極端與該第一訊號輸入源及該第二訊號輸入源之汲極連接，與該第一PMOS電晶體及該第二PMOS電晶體連接之定電壓元件係由該負極端與該第一PMOS電晶體及該第二PMOS電晶體之汲極連接。
- 如申請專利範圍第2項所述之零靜功耗高低多端互補式多位準轉換器，其中，該定電壓元件為一二極體，該定電壓元件具有一負極端及一正極端，與該第一訊號輸入源及該第二訊號輸入源連接之定電壓元件係由該負極端與該第一訊號輸入源及該第二訊號輸入源連接，與該第一PMOS電晶體及該第二PMOS電晶體連接之該定電壓元件係由該正極端與該第一PMOS電晶體及該第二PMOS電晶體之汲極連接。
- 如申請專利範圍第2項所述之零靜功耗高低多端互補式多位準轉換器，其中，另包括複數中繼輸出端，各該中繼輸出端分別連接於各該定電壓元件之間。
- 如申請專利範圍第1項至第5項任一項所述之零靜功耗高低多端互補式多位準轉換器，其中，該訊號輸入系統包括：一第二電壓源，用以提供第二高電位電壓；一控制輸入源，用以提供一訊號；一第一NMOS電晶體，其閘極係連接該控制輸入源，該第一NMOS電晶體之源極係接地，該第一NMOS電晶體之汲極係連接該第一低端反相輸出端，該第一NMOS電晶體之汲極形成該第一訊號輸入源；一第三PMOS電晶體，其閘極係連接該控制輸入源，該第三PMOS電晶體之汲極係接該地，該第三PMOS電晶體之源極係連接該第二低端同相輸出端，該第三PMOS電晶體之源極形成該第二訊號輸入源； 該些定電壓元件分別串接於該第一NMOS電晶體之汲極與該第一PMOS電晶體之汲極之間，及該第三PMOS電晶體之源極與該第二PMOS電晶體之汲極之間。
- 如申請專利範圍第1項至第5項任一項所述之零靜功耗高低多端互補式多位準轉換器，其中，該訊號輸入系統，包括：一第二電壓源，用以提供第二高電位電壓；一控制輸入源，用以提供一訊號；一反相器，其具有一正相輸入端及反相輸入端，該正相輸入端係連接該控制輸入源，該反相器的偏壓為該第二電壓源及地；一第一NMOS電晶體，其閘極係連接該控制輸入源，該第一NMOS電晶體之源極係接該地，該第一NMOS電晶體之汲極係連接該第一低端反相輸出端，該第一NMOS電晶體之汲極形成該第一訊號輸入源；一第二NMOS電晶體，其閘極係連接該反相器之反相輸入端，該第二NMOS電晶體之源極係接該地，該第二NMOS電晶體之汲極係連接該第二低端同相輸出端，該第二NMOS電晶體之汲極形成該第二訊號輸入源；該些定電壓元件分別串接於該第一NMOS電晶體之汲極與該第一PMOS電晶體之汲極之間，及該第二NMOS電晶體之汲極與該第二PMOS電晶體之汲極之間。
- 一種零靜功耗高低多端互補式多位準轉換器，包括：一訊號輸入系統，其具有該第一訊號輸入源及一第二訊號輸入源，該第一訊號輸入源連接一第一高端反相輸出端，該第二訊號輸入源連接一第二高端反相輸出端； 一負電壓源，用以提供一負電壓；一第一NMOS電晶體，其閘極係連接一第一低端同相輸出端，該第一NMOS電晶體之源極係連接該負電壓源；一第二NMOS電晶體，其閘極係連接一第二低端同相輸出端，該第二NMOS電晶體之源極係連接該負電壓源；複數定電壓元件，分別串接於該第一訊號輸入源與該第一NMOS電晶體之汲極之間，及該第二訊號輸入源與該第二NMOS電晶體之汲極之間，各該定電壓元件係以相同方向之方式依序串接。
- 如申請專利範圍第8項所述之零靜功耗高低多端互補式多位準轉換器，其中，該定電壓元件為一齊納二極體，該定電壓元件具有一負極端及一正極端，與該第一訊號輸入源及該第二訊號輸入源連接之定電壓元件係由該負極端與該第一訊號輸入源及第二訊號輸入源連接，與該第一NMOS電晶體、第二NMOS電晶體連接之定電壓元件係由該正極端與該第一NMOS電晶體、第二NMOS電晶體之汲極連接。
- 如申請專利範圍第8項所述之零靜功耗高低多端互補式多位準轉換器，其中，當該定電壓元件為一二極體，該定電壓元件具有一負極端及一正極端，與該第一訊號輸入源及該第二訊號輸入源連接之定電壓元件係由該正極端與該第一訊號輸入源、第二訊號輸入源連接，與該第一NMOS電晶體及該第二NMOS電晶體連接之定電壓元件係由該負極端與該第一NMOS電晶體及該第二NMOS電晶體之汲極連接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113683A TWI606683B (zh) | 2016-05-03 | 2016-05-03 | 零靜功耗高低多端互補式多位準轉換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105113683A TWI606683B (zh) | 2016-05-03 | 2016-05-03 | 零靜功耗高低多端互補式多位準轉換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI606683B true TWI606683B (zh) | 2017-11-21 |
| TW201810901A TW201810901A (zh) | 2018-03-16 |
Family
ID=61023282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105113683A TWI606683B (zh) | 2016-05-03 | 2016-05-03 | 零靜功耗高低多端互補式多位準轉換器 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI606683B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020008689A1 (en) * | 2000-06-27 | 2002-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Level shifter |
| TWI237947B (en) * | 2001-07-12 | 2005-08-11 | Sanyo Electric Co | Level transducing circuit |
| TW200845542A (en) * | 2007-05-07 | 2008-11-16 | Macronix Int Co Ltd | Power switch circuit |
| US20100109742A1 (en) * | 2008-10-31 | 2010-05-06 | Nec Electronics Corporation | Level shift circuit |
| TW201406066A (zh) * | 2012-07-16 | 2014-02-01 | Novatek Microelectronics Corp | 動態控制電位移位電路 |
-
2016
- 2016-05-03 TW TW105113683A patent/TWI606683B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020008689A1 (en) * | 2000-06-27 | 2002-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Level shifter |
| TWI237947B (en) * | 2001-07-12 | 2005-08-11 | Sanyo Electric Co | Level transducing circuit |
| TW200845542A (en) * | 2007-05-07 | 2008-11-16 | Macronix Int Co Ltd | Power switch circuit |
| US20100109742A1 (en) * | 2008-10-31 | 2010-05-06 | Nec Electronics Corporation | Level shift circuit |
| TW201406066A (zh) * | 2012-07-16 | 2014-02-01 | Novatek Microelectronics Corp | 動態控制電位移位電路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201810901A (zh) | 2018-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7511555B2 (en) | Level conversion circuit and input-output device using same | |
| TWI433442B (zh) | 電壓轉換電路 | |
| JPH11274912A (ja) | レベルシフト回路 | |
| CN106899288B (zh) | 电平转换电路 | |
| CN104124957A (zh) | 电平转换电路 | |
| US7262639B2 (en) | High-speed comparator | |
| TWI415388B (zh) | 電晶體免於高電壓應力並可操作在低電壓之電位轉換電路 | |
| JP2016535487A (ja) | ラッチコンパレータ回路および方法 | |
| TWI692204B (zh) | 轉壓器 | |
| TWI660585B (zh) | 鎖存器電路 | |
| US7358790B2 (en) | High performance level shift circuit with low input voltage | |
| JP2007329518A (ja) | チョッパ型コンパレータ | |
| CN107222198B (zh) | 电平移位电路 | |
| TWI606683B (zh) | 零靜功耗高低多端互補式多位準轉換器 | |
| JP4386918B2 (ja) | レベルシフト回路及びこれを備えた半導体集積回路 | |
| TWI739695B (zh) | 轉壓器 | |
| JP2012249261A (ja) | レベルシフト回路 | |
| JP4588436B2 (ja) | レベルシフタ回路 | |
| KR20080045351A (ko) | 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로 | |
| TWI789242B (zh) | 電位轉換電路 | |
| US8502559B2 (en) | Level translator | |
| KR100705292B1 (ko) | 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로 | |
| US20160294370A1 (en) | A cmos level shifter with reduced high voltage transistor count | |
| TWI578707B (zh) | 電壓準位移位電路 | |
| EP2760134A1 (en) | Level-shifting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |