KR100705292B1 - 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로 - Google Patents

레벨 쉬프팅 회로와 연결된 저전력 인버터 회로 Download PDF

Info

Publication number
KR100705292B1
KR100705292B1 KR1020050066696A KR20050066696A KR100705292B1 KR 100705292 B1 KR100705292 B1 KR 100705292B1 KR 1020050066696 A KR1020050066696 A KR 1020050066696A KR 20050066696 A KR20050066696 A KR 20050066696A KR 100705292 B1 KR100705292 B1 KR 100705292B1
Authority
KR
South Korea
Prior art keywords
transistor
inverter
load
load transistor
electrically connected
Prior art date
Application number
KR1020050066696A
Other languages
English (en)
Other versions
KR20070011955A (ko
Inventor
이돈우
Original Assignee
화인아이씨스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 화인아이씨스 주식회사 filed Critical 화인아이씨스 주식회사
Priority to KR1020050066696A priority Critical patent/KR100705292B1/ko
Publication of KR20070011955A publication Critical patent/KR20070011955A/ko
Application granted granted Critical
Publication of KR100705292B1 publication Critical patent/KR100705292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 레벨 쉬프트 회로의 출력 단자 인버터에 관한 발명으로, 서로 반대 위상의 두개의 입력단자, 입력단자에 각각 전기적으로 연결된 구동 트랜지스터, 각각의 구동 트랜지스터에 전기적으로 연결된 부하 트랜지스터, 각각의 부하 트랜지스터와 전기적으로 연결된 부하 트랜지스터를 포함하는 레벨 쉬프트 회로와 입력 단자를 2개로 구분하여 상기 부하 트랜지스터들과 구동 트랜지스터들 가운데 하나로부터 각각 출력되는 신호를 전달받는 인버터 회로를 포함하는 것을 특징으로 한다.
본 발명에 의하면 레벨 쉬프트 회로의 출력 단자 인버터의 관통전류 및 구동전류를 줄일 수 있어서 저 전력소모 반도체 설계에 효과적이다.
레벨 쉬프트 회로, 인버터, 반도체 설계

Description

레벨 쉬프팅 회로와 연결된 저전력 인버터 회로{Low Power Inverter Circuit coupled to Level Shifting Circuit}
도 1은 종래의 레벨 쉬프트 회로를 도시한 것이다.
도 2는 종래의 레벨 쉬프트 회로와 인버터가 연결된 회로를 도시한 것이다.
도 3은 종래의 인버터 회로를 도시한 것이다.
도 4는 본 발명에 의한 레벨 쉬프트 회로와 인버터가 연결된 회로의 일실시예를 도시한 것이다.
도 5는 본 발명에 의한 인버터 회로를 도시한 것이다.
도 6은 본 발명에 의한 레벨 쉬프트 회로의 실시예를 도시한 것이다.
도 7은 본 발명에 의한 레벨 쉬프트 회로와 인버터가 연결된 회로의 다른 일실시예를 도시한 것이다.
도 8은 본 발명에 의한 레벨 쉬프트 회로의 다른 실시예를 도시한 것이다.
도 9는 본 발명에 의한 레벨 쉬프트 회로와 인버터가 연결된 회로의 또 다른 일실시예를 도시한 것이다.
도 10은 본 발명에 의한 레벨 쉬프트 및 인버터의 입출력 파형 및 VDD단자 전류 소모를 도시한 실험 차트.
도 11은 상기 도 10의 IDD단자를 확대한 실험 차트이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 레벨 쉬프트 회로 40, 140 : 인버터
INA :제1 입력단자 INB : 제2 입력단자
NH1 : 제1 구동 트랜지스터 NH2 : 제2 구동 트랜지스터
PH1 : 제1 부하 트랜지스터 PH2 : 제2 부하 트랜지스터
PH3 : 제3 부하트랜지스터 PH4 : 제4 부하 트랜지스터
OUTA : 제1 출력단자 OUTB : 제2 출력단자
PH5 : 제1 인버터 트랜지스터 NH5 : 제2 인버터 트랜지스터
SHLD : 쉴드(Shield) VTHofPH1 : PH1 MOS의 문턱전압
본 발명은 회로 기술에 관한 것으로, 더욱 상세하게는 레벨 쉬프팅 회로와 연결된 인버터 회로에 관한 것이다.
전기 전자 회로에서는 종종 신호의 레벨을 변환시킬 필요성이 있는데, 이런 신호의 레벨을 변환시키는 회로를 레벨 쉬프트 회로라 한다. 일반적으로 레벨 쉬프트 회로란 작은 로직 전압을 큰 로직 전압으로 변환시키는 회로로서 예를 들어 전원전압(VDD)에 3.3V, 그라운드(VSS)에 0V가 입력되면 레벨 쉬프트 회로를 거치게 되면 VDD는 5V, VSS는 0V가 출력되는 회로이다.
도 1은 종래의 레벨 쉬프트 회로를 도시한 회로도이다.
도 1에 의하면 레벨 쉬프트 회로(10)는 저전압 레벨의 입력신호를 받는 제1 입력단자(INA), 제1 입력단자와 반대의 위상을 가지고 입력신호를 받는 제2 입력단자(INB), 상기 제1 입력단자에 연결된 제1 구동 트랜지스터(NH1), 제2 입력단자에 연결된 제2 구동 트랜지스터(NH2), 제1 구동 트랜지스터와 제1 노드(net1)로 전기적으로 연결된 제1 부하 트랜지스터(PH1) 및 제2 구동 트랜지스터와 제2 노드(net2)에 의해 전기적으로 연결된 제2 부하 트랜지스터(PH2)를 포함한다.
그리고 각 입력단자의 부하로서 제1 부하 트랜지스터(PH1)와 제3 노드(net3)로 전기적으로 연결된 제3 부하트랜지스터(PH3), 제2 부하 트랜지스터(PH2)와 제4 노드(net4)로 전기적으로 연결된 제4 부하 트랜지스터(PH4)를 포함하고, 상기 제1 노드(net1)는 제4 부하 트랜지스터(PH4)의 게이트 단과 연결되고, 상기 제2 노드(net2)는 제3 부하 트랜지스터(PH3)의 게이트 단과 연결된다.
또한, 상기 제1 노드(net1)와 연결되어 신호를 출력하는 제1 출력단자(LS_OUTA) 및 상기 제2 노드(net2)와 연결되어 신호를 출력하는 제2 출력단자(LS_OUTB)를 포함한다.
도 2는 종래의 레벨 쉬프트 회로와 인버터가 연결된 회로를 도시한 것이다.
레벨 쉬프트 회로(10)와 연결되어 있는 제1 인버터(21)는 제1 구동 트랜지스터(NH1)와 제1 부하 트랜지스터(PH1)가 연결된 제1 노드(net1)와 연결된다.
레벨 쉬프트 회로(10)와 연결되어 있는 제2 인버터(22)는 제2 구동 트랜지스터(NH2)와 제2 부하 트랜지스터(PH2)가 연결된 제2 노드(net2)와 연결된다.
도 1과 도 2에 의하면 제1 입력단자(INA)에 저 전압 고 레벨(High Level)의 신호가 입력되고 제2 입력단자(INB)에 저 전압 저 레벨(Low Level)의 신호가 입력되면, 제1 구동 트랜지스터(NH1)와 제2 부하 트랜지스터(PH2)는 'ON', 제2 구동 트랜지스터(NH2)와 제1 부하 트랜지스터(PH1)는 'OFF'된다. 이에 의해 제4 부하 트랜지스터(PH4)는 'ON'되어 제2 노드(net2)는 전원전압(VDD)이 인가되고, 제3 부하 트랜지스터(PH3)는 'OFF'되어 제1 노드(net1)는 접지전압(VSS)이 인가되어 제1 출력단자(OUTA)로 전원전압(VDD)이 출력되고, 제2 출력단자(OUTB)는 접지전압(VSS)이 출력 된다.
반대로, 제1 입력단자(INA)에 저 전압 저 레벨의 신호가 입력되고 제2 입력단자(INB)에 저 전압 고 레벨의 신호가 입력되면, 제1 구동 트랜지스터(NH1)와 제2 구동 트랜지스터(PH2)는 'OFF', 제2 구동 트랜지스터(NH2)와 제2 구동 트랜지스터(PH1)는 'ON'된다. 이에 의해 제4 구동 트랜지스터(PH4)는 'OFF'되어 제2 노드(net2)는 접지전압(VSS)이 인가되고, 제3 구동 트랜지스터(PH3)는 'ON'되어 제1 노드(net1)은 전원전압(VDD)이 인가된다.
따라서 제1 출력단자(OUTA)는 레벨 쉬프트 회로와 연결된 제1 인버터(21)의 접지전압(VSS)으로, 제2 출력단자(OUTB)는 제2 인버터(22)의 전원전압(VDD)으로 된다.
도 3은 인버터회로의 구성을 도시한 것이다.
전원전압(VDD)과 연결된 제1 인버터 트랜지스터(PH5)와 접지전압(VSS)과 연결된 제2 인버터 트랜지스터(NH5)로 구성되고, 이상적인 인버터의 동작은 입력신호에 대 하여 제1 인버터 트랜지스터(PH5)와 제2 인버터 트랜지스터(NH5) 중에서 하나만 'ON'되는 것이다.
그러나 접지전압(VSS)으로부터 전원전압(VDD)까지의 레벨로 동작하는 제1 노드(net1), 제2 노드(net2)에 의해 제1 인버터(21)와 제2 인버터(22)의 제1 인버터 트랜지스터(PH5)와 제2 인버터 트랜지스터(NH5)가 동시에 'ON'되는 구간이 발생하여 전원전압(VDD)으로부터 접지전압(VSS)으로 흐르는 관통 전류가 발생하고, 또 제1 인버터 트랜지스터(PH5)의 입력 전압이 접지전압(VSS) 레벨이 입력될 때 전원전압(VDD) 단자에서 제1 인버터 트랜지스터(PH5)로 과도한 전류가 발생할 수 있다.
이러한 레벨 쉬프트 회로의 출력단자 인버터에서 발생하는 관통 전류 및 구동 전류는 휴대용 전자 제품의 전력 소모를 증가와 이로 인한 수명 감소의 원인이 된다.
본 발명은 상기된 바와 같은 문제점을 해결하기 위하여 제안된 것으로서, 인버터의 입력 단자를 2개로 구분하여 레벨 쉬프트 회로의 출력단자 인버터에서 발생하는 관통 전류 및 구동 전류를 감소시키는데 그 목적이 있다.
상기 기술적 과제를 이루기 위한 본 발명의 따른 레벨 쉬프팅 회로와 연결된 저 전력 인버터 회로는 입력이 들어오는 제1 입력단자, 상기 제1 입력단자와는 서로 반대 위상의 입력이 들어오는 제2 입력단자, 상기 제1 입력단자에 연결된 제1 구동 트랜지스터, 상기 제2 입력단자에 연결된 제2 구동 트랜지스터, 상기 제1 구동 트랜지스터와 전기적으로 연결된 제1 부하 트랜지스터, 상기 제2 구동 트랜지스터와 전기적으로 연결된 제2 부하 트랜지스터, 상기 제1 부하 트랜지스터와 전기적으로 연결된 제3 부하 트랜지스터, 상기 제2 부하 트랜지스터와 전기적으로 연결된 제4 부하 트랜지스터를 포함하고, 상기 제4 부하 트랜지스터의 게이트는 상기 제1 구동 트랜지스터와 상기 제1 부하 트랜지스터가 전기적으로 연결된 제1 노드에 연결되고, 상기 제3 부하 트랜지스터의 게이트는 상기 제2 구동 트랜지스터와 상기 제2 부하 트랜지스터가 전기적으로 연결된 제2 노드에 연결된 레벨 쉬프팅 회로; 게이트가 상기 제1 부하 트랜지스터와 제3 부하 트랜지스터가 전기적으로 연결된 제3 노드에 연결되는 제1 인버터 트랜지스터 및 게이트가 상기 제1 구동 트랜지스터와 제1 부하 트랜지스터가 전기적으로 연결된 제1 노드에 연결되는 제2 인버터 트랜지스터를 포함하는 제1 인버터 회로; 및 게이트가 상기 제2 부하 트랜지스터와 제4 부하 트랜지스터가 전기적으로 연결된 제4 노드에 연결되는 제3 인버터 트랜지스터 및 게이트가 상기 제2 구동 트랜지스터와 제2 부하 트랜지스터가 전기적으로 연결된 제2 노드에 연결되는 제4 인버터 트랜지스터를 포함하는 제2 인버터 회로;를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 따른 레벨 쉬프팅 회로와 연결된 저 전력 인버터 회로는 서로 상보적(complementary)인 입력이 들어오는 두 개의 입력단자, 상기 두 개의 입력단자 각각에 그 게이트가 연결된 두 개의 구동 트랜지스터, 상기 두 개의 구동 트랜지스터 가운데 하나와 전기적으로 연결되며 하나 이상의 트랜지스터로 구성된 제1 부하 소자, 상기 두 개의 구동 트랜지스터 가운데 나머지 하나와 전기적으로 연결되며 하나 이상의 트랜지스터로 구성된 제2 부하 소자를 포 함하는 레벨 쉬프팅 회로; 및 상기 제1 부하 소자와 상기 두 개의 구동 트랜지스터 가운데 하나로부터 각각 출력되는 신호를 전달받는 제1 인버터;를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 4는 본 발명에 의한 레벨 쉬프트 회로와 인버터가 연결된 회로도이다.
도 4에 의한 레벨 쉬프트 회로(10)는 도 1에 의한 레벨 쉬프트 회로(10)와 마찬가지로 저 전압 레벨의 입력신호를 받는 제1 입력단자(INA), 제1 입력단자(INA)와 반대의 위상을 가지고 입력신호를 받는 제2 입력단자(INB), 상기 제1 입력단자(INA)에 연결된 제1 구동 트랜지스터(NH1) 및 제1 부하 트랜지스터(PH1), 제2 입력단자(INB)에 연결된 제2 구동 트랜지스터(NH2) 및 제2 부하 트랜지스터(PH2), 제1 구동 트랜지스터(NH1)와 제1 노드(net1)로 전기적으로 연결된 제2 구동 트랜지스터(PH1) 및 제2 구동 트랜지스터(NH2)와 제2 노드(net2)로 전기적으로 연결된 제2 구동 트랜지스터(PH2)를 포함한다.
그리고 각 입력단자의 부하로서 제2 구동 트랜지스터(PH1)와 제3 노드(net3)로 전기적으로 연결된 제3 부하트랜지스터(PH3), 제2 구동 트랜지스터(PH2)와 제4 노드(net4)로 전기적으로 연결된 제4 부하 트랜지스터(PH4)를 포함하고, 상기 제1 노드(net1)는 제4 부하 트랜지스터(PH4)의 게이트 단과 연결되고, 상기 제2 노드(net2)는 제3 부하 트랜지스터(PH3)의 게이트 단과 연결된다.
레벨 쉬프트 회로(110)와 연결되어 있는 제1 인버터(41)는 2개의 입력단(INP, INN) 을 구비하고, 제1 입력단(INP)은 제1 부하 트랜지스터(PH1)와 제3 부하 트랜지스터(PH3)가 연결된 제3 노드(net3)와 연결되고, 제2 입력단(INN)은 제1 구동 트랜지스터(NH1)와 제1 부하 트랜지스터(PH1)가 연결된 제1 노드(net1)와 연결된다.
레벨 쉬프트 회로(110)와 연결되어 있는 제2 인버터(41)는 2개의 입력단(INP, INN)을 구비하고, 제1 입력단(INP)은 제2 부하 트랜지스터(PH2)와 제4 부하 트랜지스터(PH4)가 연결된 제4 노드(net4)와 연결되고, 제2 입력단(INN)은 제2 구동 트랜지스터(NH2)와 제2 부하 트랜지스터(PH2)가 연결된 제2 노드(net2)와 연결된다.
도 5는 본 발명에 의한 인버터 회로를 도시한 것이다.
도 4에 의한 제1 인버터(41)와 제2 인버터(42)는 도 5에 도시된 바와 같이 제1 인버터 트랜지스터(PH5)와 제2 인버터 트랜지스터(NH5)는 상보적인 구조로 연결되고, 상기 제1 인버터 트랜지스터(PH5)와 제2 인버터 트랜지스터(NH5) 각각에 입력된다.
여기에 상기 상보적인 구조의 제1 인버터 트랜지스터(PH5)와 제2 인버터 트랜지스터(NH5)에 제2 부하 트랜지스터(PH2)와 제4 부하 트랜지스터(PH4)가 전기적으로 연결된 노드에 연결되는 제3 인버터 트랜지스터 및 제2 구동 트랜지스터(NH2)와 제2 부하 트랜지스터(PH2)가 전기적으로 연결된 노드에 연결되는 제4 인버터 트랜지스터를 더 포함할 수 있다.
상기 제3 인버터 트랜지스터와 제4 인버터 트랜지스터가 없더라도 본 발명에 의한 인버터는 동작을 하게 되므로 제3 인버터 트랜지스터와 제4 인버터 트랜지스 터는 선택적으로 추가할 수 있다.
상기 도 4와 도 5에 의거하여 본 발명에 의한 레벨 쉬프트 회로와 연결된 인버터 회로의 동작을 설명하도록 한다.
제1 입력단자(INA)에 저 전압 고 레벨(High Level)의 신호가 입력되고 제2 입력단자(INB)에 저 전압 저 레벨(Low Level)의 신호가 입력되면, 제1 구동 트랜지스터(NH1)와 제2 구동 트랜지스터(PH2)는 'ON', 제2 구동 트랜지스터(NH2)와 제2 구동 트랜지스터(PH1)는 'OFF'된다. 이에 의해 제2 구동 트랜지스터(PH2)와 제4 노드(net4)에 의해 전기적으로 연결된 제4 부하 트랜지스터(PH4)는 'ON'되어 제2 노드(net2)는 전원전압(VDD)으로 그리고 제1 노드(net1)는 접지전압(VSS)으로 된다. 이에 의해 제3 노드(net3)는 0.5 * 전원전압(VDD)으로, 그리고 제4 노드(net4)는 전원전압(VDD)으로 되어, 제1 출력단자(OUTA)는 전원전압(VDD)으로 제2 출력단자(OUTB)는 접지전압(VSS)으로 동작한다.
반대로, 제1 입력단자(INA)에 저 전압 Low 레벨의 신호가 입력되고 제2 입력단자(INB)에 저 전압 High 레벨의 신호가 입력되면, 제1 구동 트랜지스터(NH1)와 제2 구동 트랜지스터(PH2)는 'OFF', 제2 구동 트랜지스터(NH2)와 제2 구동 트랜지스터(PH1)는 'ON'된다. 이에 의해 제2 구동 트랜지스터(PH2)와 제4 노드(net4)에 의해 전기적으로 연결된 제4 부하 트랜지스터(PH4)는 'OFF'되어 제2 노드(net2)는 접지전압(VSS)으로, 제2 구동 트랜지스터(PH1)와 제3 노드(net3)에 의해 전기적으로 연결된 제3 구동 트랜지스터(PH3)는 'ON'되어 제1 노드(net1)는 전원전압(VDD)으로 된다. 이에 의해 제3 노드(net3)는 전원전압(VDD)으로 그리고, 제4 노드(net4)는 0.5 * 전원전압(VDD)으로 되어 제1 출력단자(OUTA)는 접지전압(VSS)으로 동작하고, 제2 출력단자(OUTB)는 전원전압(VDD)으로 동작한다.
이러한 2개의 입력단자에 의해서 입력단자가 1개일 때 접지전압(VSS)에서 전원전압(VDD)까지의 인버터 트랜지스터의 게이트 입력 레벨의 변화폭이, 0.5*VDD부터 VDD까지로 감쇄되어 고전압 제1 인버터 트랜지스터가 소모하는 전원전압(VDD)으로부터 그라운드(VSS)로 흐르는 전류가 (0.5*VDD-VT)2만큼 감소한다.
또한 NMOS의 이동도(Mobility)가 PMOS의 이동도보다 2.5배 이상 크기 때문에 제1 노드(net1)와 제3 노드(net3) 사이 또는 제4 노드(net4)와 제2 노드(net2) 사이의 non-overlap phase가 생겨 인버터의 관통 전류도 감소하게 된다.
도 6은 본 발명에 의한 레벨 쉬프트 회로의 실시예를 도시한 것이다.
제1 부하 트랜지스터(PH1)와 제2 부하 트랜지스터(PH2)의 게이트 단에 직류전압이 입력될 수 있다. 이 경우 쉴드(Shield) 신호를 게이트 단의 입력신호로 하여 제1 구동 트랜지스터(NH1)와 제2 구동 트랜지스터(NH2), 제3 부하 트랜지스터(PH3)와 제4 부하 트랜지스터(PH4)로 구성되며 이에 의해 제3 노드(net3)와 제4 노드(net4)의 변화폭을 접지전압(VSS)에서 전원전압(VDD)을, VSHLD+VTHofPH1(또는 VTHofPH2)에서 전원전압(VDD)으로 감소시킬 수 있다. 여기서 VSHLD는 쉴드(SHLD)의 전압, VthofPH1, VthofPH2는 각각 제1, 제2 부하 트랜지스터의 문턱(Threshold)전압을 의미한다.
도 7은 본 발명에 의한 레벨 쉬프트 회로와 연결된 인버터 회로의 다른 실시예를 도시한 것이다.
저 전압 레벨의 입력신호를 받는 제1 입력단자(INA)는 제1 구동 트랜지스터(NH1)와 연결되고, 제1 입력단자(INA)와 반대의 위상을 가지고 입력신호를 받는 제2 입력단자(INB)는 제2 구동 트랜지스터(NH2)와 연결된다.
그리고 제1 부하 트랜지스터(PH1) 및 제2 부하 트랜지스터(PH2)에는 쉴드(Shield) 신호가 입력된다.
도 7에 의하면 레벨 쉬프트 회로(110)에서 제4 부하 트랜지스터(PH4)의 게이트는 제1 구동 트랜지스터(NH1)와 제1 부하 트랜지스터(PH1)가 전기적으로 연결된 노드(net1)에 연결되고, 제3 부하 트랜지스터(PH3)의 게이트는 제2 구동 트랜지스터(NH2)와 제2 부하 트랜지스터(PH2)가 전기적으로 연결된 노드(net2)에 연결된다.
도 8은 본 발명에 의한 레벨 쉬프트 회로의 다른 실시예를 도시한 것이다.
레벨 쉬프트 회로(110)에서 제4 부하 트랜지스터(PH4)의 게이트는 제3 부하 트랜지스터(PH3)와 제2 구동 트랜지스터(PH1)가 전기적으로 연결된 노드(net3)에 연결되고, 제3 구동 트랜지스터(PH3)의 게이트는 제4 부하 트랜지스터(PH4)와 제2 구동 트랜지스터(PH2)가 전기적으로 연결된 노드(net4)에 연결된다.
그리고 제1 부하 트랜지스터(PH1) 및 제2 부하 트랜지스터(PH2)에는 쉴드(Shield) 신호가 입력된다.
도 9는 본 발명에 의한 레벨 쉬프트 회로와 연결된 인버터 회로의 또 다른 실시예를 도시한 것이다.
레벨 쉬프트 회로(110)에서 제4 부하 트랜지스터(PH4)의 게이트는 제3 부하 트랜지스터(PH3)와 제2 구동 트랜지스터(PH1)가 전기적으로 연결된 노드(net3)에 연결되고, 제3 구동 트랜지스터(PH3)의 게이트는 제4 부하 트랜지스터(PH4)와 제2 구동 트랜지스터(PH2)가 전기적으로 연결된 노드(net4)에 연결된다.
그리고 제1 부하 트랜지스터(PH1) 및 제2 부하 트랜지스터(PH2)에는 쉴드(Shield) 신호가 입력된다.
레벨 쉬프트 회로(110)와 연결되어 있는 제1 인버터(41)는 2개의 입력단(INP, INN)을 구비하고, 제1 입력단(INP)은 제1 부하 트랜지스터(PH1)와 제3 부하 트랜지스터(PH3)가 연결된 제3 노드(net3)와 연결되고, 제2 입력단(INN)은 제1 구동 트랜지스터(NH1)와 제1 부하 트랜지스터(PH1)가 연결된 제1 노드(net1)와 연결된다.
레벨 쉬프트 회로(110)와 연결되어 있는 제2 인버터(41)는 2개의 입력단(INP, INN)을 구비하고, 제1 입력단(INP)은 제2 부하 트랜지스터(PH2)와 제4 부하 트랜지스터(PH4)가 연결된 제4 노드(net4)와 연결되고, 제2 입력단(INN)은 제2 구동 트랜지스터(NH2)와 제2 부하 트랜지스터(PH2)가 연결된 제2 노드(net2)와 연결된다.
상기 도 8과 도 9에 의거하여 동작을 설명한다.
도 8과 도 9의 경우에도 제2 구동 트랜지스터(PH1)와 제2 구동 트랜지스터(PH2)의 게이트에 직류전압이 입력될 수 있는데, 제1 입력단자(INA)에 저전압 고(High) 레벨의 신호가 입력되고 제2 입력단자(INB)에 저전압 로우(Low) 레벨의 신호가 입력되면, 이때 제1 노드(net1)는 접지전압(VSS)이 되고, 제2 구동 트랜지스터(PH1)의 게이트 터미널의 쉴드 입력에 의해 제3 노드(net3)가 VSHLD+VTHofPH1이 되고 제2 노드(net2)와 제4 노드(net4)는 전원전압(VDD)이 되어 제1 인버터(41)와 제2 인버터(42)가 동작하여 제1 출력단자(OUTA)는 전원전압(VDD)으로 그리고 제2 출력단자(OUTB)는 접지전압(VSS)이 된다.
반대로 제1 입력단자(INA)에 저전압 Low 레벨의 신호가 입력되고 제2 입력단자(INB)에 저전압 High 레벨의 신호가 입력되면, 제1 구동 트랜지스터(NH1)와 제4 부하 트랜지스터(PH4)는 'OFF', 제2 구동 트랜지스터(NH2)와 제3 구동 트랜지스터(PH3)는 'ON'된다. 이때 제2 노드(net2)는 접지전압(VSS)이 되고 제2 구동 트랜지스터(PH2)의 게이트 터미널의 쉴드 입력에 의해 제4 노드(net4)가 VSHLD+VTHofPH1가 되고 제1 노드(net1)와 제3 노드(net3)는 전원전압(VDD)이 되어 제1 인버터(41)와 제2 인버터(42)가 동작하여 제2 출력단자(OUTB)는 전원전압(VDD)으로 그리고 제1 출력단자(OUTA)는 접지전압(VSS)이 된다.
도 10은 본 발명에 의한 레벨 쉬프트 및 인버터의 입출력 파형 및 VDD단자 전류 소모를 도시한 실험 차트이고, 도 11은 상기 도 10의 IDD단자를 확대한 실험 차트이다.
도 10와 도 11에 의하면 본 발명에 의한 레벨 쉬프트 회로와 연결된 인버터를 사용했을 때 종래의 인버터에 비해 현저한 효과를 나타냄을 알 수 있다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 이 가능함은 명백한 사실이다.
본 발명에 따른 레벨 쉬프트 회로와 연결된 인버터 회로는 레벨 쉬프트 회로의 출력단자 인버터에서 발생하는 관통 전류 및 구동 전류를 감소시켜 휴대용 전자 제품의 전력 소모를 줄일 수 있는 효과가 있다.

Claims (8)

  1. 입력이 들어오는 제1 입력단자,
    상기 제1 입력단자와는 서로 반대 위상의 입력이 들어오는 제2 입력단자,
    상기 제1 입력단자에 연결된 제1 구동 트랜지스터,
    상기 제2 입력단자에 연결된 제2 구동 트랜지스터,
    상기 제1 구동 트랜지스터와 전기적으로 연결된 제1 부하 트랜지스터,
    상기 제2 구동 트랜지스터와 전기적으로 연결된 제2 부하 트랜지스터,
    상기 제1 부하 트랜지스터와 전기적으로 연결된 제3 부하 트랜지스터,
    상기 제2 부하 트랜지스터와 전기적으로 연결된 제4 부하 트랜지스터를 포함하고,
    상기 제4 부하 트랜지스터의 게이트는 상기 제1 구동 트랜지스터와 상기 제1 부하 트랜지스터가 전기적으로 연결된 제1 노드에 연결되고, 상기 제3 부하 트랜지스터의 게이트는 상기 제2 구동 트랜지스터와 상기 제2 부하 트랜지스터가 전기적으로 연결된 제2 노드에 연결된 레벨 쉬프팅 회로;
    게이트가 상기 제1 부하 트랜지스터와 제3 부하 트랜지스터가 전기적으로 연결된 제3 노드에 연결되는 제1 인버터 트랜지스터 및 게이트가 상기 제1 구동 트랜지스터와 제1 부하 트랜지스터가 전기적으로 연결된 제1 노드에 연결되는 제2 인버터 트랜지스터를 포함하는 제1 인버터 회로; 및
    게이트가 상기 제2 부하 트랜지스터와 제4 부하 트랜지스터가 전기적으로 연 결된 제4 노드에 연결되는 제3 인버터 트랜지스터 및 게이트가 상기 제2 구동 트랜지스터와 제2 부하 트랜지스터가 전기적으로 연결된 제2 노드에 연결되는 제4 인버터 트랜지스터를 포함하는 제2 인버터 회로;를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  2. 제1항에 있어서,
    상기 제1 구동 트랜지스터 및 상기 제2 구동 트랜지스터는 N-채널형인 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  3. 제1항에 있어서,
    상기 제1 부하 트랜지스터의 게이트와 상기 제2 부하 트랜지스터의 게이트에는 직류전압이 입력되는 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  4. 제1항에 있어서,
    상기 제3 부하 트랜지스터의 게이트는 상기 제2 부하 트랜지스터의 소오스 또는 드레인 가운데 하나와 연결되고,
    상기 제4 부하 트랜지스터의 게이트는 상기 제1 부하 트랜지스터의 소오스 또는 드레인 가운데 하나와 연결된 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  5. 서로 상보적(complementary)인 입력이 들어오는 두 개의 입력단자;
    상기 두 개의 입력단자 각각에 그 게이트가 연결된 두 개의 구동 트랜지스터;
    상기 두 개의 구동 트랜지스터 가운데 하나와 전기적으로 연결되며 하나 이상의 트랜지스터로 구성된 제1 부하 소자;
    상기 두 개의 구동 트랜지스터 가운데 나머지 하나와 전기적으로 연결되며 하나 이상의 트랜지스터로 구성된 제2 부하 소자;를 포함하는 레벨 쉬프팅 회로와,
    상기 제1 부하 소자와 상기 두 개의 구동 트랜지스터 가운데 하나로부터 각각 출력되는 신호를 전달받는 제1 인버터;를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  6. 제5항에 있어서,
    상기 제1 부하소자 및 상기 제2 부하소자는 두 개의 트랜지스터가 스택(stacked)된 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  7. 제5항에 있어서,
    상기 제2 부하 소자와 상기 두 개의 구동 트랜지스터 가운데 나머지 하나로부터 각각 출력되는 신호를 전달받는 제2 인버터;를 포함하는 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
  8. 제7항에 있어서,
    상기 제2 인버터의 출력은 상기 제1 인버터의 출력과 서로 상보적으로 동작하는 것을 특징으로 하는 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로.
KR1020050066696A 2005-07-22 2005-07-22 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로 KR100705292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050066696A KR100705292B1 (ko) 2005-07-22 2005-07-22 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050066696A KR100705292B1 (ko) 2005-07-22 2005-07-22 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로

Publications (2)

Publication Number Publication Date
KR20070011955A KR20070011955A (ko) 2007-01-25
KR100705292B1 true KR100705292B1 (ko) 2007-04-10

Family

ID=38012513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050066696A KR100705292B1 (ko) 2005-07-22 2005-07-22 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로

Country Status (1)

Country Link
KR (1) KR100705292B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101663417B1 (ko) * 2015-03-30 2016-10-07 한양대학교 산학협력단 높은 이득을 가지는 단일 평형 주파수 혼합기 및 이중 평형 주파수 혼합기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268516A (ja) * 1989-04-11 1990-11-02 Seiko Epson Corp 半導体装置
KR19990081046A (ko) * 1998-04-24 1999-11-15 김영환 전압 레벨 시프터회로
US6040708A (en) * 1997-01-02 2000-03-21 Texas Instruments Incorporated Output buffer having quasi-failsafe operation
JP2001211065A (ja) 2000-01-26 2001-08-03 Sanyo Electric Co Ltd レベルシフト回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02268516A (ja) * 1989-04-11 1990-11-02 Seiko Epson Corp 半導体装置
US6040708A (en) * 1997-01-02 2000-03-21 Texas Instruments Incorporated Output buffer having quasi-failsafe operation
KR19990081046A (ko) * 1998-04-24 1999-11-15 김영환 전압 레벨 시프터회로
JP2001211065A (ja) 2000-01-26 2001-08-03 Sanyo Electric Co Ltd レベルシフト回路

Also Published As

Publication number Publication date
KR20070011955A (ko) 2007-01-25

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
US7724045B2 (en) Output buffer circuit
US8575987B2 (en) Level shift circuit
US7554361B2 (en) Level shifter and method thereof
US20100176860A1 (en) Clocked D-type Flip Flop circuit
TW201742378A (zh) 半導體裝置
US7492210B2 (en) Voltage selection circuit
JP4027936B2 (ja) 半導体装置
JP4021395B2 (ja) レベルシフト回路及びそのレベルシフト回路を有する半導体集積回路
JP2008211317A (ja) レベルシフト回路
KR20040002722A (ko) 레벨 시프터, 반도체 집적 회로 및 정보 처리 시스템
CN108336991B (zh) 电平移位电路
CN109417606B (zh) 一种可输出正负电压的电平转换器
US20070194830A1 (en) High performance level shift circuit with low input voltage
JP2009533929A (ja) 電子回路
KR100705292B1 (ko) 레벨 쉬프팅 회로와 연결된 저전력 인버터 회로
JP4724575B2 (ja) レベル変換回路
JP2023067760A (ja) レベルシフト回路
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
JP3540401B2 (ja) レベルシフト回路
US20020140455A1 (en) Level shift circuit for stepping up logic signal amplitude with improved operating speed
JP4386918B2 (ja) レベルシフト回路及びこれを備えた半導体集積回路
JP3804647B2 (ja) 半導体集積回路
JP2004007831A (ja) レベルシフト回路
JP2006148640A (ja) スイッチ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100614

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee