CN108336991B - 电平移位电路 - Google Patents

电平移位电路 Download PDF

Info

Publication number
CN108336991B
CN108336991B CN201711211313.1A CN201711211313A CN108336991B CN 108336991 B CN108336991 B CN 108336991B CN 201711211313 A CN201711211313 A CN 201711211313A CN 108336991 B CN108336991 B CN 108336991B
Authority
CN
China
Prior art keywords
transistor
voltage level
source
drain
negative voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711211313.1A
Other languages
English (en)
Other versions
CN108336991A (zh
Inventor
泽井英幸
杉浦正一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108336991A publication Critical patent/CN108336991A/zh
Application granted granted Critical
Publication of CN108336991B publication Critical patent/CN108336991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Abstract

本发明提供电平移位电路，不仅能够转换正电压电平而且还能够转换负电压电平。在输入晶体管与负载之间具有栅极连接于电压源的开关晶体管，所输入的负电压电平被转换成基于电压源的电压和开关晶体管的阈值电压的第二负电压电平。

Description

电平移位电路
技术领域
本发明涉及电平移位电路。
背景技术
作为以往的电平移位电路，公知有专利文献1所示的电路。图4是示出以往的电平移位电路的电路图。
以往的电平移位电路具有NMOS晶体管401、402、PMOS晶体管411、412、反相器421、输入端子441以及输出端子431。
输入信号是在第一正电压电平VDD1与负电压电平VSS之间变化的信号。晶体管401、402、411、412通过第二正电压电平VDD2和负电压电平VSS的电压而进行动作。
若在输入到输入端子441的输入信号从负电压电平VSS向第一正电压电平VDD1变化时晶体管401的驱动力超过晶体管411的驱动力，则输出端子431的输出信号开始朝向较低的电压电平发生变化。此时，晶体管402截止，而提高晶体管412的驱动力，因此进一步将晶体管411控制为截止。其结果为，输出信号成为负电压电平VSS。
若在输入信号从第一正电压电平VDD1向负电压电平VSS变化时晶体管402的驱动力超过晶体管412的驱动力，则晶体管411的栅极的电位开始朝向较低的电压电平发生变化。此时，晶体管401截止，而提高晶体管411的驱动力，因此进一步将晶体管412控制为截止。其结果为，输出信号为第二正电压电平VDD2。
这样，在以往的电平移位电路中，能够输出使输入信号的正电压电平从第一正电压电平VDD1转换成第二正电压电平VDD2的输出信号。
专利文献1：日本特开2011-223052号公报
在以往的电平移位电路中，采用将正电压电平的信号转换成不同的正电压电平的信号的电平移位电路。
例如，在外部电源所施加的负电压电平的信号处于噪声过多的状态的情况下，优选通过将该负电压电平转换成其他稳定的电压系统的负电压电平而进行处置。
发明内容
本发明是为了解决以上的问题而完成的，提供能够对正电压电平和负电压电平进行转换的电平移位电路。
为了解决以往的问题，本发明的电平移位电路的特征在于，该电平移位电路具有：第一晶体管，其栅极连接于输入端子，源极输入第一负电压电平的信号；第二晶体管，其栅极连接于电压源，漏极连接于所述第一晶体管的漏极；负载，其设置在所述第二晶体管的源极与输入第二正电压电平的信号的电源端子之间；以及输出端子，其与所述第二晶体管的源极连接，向所述输入端子输入电压比所述第二正电压电平低的第一正电压电平和所述第一负电压电平的2值电压信号，从所述输出端子输出所述第二正电压电平和第二负电压电平的2值电压信号。
发明效果
根据本发明的电平移位电路，由于在输入晶体管与负载之间具有栅极连接于电压源的开关晶体管，因此所输入的负电压电平大约能够转换成将电压源140的电压和开关晶体管121的阈值电压相加得到的第二负电压电平VSS2，因此具有负电压电平不会受到负电压电源的噪声的影响这样的效果。
附图说明
图1是示出本发明的第一实施方式的电平移位电路的电路图。
图2是示出本发明的第二实施方式的电平移位电路的电路图。
图3是示出本发明的第三实施方式的电平移位电路的电路图。
图4是示出以往的电平移位电路的电路图。
标号说明
101：输入端子；102：输出端子；110：负载；121、122：开关晶体管；140：电压源；150：反相器；310：锁存电路。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
在实施方式中，第一正电压端子的电位是第一正电压电平VDD1，第二正电压端子的电位是第二正电压电平VDD2，负电压端子的电位是第一负电压电平VSS1。并且，输入到输入端子101的输入信号是在第一正电压电平VDD1与第一负电压电平VSS1之间发生变化的信号，输出到输出端子102的输出信号是在第二正电压电平VDD2与第二负电压电平VSS2之间发生变化的信号。在以下的实施方式中对第二负电压电平VSS2进行说明。
(第一实施方式)
图1是示出本发明的第一实施方式的电平移位电路100的电路图。
电平移位电路100具有作为PMOS晶体管的开关晶体管121、NMOS晶体管131、电压源140、负载110、输入端子101以及输出端子102。
负载110的一方的端子与第二正电压端子连接，另一方的端子与输出端子102和开关晶体管121的源极连接。开关晶体管121的栅极与电压源140的一方的端子连接，漏极与NMOS晶体管131的漏极连接。NMOS晶体管131的栅极与输入端子101连接，源极与负电压端子连接。电压源140的另一方的端子与负电压端子连接。
首先，考虑将第一正电压电平VDD1作为输入信号而施加给输入端子101的情况。NMOS晶体管131因栅极被施加第一正电压电平VDD1的信号而成为导通状态。NMOS晶体管131所控制的电流经由开关晶体管121对负载110进行驱动。当NMOS晶体管131所控制的电流增加时，在负载110处产生的电压降变大。开关晶体管121的源极的电位降低，栅极与源极的电位差变小，因此逐渐截止。因此，输出端子102大约输出将电压源140的电压和开关晶体管121的阈值电压相加得到的第二负电压电平VSS2的信号。
接着，考虑将第一负电压电平VSS1作为输入信号而施加给输入端子101的情况。NMOS晶体管131因栅极被施加第一负电压电平VSS1的信号而成为截止状态。开关晶体管121导通，但流过负载110的电流极小。因此，负载110处的电压降几乎没有，输出端子102输出第二正电压电平VDD2。
像以上说明的那样，根据第一实施方式的电平移位电路100，负电压电平大约能够转换成将电压源140的电压和开关晶体管121的阈值电压相加得到的第二负电压电平VSS2，因此具有负电压电平不会受到负电压电源的噪声的影响的效果。
另外，将电压源140作为第一负电压电平VSS1基准的电压源来进行说明，但只要是能够得到期望的第二负电压电平VSS2的结构，电压源140也可以是例如第二正电压电平VDD2基准的电压源。
并且，开关晶体管121可以是增强型，也可以是耗尽型。在开关晶体管121是耗尽型的情况下，能够使输出信号的负电压电平与开关晶体管121的栅极的电压相比相同或者较低，因此不用施加较大的第二正电压电平VDD2就能够增大输出信号的电位差。
并且，负载110可以是电阻，也可以是晶体管。
(第二实施方式)
在负载110由晶体管构成的情况下，能够通过控制例如阻抗值而实现正反馈的动作。因此，能够提高电平移位电路的动作速度。
图2是示出本发明的第二实施方式的电平移位电路200的电路图。
电平移位电路200具有开关晶体管121、122、PMOS晶体管211、212、NMOS晶体管131、132、电压源140、反相器150、输入端子101以及输出端子102。PMOS晶体管211、212构成负载110。
PMOS晶体管211的栅极与PMOS晶体管212的漏极连接，源极与第二正电压端子连接，漏极与PMOS晶体管212的栅极连接。PMOS晶体管212的栅极与PMOS晶体管211的漏极连接，源极与第二正电压端子连接，漏极与PMOS晶体管211的栅极连接。开关晶体管121的栅极与电压源140的一方的端子连接，源极与PMOS晶体管211的漏极连接，漏极与NMOS晶体管131的漏极连接。开关晶体管122的栅极与电压源140的一方的端子连接，源极与PMOS晶体管212的漏极连接，漏极与NMOS晶体管132的漏极连接。NMOS晶体管131的栅极与输入端子101连接，源极与负电压端子连接。NMOS晶体管132的栅极经由反相器150与输入端子101连接，源极与负电压端子连接。反相器150通过第一正电压电平VDD1和第一负电压电平VSS1的电压而进行动作。
首先，考虑将第一正电压电平VDD1作为输入信号而施加给输入端子101的情况。若在输入到输入端子101的输入信号从第一负电压电平VSS1向第一正电压电平VDD1变化时NMOS晶体管131的驱动力超过PMOS晶体管211的驱动力，则输出端子102的输出信号开始朝向较低的电压电平发生变化。此时，NMOS晶体管132截止，而提高PMOS晶体管212的驱动力，因此进一步将PMOS晶体管211控制为截止。其结果为，开关晶体管121的源极的电位降低，而栅极与源极的电位差变小，因此逐渐截止。因此，输出端子102大约输出将电压源140的电压和开关晶体管121的阈值电压相加得到的第二负电压电平VSS2的信号。
接着，考虑将第一负电压电平VSS1作为输入信号而施加给输入端子101的情况。若在输入信号从第一正电压电平VDD1向第一负电压电平VSS1变化时NMOS晶体管132的驱动力超过PMOS晶体管212的驱动力，则PMOS晶体管211的栅极的电位开始朝向较低的电压电平发生变化。此时，NMOS晶体管131截止，而提高PMOS晶体管211的驱动力，因此将PMOS晶体管212进一步控制为截止。因此，PMOS晶体管211导通，因此输出端子102输出第二正电压电平VDD2的信号。
PMOS晶体管211的栅极与PMOS晶体管212的漏极连接，PMOS晶体管212的栅极与PMOS晶体管211的漏极连接，因此通过灵活地控制这些阻抗值，能够实现正反馈的动作。具体而言，由于在NMOS晶体管131将要变成导通状态时PMOS晶体管211将要变成截止状态，因此输出端子102的输出信号迅速地达到第二负电压电平VSS2。并且，由于在NMOS晶体管131将要变成截止状态时PMOS晶体管211将要变成导通状态，因此输出端子102的输出信号迅速地达到第二正电压电平VDD2。
像以上说明的那样，根据第二实施方式的电平移位电路200，负电压电平大约能够转换成将电压源140的电压和开关晶体管121的阈值电压相加得到的第二负电压电平VSS2，因此具有负电压电平不会受到负电压电源的噪声的影响这样的效果。此外，还能够得到实现转换速度的提高的效果。
另外，在以上的说明中，对输出端子102为开关晶体管121的源极的情况进行了说明，但也可以取而代之，使输出端子102为开关晶体管122的源极。
并且，开关晶体管121可以是增强型，也可以是耗尽型。在开关晶体管121是耗尽型的情况下，能够使输出信号的负电压电平与开关晶体管121的栅极的电压相比相同或较低，因此不用施加较大的第二正电压电平VDD2就能够增大输出信号的电位差。
(第三实施方式)
图3是示出本发明的第三实施方式的电平移位电路300的电路图。
电平移位电路300对于电平移位电路200，追加了NMOS晶体管301、302、锁存电路310和电容器320。由于其他的方面与电平移位电路200相同，因此对相同的结构要素标注相同的标号，适当省略重复的说明。
NMOS晶体管301的源极与NMOS晶体管131的漏极连接，漏极与开关晶体管121的漏极连接，栅极与反相器150的输出端子连接。NMOS晶体管302的源极与NMOS晶体管132的漏极连接，漏极与开关晶体管122的漏极连接，栅极与输入端子101连接。
锁存电路310的二个输入端子分别与PMOS晶体管211和212的漏极连接，输出端子与输出端子102连接。通过第二正电压电平VDD2和电压源140的电压而施加锁存电路310的动作电压，以输入信号的迁移为触发而对矩形波进行整形而输出。
电容器320连接在NMOS晶体管301的源极与NMOS晶体管302的源极之间。
通过使NMOS晶体管131、302或NMOS晶体管132、301中的任意方处于导通状态的组合对电容器320的电荷进行充电。例如，在NMOS晶体管131、302导通时，开关晶体管122的源极的电压急剧下降，然后，开关晶体管122的源极的电压基于由PMOS晶体管212的电流值和电容器320的电容值决定的速率而上升。因此，开关晶体管121和开关晶体管122的源极的电压根据输入端子101的输入信号而瞬时急剧下降。并且，锁存电路310与其对应地对矩形波进行整形而输出。锁存电路310所输出的矩形波是基于第二正电压电平VDD2和电压源140的电压的矩形波。
此时，在还具有NMOS晶体管301、302、电容器320以及锁存电路310的电平移位电路300中，也能够得到通过设置开关晶体管121、122和电压源140所得到的效果。
另外，锁存电路310只要具有以输入信号的迁移为触发而对矩形波进行整形而输出的功能即可，该实施方式完全不限于图3的电路。
像以上说明的那样，根据第三实施方式的电平移位电路300，负电压电平大约能够转换成将电压源140的电压和开关晶体管121的阈值电压相加得到的第二负电压电平VSS2，因此具有负电压电平不会受到负电压电源的噪声的影响这样的效果。此外，还能够得到实现转换速度的提高这样的效果。
PMOS晶体管的开关晶体管的121、122的背栅极是N型阱区，多数情况下与源极连接。在该情况下，在高温动作时，漏电流朝向作为VSS电位的P型衬底区域流动，因此会引起开关晶体管121、122的源极的电位显著降低的情况。此时，开关晶体管121、122的栅极与源极的电位差有可能过大而超过耐压。在该情况下，也可以在开关晶体管121、122的栅极与源极之间设置用于进行电压钳位的钳位元件。
像以上说明的那样，根据本发明的电平移位电路，不仅能够转换正电压电平，而且还能够转换负电压电平，因此存在负电压电平不会受到负电压电源的噪声的影响这样的效果。

Claims (2)

1.一种电平移位电路，其特征在于，该电平移位电路具有：
第一晶体管，其栅极连接于输入端子，源极输入第一负电压电平的信号；
第二晶体管，其栅极连接于电压源，漏极连接于所述第一晶体管的漏极；
负载，其设置在所述第二晶体管的源极与输入第二正电压电平的信号的电源端子之间；以及
输出端子，其与所述第二晶体管的源极连接，
向所述输入端子输入电压比所述第二正电压电平低的第一正电压电平和所述第一负电压电平的两个值的电压信号，
从所述输出端子输出所述第二正电压电平和第二负电压电平的两个值的电压信号，
该电平移位电路还具有：
第三晶体管，其栅极经由反相器而连接于所述输入端子，源极输入第一负电压电平；
第四晶体管，其栅极连接于所述电压源，漏极连接于所述第三晶体管的漏极，源极连接于所述负载；
第五晶体管，其设置在所述第一晶体管与所述第二晶体管之间，栅极经由所述反相器而连接于所述输入端子，源极与所述第一晶体管的漏极连接，漏极与所述第二晶体管的漏极连接；
第六晶体管，其设置在所述第三晶体管与所述第四晶体管之间，栅极连接于所述输入端子，源极与所述第三晶体管的漏极连接，漏极与所述第四晶体管的漏极连接；
电容器，其设置在所述第一晶体管的漏极与所述第三晶体管的漏极之间；以及
锁存电路，其设置在所述负载与所述输出端子之间。
2.根据权利要求1所述的电平移位电路，其特征在于，
所述第二晶体管和所述第四晶体管分别在栅极与源极之间具有钳位元件。
CN201711211313.1A 2017-01-17 2017-11-28 电平移位电路 Active CN108336991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017005908A JP6817081B2 (ja) 2017-01-17 2017-01-17 レベルシフト回路
JP2017-005908 2017-01-17

Publications (2)

Publication Number Publication Date
CN108336991A CN108336991A (zh) 2018-07-27
CN108336991B true CN108336991B (zh) 2023-04-07

Family

ID=62841627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711211313.1A Active CN108336991B (zh) 2017-01-17 2017-11-28 电平移位电路

Country Status (5)

Country Link
US (1) US10348305B2 (zh)
JP (1) JP6817081B2 (zh)
KR (1) KR102322658B1 (zh)
CN (1) CN108336991B (zh)
TW (1) TWI719267B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367504B1 (en) * 2018-08-29 2019-07-30 Novatek Microelectronics Corp. Low power negative voltage level shifter
CN215835383U (zh) * 2020-05-06 2022-02-15 意法半导体股份有限公司 电子电路
US11451130B2 (en) * 2020-05-06 2022-09-20 Stmicroelectronics S.R.L. Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841933A (zh) * 2005-03-29 2006-10-04 株式会社东芝 电压电平变换电路及半导体集成电路装置
CN102447469A (zh) * 2010-10-08 2012-05-09 台湾积体电路制造股份有限公司 电压电平移位器

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144166B2 (ja) * 1992-11-25 2001-03-12 ソニー株式会社 低振幅入力レベル変換回路
US6437627B1 (en) * 1995-08-25 2002-08-20 Winbond Electronics Corporation High voltage level shifter for switching high voltage in non-volatile memory intergrated circuits
US6268755B1 (en) * 1997-11-04 2001-07-31 Texas Instruments Incorporated MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity
KR100280471B1 (ko) * 1998-04-24 2001-02-01 김영환 전압레벨시프터회로
US7196699B1 (en) * 1998-04-28 2007-03-27 Sharp Kabushiki Kaisha Latch circuit, shift register circuit, logical circuit and image display device operated with a low consumption of power
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
KR100580404B1 (ko) * 1999-12-15 2006-05-15 삼성전자주식회사 부가 기능을 가진 레벨 시프터
JP4502190B2 (ja) * 2004-06-08 2010-07-14 ルネサスエレクトロニクス株式会社 レベルシフタ、レベル変換回路及び半導体集積回路
JP4502767B2 (ja) * 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
JP2006135560A (ja) * 2004-11-05 2006-05-25 Matsushita Electric Ind Co Ltd レベルシフト回路およびこれを含む半導体集積回路装置
JP2006287797A (ja) * 2005-04-04 2006-10-19 Nec Electronics Corp レベル変換回路
US7355446B2 (en) * 2005-05-20 2008-04-08 Samsung Electronics Co., Ltd. Voltage conversion circuit with stable transition delay characteristic
JP4758726B2 (ja) * 2005-10-19 2011-08-31 パナソニック株式会社 レベルシフト回路
US7834662B2 (en) * 2006-12-13 2010-11-16 Apple Inc. Level shifter with embedded logic and low minimum voltage
KR100856128B1 (ko) * 2007-02-12 2008-09-03 삼성전자주식회사 고속 동작이 가능한 레벨 쉬프터 및 그 방법
JP2009260804A (ja) * 2008-04-18 2009-11-05 Toshiba Corp パワーオン検知回路およびレベル変換回路
US7839171B1 (en) * 2009-05-19 2010-11-23 Advanced Micro Devices, Inc. Digital level shifter and methods thereof
US8115514B2 (en) * 2009-06-02 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-charged high-speed level shifters
JP5361685B2 (ja) * 2009-12-01 2013-12-04 株式会社東芝 半導体集積回路
JP2011223052A (ja) 2010-04-02 2011-11-04 Seiko Epson Corp レベルシフタ及びレベルシフタの制御方法
JP5491319B2 (ja) * 2010-08-16 2014-05-14 ルネサスエレクトロニクス株式会社 表示ドライバ回路
JP2012070333A (ja) * 2010-09-27 2012-04-05 Rohm Co Ltd レベルシフト回路及びそれを用いたスイッチングレギュレータ
JP2013131964A (ja) * 2011-12-22 2013-07-04 Renesas Electronics Corp レベルシフト回路及び表示装置の駆動回路
WO2013095500A1 (en) * 2011-12-22 2013-06-27 Intel Corporation High-voltage level-shifter
JP5838141B2 (ja) * 2012-02-27 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2014003541A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 半導体集積回路、および、スイッチ装置
WO2014020724A1 (ja) * 2012-08-01 2014-02-06 ルネサスエレクトロニクス株式会社 レベルシフト回路、半導体装置
US9197200B2 (en) * 2013-05-16 2015-11-24 Dialog Semiconductor Gmbh Dynamic level shifter circuit
US9374090B2 (en) * 2013-06-11 2016-06-21 Agency For Science, Technology And Research Circuit arrangement and method of operating the same
JP2015012351A (ja) * 2013-06-27 2015-01-19 マイクロン テクノロジー， インク． 半導体装置
US9537478B2 (en) * 2014-03-06 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9577626B2 (en) * 2014-08-07 2017-02-21 Skyworks Solutions, Inc. Apparatus and methods for controlling radio frequency switches
US9509308B2 (en) * 2014-09-30 2016-11-29 Synaptics Incorporated Supply-modulation cross domain data interface
US9257973B1 (en) * 2014-11-04 2016-02-09 Texas Instruments Incorporated Supply-state-enabled level shifter interface circuit and method
US9490780B2 (en) * 2014-12-18 2016-11-08 Intel Corporation Apparatuses, methods, and systems for dense circuitry using tunnel field effect transistors
US9917588B2 (en) * 2015-07-08 2018-03-13 Nxp B.V. Level shifter and approach therefor
US9954527B2 (en) * 2015-09-29 2018-04-24 Nvidia Corporation Balanced charge-recycling repeater link
US9584303B1 (en) * 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
DE102016109114A1 (de) * 2016-05-18 2017-11-23 Infineon Technologies Ag Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1841933A (zh) * 2005-03-29 2006-10-04 株式会社东芝 电压电平变换电路及半导体集成电路装置
CN102447469A (zh) * 2010-10-08 2012-05-09 台湾积体电路制造股份有限公司 电压电平移位器

Also Published As

Publication number Publication date
KR102322658B1 (ko) 2021-11-05
TW201828600A (zh) 2018-08-01
US10348305B2 (en) 2019-07-09
JP6817081B2 (ja) 2021-01-20
US20180205378A1 (en) 2018-07-19
JP2018117212A (ja) 2018-07-26
KR20180084614A (ko) 2018-07-25
TWI719267B (zh) 2021-02-21
CN108336991A (zh) 2018-07-27

Similar Documents

Publication Publication Date Title
US7683668B1 (en) Level shifter
US8779739B2 (en) Integrated DC converter with improved driving stage
US20040178828A1 (en) Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
US8324955B2 (en) Level shifter design
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
CN109327218B (zh) 一种电平移位电路和集成电路芯片
CN108336991B (zh) 电平移位电路
CN111342541B (zh) 电源切换电路
US10181854B1 (en) Low power input buffer using flipped gate MOS
US7501874B2 (en) Level shift circuit
US7746145B2 (en) Level shift circuit capable of preventing occurrence of malfunction when low power supply fluctuates, and semiconductor integrated circuit including the circuit
CN109417606B (zh) 一种可输出正负电压的电平转换器
JP2008211317A (ja) レベルシフト回路
US7358790B2 (en) High performance level shift circuit with low input voltage
KR20030052231A (ko) 입출력 버퍼 회로
EP1715584A1 (en) Level shift circuit and semiconductor integrated circuit having the same
CN110601691B (zh) 电平移位电路
JP2018019333A (ja) 半導体スイッチング回路
US20160218710A1 (en) Switch circuit
KR102613131B1 (ko) Cmos 인버터 회로
US11081973B1 (en) High voltage tolerant inverter
US11626864B1 (en) Level shift circuit
CN111506150B (zh) 输入电路
US6731156B1 (en) High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages
KR100324320B1 (ko) 레벨시프트 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.