CN109417606B - 一种可输出正负电压的电平转换器 - Google Patents

一种可输出正负电压的电平转换器 Download PDF

Info

Publication number
CN109417606B
CN109417606B CN201780000992.XA CN201780000992A CN109417606B CN 109417606 B CN109417606 B CN 109417606B CN 201780000992 A CN201780000992 A CN 201780000992A CN 109417606 B CN109417606 B CN 109417606B
Authority
CN
China
Prior art keywords
voltage
coupled
transistor
type
type transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000992.XA
Other languages
English (en)
Other versions
CN109417606A (zh
Inventor
黄慕理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN109417606A publication Critical patent/CN109417606A/zh
Application granted granted Critical
Publication of CN109417606B publication Critical patent/CN109417606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356086—Bistable circuits with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

一种电平转换器(10)包括第一P型晶体管(MP2)；第二P型晶体管(MP1)；第三P型晶体管(MP3)，耦接于第二P型晶体管(MP1)；第四P型晶体管(MP4)，耦接于第一P型晶体管(MP2)；第一N型晶体管(MN1)，耦接于第三P型晶体管(MP3)；第二N型晶体管(MN2)，耦接于第四P型晶体管(MP4)；第三N型晶体管(MN3)，耦接于第一N型晶体管(MN1)；第四N型晶体管(MN4)，耦接于所述第二N型晶体管(MN2)；以及反向器(INN)，耦接于第三N型晶体管与第四N型晶体管之间，反向器的输入端接收电平转换器的输入信号(LS_IN)。

Description

一种可输出正负电压的电平转换器
技术领域
本申请涉及一种电平转换器，尤其涉及一种可输出正负电压的电平转换器。
背景技术
图像传感器(Image Sensor)已广泛的应用于具有摄影功能的电子装置以及数字摄影装置中。一般而言，图像传感器包括一像素传感阵列，像素传感阵列的一行/列可耦接一排电平转换器，以转换其所输出的电平。
然而，对特定需求的电路系统，其部份电路运作于一高电压与一低电压之间，其低电压为低于接地电压的负电压，且高电压与低电压之间幅度大于电路系统中一般元件可承受的耐压。现有技术需特别另外利用高压制程来生产具有高耐压的电路元件，以实现系统所需的电平转换器，而导致生产成本的增加。
因此，现有技术实有改进的必要。
发明内容
因此，本申请部分实施例的目的即在于提供一种可输出正负电压且具有大输出振幅的电平转换器，以改善现有技术的缺点。
为了解决上述技术问题，本申请实施例提供了一种电平转换器，包括第一P型晶体管；第二P型晶体管；第三P型晶体管，耦接于所述第二P型晶体管；第四P型晶体管，耦接于所述第一P型晶体管；第一N型晶体管，耦接于所述第三P型晶体管；第二N型晶体管，耦接于所述第四P型晶体管；第三N型晶体管，耦接于所述第一N型晶体管；第四N型晶体管，耦接于所述第二N型晶体管；以及反向器，耦接于所述第三N型晶体管与所述第四N型晶体管之间，所述反向器的输入端接收所述电平转换器的输入信号；其中，所述第一P型晶体管的源极耦接于所述第二P型晶体管的源极而形成第一节点，所述第三P型晶体管的栅极耦接于所述第四P型晶体管的栅极而形成第二节点，所述第一N型晶体管的栅极耦接与所述第二N型晶体管的栅极而形成第三节点，所述第三N型晶体管的源极耦接于所述第四N型晶体管的源极而形成第四节点。
例如，所述第一N型晶体管、所述第二N型晶体管、所述第三N型晶体管以及所述第四N型晶体管皆为具有深N型井的N型晶体管。
例如，所述第一节点接收第一电压，所述第二节点接收第二电压或第五电压，所述第三节点接收第三电压，所述第四节点接收第四电压，所述第四电压为负电压。
例如，第四电压与第一电压的电压差大于所述电平转换器的特定耐压。
例如，当所述第一电压大于第一特定值时，所述第三P型晶体管的栅极及所述第四P型晶体管的栅极接收所述第二电压；当所述第一电压(VPH)小于第二特定值时，所述第三P型晶体管的栅极及所述第四P型晶体管的栅极接收所述第五电压；所述第五电压小于所述第二电压。
例如，所述的电平转换器还包括第一电压供应单元，用来提供所述第二电压；第二电压供应单元，用来提供所述第五电压；以及切换单元，其一端耦接于第二节点，另一端耦接于所述第一电压供应单元，又一端耦接于所述第二电压供应单元；其中，当所述第一电压大于第一特定值时，所述切换单元导通所述第二节点与所述第一电压供应单元之间的链接；其中，当所述第一电压小于第二特定值时，所述切换单元导通所述第二节点与所述第二电压供应单元之间的链接。
例如，所述反向器输出第一高电位以及第一低电位，其中所述第一高电位为所述第三电压，所述第一低电位为第四电压。
例如，所述电平转换器的输出端位于所述第四P型晶体管与所述第二N型晶体管之间。
例如，所述的电平转换器还包括输出电路，包括第一P型输出晶体管，耦接于所述第一P型晶体管；第二P型输出晶体管，耦接于所述第一P型输出晶体管以及所述第二节点；第一N型输出晶体管，耦接于所述第二P型输出晶体管以及所述第三节点；以及第二N型输出晶体管，耦接于所述第一N型输出晶体管以及所述第四N型晶体管。
例如，所述的电平转换器还包括第一电压供应单元，用来提供所述第二电压；第二电压供应单元，用来提供所述第五电压；以及切换单元，其一端耦接于第二节点，另一端耦接于所述第一电压供应单元，又一端耦接于所述第二电压供应单元；其中，当所述第一电压大于第一特定值时，所述切换单元导通所述第二节点与所述第一电压供应单元之间的链接；其中，当所述第一电压小于第二特定值时，所述切换单元导通所述第二节点与所述第二电压供应单元之间的链接。
例如，所述反向器输出第一高电位以及第一低电位，其中所述第一高电位为所述第三电压，所述第一低电位为第四电压。
例如，所述电平转换器的输出端位于所述第四P型晶体管与所述第二N型晶体管之间。
例如，所述的电平转换器还包括输出电路，包括第一P型输出晶体管，耦接于所述第一P型晶体管；第二P型输出晶体管，耦接于所述第一P型输出晶体管以及所述第二节点；第一N型输出晶体管，耦接于所述第二P型输出晶体管以及所述第三节点；以及第二N型输出晶体管，耦接于所述第一N型输出晶体管以及所述第四N型晶体管。
例如，所述的电平转换器还包括第一缓冲电路，包括第一缓冲反向器，其输入端耦接于所述第四P型晶体管，其输出端耦接于所述第一P型输出晶体管，其高直流偏压端耦接于所述第一节点，其低直流偏压端耦接于所述第二节点；第二缓冲反向器，其输入端耦接于所述第四N型晶体管，其输出端耦接于所述第二N型输出晶体管，其高直流偏压端耦接于所述第三节点，其低直流偏压端耦接于所述第四节点。
例如，所述第一缓冲电路还包括下拉晶体管，耦接于所述第一缓冲反向器的输入端与所述第二节点之间，受控于下拉信号而为断路或导通；以及上拉晶体管，耦接于所述第二缓冲反向器的输入端与所述第三节点之间，受控于上拉信号而为断路或导通。
例如，所述下拉信号相关于所述第一缓冲反向器的第一输出信号，所述上拉信号相关于所述第二缓冲反向器的第二输出信号。
例如，所述第一缓冲电路还包括多个第一辅助反向器，耦接与所述第一缓冲反向器的输出端与所述第一P型输出晶体管之间；以及多个第二辅助反向器，耦接与所述第二缓冲反向器的输出端与所述第二N型输出晶体管之间。
例如，所述下拉信号相关于所述第一缓冲反向器以及所述多个第一辅助反向器的多个输出信号，所述上拉信号相关于所述第二缓冲反向器以及所述多个第二辅助反向器的多个输出信号。
例如，当第一缓冲反向器的输出信号为高电位时，所述下拉晶体管导通；当第二缓冲反向器的输出信号为高电位时，所述上拉晶体管导通。
例如，所述的电平转换器还包括第二缓冲电路，耦接于所述第一P型晶体管、所述第三P型晶体管、所述第一N型晶体管以及所述第三N型晶体管；其中，所述第二缓冲电路与所述第一缓冲电路具有相同的电路结构。
例如，所述电平转换器的输出端位于所述第二P型输出晶体管与所述第一N型输出晶体管之间。
例如，所述的电平转换器还包括一第一电容，其一端耦接于所述第一P型晶体管与所述第三P型晶体管之间，另一端耦接于所述反向器的输出端；以及一第二电容，其一端耦接于所述第二P型晶体管与所述第四P型晶体管之间，另一端耦接于所述反向器的输入端。
例如，所述的电平转换器应用于图像传感器的行/列译码器。
本申请实施例利用串迭而成的晶体管，分摊输出信号振幅的电压差；利用具有深N型井的N型晶体管，输出低电位为负电压的输出信号；利用输出电路，提供充分且稳定的输出电流，以顺利推动后端/级电路；利用缓冲电路阻确/阻挡瞬时电压变化对输出电路的影响；利用下/上拉晶体管，消除缓冲反向器的漏电流；利用耦接于反向器的电容，缩短电位翻转的瞬时时间。本申请实施例可输出大振幅的输出信号，而不需利用高压制程来生产其元件，具有降低生产成本的优点。
附图说明
图1为本申请实施例一电平转换器的示意图；
图2为本申请实施例一电平转换器的示意图；
图3为本申请实施例一电平转换器的示意图；
图4为本申请实施例多个信号波形图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在说明书以及权利要求中，「耦接」一词是指包含任何直接或间接的电气连接手段，「电性连接」一词是指直接电性连接。
请参考图1，图1为本申请实施例一电平转换器(Level Shifter)10的示意图。电平转换器10为利用一特定制程所生产的电路，其具有一特定耐压(Breakdown Voltage)BV，换句话说，当电平转换器10的元件跨压超过特定耐压BV时，将导致电平转换器电路10内部的半导体元件击穿/崩溃(Breakdown)，而导致电平转换器10损坏。电平转换器10用来将振幅较小的信号转换成振幅较大的信号，且电平转换器10输出信号的振幅大于特定耐压BV。
如图1所示，电平转换器10包括P型晶体管MP1、MP2、MP3、MP4、N型晶体管MN1、MN2、MN3、MN4以及反向器INV，P型晶体管MP1、MP2、MP3、MP4、N型晶体管MN1、MN2、MN3、MN4以串迭(Cascode)的方式相互连接，详细来说，P型晶体管MP3、MP4的源极(Source)分别耦接于P型晶体管MP1、MP2的漏极(Drain)，N型晶体管MN1、MN2的漏极分别耦接于P型晶体管MP3、MP4的漏极，N型晶体管MN3、MN4的漏极分别耦接于N型晶体管MN1、MN2的源极。其中，P型晶体管MP1、MP2的源极(记为节点N1)接收电压VPH，P型晶体管MP3、MP4的栅极(Gate，记为节点N2)可接收电压VPL，N型晶体管MN1、MN2的栅极(记为节点N3)接收电压VPM，N型晶体管MN3、MN4的源极(记为节点N4)接收电压VPN。
反向器INV的输入端IN耦接于N型晶体管MN3的栅极，反向器INV的输出端OUT耦接于N型晶体管MN4的栅极。反向器INV的高直流偏压端接收电压VPM(即反向器INV中P型晶体管的源极所接收的直流偏压为电压VPM)，反向器INV的低直流偏压端接收电压VPN(即反向器INV中N型晶体管的源极所接收的直流偏压为电压VPN)，换句话说，反向器INV输出的高电位为电压VPM，而反向器INV输出的低电位为电压VPN。于一实施例中，电压VPN为一负电压(例如，电压VPN可为－1V)，因此，N型晶体管MN1、MN2、MN3、MN4以及反向器INV中的N型晶体管皆为具有深N型井(Deep N Well)的N型晶体管。具有深N型井的N型晶体管的结构为本领域据通常知识者所公知，故于此不再赘述。
除此之外，P型晶体管MP1、MP2、MP3、MP4形成一正回授回路，详细来说，P型晶体管MP3的源极耦接于P型晶体管MP2的栅极，P型晶体管MP4的源极耦接于P型晶体管MP1的栅极。反向器INV的输入端IN接收电平转换器10的输入信号LS_IN，而P型晶体管MP4及N型晶体管MN2的漏极输出电平转换器10的输出信号LS_OUT。输入信号LS_IN的振幅介于电压VPN与电压VPM之间，输出信号LS_OUT的振幅介于电压VPN与电压VPH之间。输入信号LS_IN与输出信号LS_OUT的波形图可参考图4。
电平转换器10的工作原理简述如下。于一实施例中，电压VPN为－1V，电压VPM为2.6V，电压VPL为1V，电压VPH为4.6V，电平转换器10的耐压BV为3.6V。当输入信号LS_IN为低电位(即电压VPN＝－1V)时，反向器INV的输出端OUT为高电位(即电压VPM＝2.6V)，此时N型晶体管MN2、MN4以及P型晶体管MP1、MP3为导通(Conducted)，N型晶体管MN1、MN3以及P型晶体管MP2、MP4为断路(Cutoff)，N型晶体管MN2的漏极电压被下拉至电压VPN(即－1V)，因此，此时电平转换器10输出输出信号LS_OUT为电压VPN(即－1V)。另一方面，当输入信号LS_IN为高电位(即电压VPM＝2.6V)时，反向器INV的输出端OUT为低电位(即电压VPN＝－1V)，此时N型晶体管MN1、MN3以及P型晶体管MP2、MP4为导通，N型晶体管MN2、MN4以及P型晶体管MP1、MP3为断路，P型晶体管MP1的漏极电压被上拉至电压VPH(即4.6V)，因此，此时电平转换器10输出输出信号LS_OUT为电压VPH。
由上述可知，当电平转换器10操作时，电平转换器10利用P型晶体管MP3、MP4以及N型晶体管MN1、MN2串迭以分摊电压VPN与电压VPH之间的电压差，使得电平转换器10的元件跨压(不论是VGD/VDG、VGS/VSG、VDS/VSD甚至是VBD)皆不会超过耐压BV。因此，在输出信号LS_OUT具有振幅为5.6V的情况下，电平转换器10仍可正常运作而不会损坏。
从另一角度来说，在系统需求需要电平转换器输出大振幅信号时，现有技术需利用高压制程来生产电平转换器所需的电路元件，以避免使电路元件击穿/崩溃。相较之下，本申请的电平转换器10可由低压制程所生产的电路元件所组成，而不会造成电路元件击穿/崩溃，其可降低生产成本。
更进一步地，于某些实施例/应用中，电压VPH可能会低于4.6V，举例来说，电压VPH可为3.1V。在此情形下，电平转换器10可调低节点N2的电压，使得P型晶体管MP1、MP2、MP3、MP4可于该导通的时候正常地导通，以维持电平转换器10正常运作。举例来说，电平转换器10可包括切换单元16，切换单元16可具有三个端点，切换单元16的三个端点分别耦接于节点N2、电压供应单元12以及电压供应单元14，电压供应单元12可提供电压VPL，电压供应单元14可提供其电位小于电压VPL的电压VPL’(VPL’<VPL)。当电压VPH大于第一特定值时，切换单元16导通节点N2与电压供应单元12之间的链接，此时节点N2可接收电压VPL；当电压VPH小于第二特定值时，切换单元16导通节点N2与电压供应单元14之间的链接，此时节点N2可接收电压VPL’。其中，第一特定值及第二特定值可视实际需要而有所调整，只要确保P型晶体管MP1、MP2、MP3、MP4于该导通的时候可正常地导通，皆满足本发明的要求。于一实施例中，电压供应单元14可单纯地为一接地端，即电压VPL’为0V。于一实施例中，切换单元16可包括一传输闸(Transmission/Pass Gate)TG以及一晶体管TN，当电压VPH大于第一特定值时，传输闸TG为导通且晶体管TN为断路；当电压VPH小于第二特定值时，传输闸TG为断路且晶体管TN为导通。
除此之外，为了使电平转换器具有更好的后端/级电路驱动能力，本申请的电平转换器可包括输出电路以及缓冲电路。具体来说，请参考图2，图2为本申请实施例一电平转换器20的示意图。电平转换器20与电平转换器10类似，故相同元件沿用相同符号。与电平转换器10不同的是，电平转换器20还包括缓冲电路22以及输出电路24。缓冲电路22用来阻确/阻挡瞬时电压变化对输出电路24的影响，输出电路24用来提供充分且稳定的输出电流，以顺利推动后端/级电路。
详细来说，缓冲电路22包括缓冲反向器IVB_1、IVB_2，缓冲反向器IVB_1的高直流偏压端(即缓冲反向器IVB_1中P型晶体管的源极)耦接于接收电压VPH的节点N1，缓冲反向器IVB_1的低直流偏压端(即缓冲反向器IVB_1中N型晶体管的源极)耦接于所述接收电压VPL或VPL’的节点N2，换句话说，缓冲反向器IVB_1输出的高电位为电压VPH，而缓冲反向器IVB_1输出的低电位为电压VPL或VPL’。缓冲反向器IVB_2的高直流偏压端(即缓冲反向器IVB_2中P型晶体管的源极)耦接于可接收电压VPM的节点N3，缓冲反向器IVB_2的低直流偏压端(即缓冲反向器IVB_2中N型晶体管的源极)耦接于可接收电压VPN的节点N4，换句话说，缓冲反向器IVB_2输出的高电位为电压VPM，而缓冲反向器IVB_2输出的低电位为电压VPN。
输出电路24包括P型输出晶体管MPA、MPB以及N型输出晶体管MNA、MNB，P型输出晶体管MPA、MPB以及N型输出晶体管MNA、MNB以串迭的方式相互连接，其晶体管之间的连接方式与P型晶体管MP2、MP4以及N型晶体管MN2、MN4类似，即P型输出晶体管MPB的源极耦接于P型输出晶体管MPA的漏极，N型输出晶体管MNA的漏极耦接于P型输出晶体管MPB的漏极，N型输出晶体管MNB的漏极耦接于N型输出晶体管MNA的源极。另外，P型输出晶体管MPB的栅极耦接于节点N2，N型输出晶体管MNA的栅极耦接于节点N3，P型输出晶体管MPA的源极耦接于节点N1，N型输出晶体管MNB的源极耦接于节点N4。另外，缓冲反向器IVB_1的输入端耦接于P型晶体管MP2与MP4之间，缓冲反向器IVB_1的输出端耦接于P型输出晶体管MPA的栅极；缓冲反向器IVB_2的输入端耦接于N型晶体管MN2与MN4之间，缓冲反向器IVB_2的输出端耦接于N型输出晶体管MNB的栅极。在此情形下，P型输出晶体管MPB及N型输出晶体管MNA的漏极输出电平转换器20的输出信号LS_OUT。另外，N型输出晶体管MNA、MNB以及缓冲反向器IVB_1、IVB_2中的N型晶体管皆为具有深N型井的N型晶体管。
电平转换器20的工作原理叙述如下。当图2中节点N5的电压上升至接近电压VPH时，缓冲反向器IVB_1将节点N5的电压视为高电位，此时缓冲反向器IVB_1输出低电位为电压VPL或VPL’，进而加速P型输出晶体管MPA、MPB导通，且增进P型输出晶体管MPA、MPB导通时的输出电流。同样地，当图2中节点N6的电压下降至接近电压VPN时，缓冲反向器IVB_2将节点N6的电压视为低电位，此时缓冲反向器IVB_2输出高电位为电压VPM，进而加速N型输出晶体管MNA、MNB导通，且增进N型输出晶体管MNA、MNB导通时的输出电流。
然而，当图2中节点N5的电压下降至接近(但略大于)电压VPL(或VPL’)时，缓冲反向器IVB_1中的N型晶体管会产生漏电流。详细来说，当图3中节点N5的电压接近但略大于电压VPL(或VPL’)时，缓冲反向器IVB_1应视节点N5的电压为低电位，而缓冲反向器IVB_1中的N型晶体管理应为断路，但节点N5的电压又大于电压VPL(或VPL’)，导致缓冲反向器IVB_1中应为断路的N型晶体管略为导通，而导致漏电流。同样地，当图2中节点N6的电压上升至接近(但略小于)电压VPM时，缓冲反向器IVB_2中的P型晶体管亦会产生漏电流。
为了消除缓冲反向器IVB_1、IVB_2的漏电流，可于缓冲反向器IVB_1的输入端与低直流偏压端(即缓冲反向器IVB_1中N型晶体管的源极)之间加入一下拉晶体管，亦可于缓冲反向器IVB_2的输入端与高直流偏压端(即缓冲反向器IVB_2中P型晶体管的源极)之间加入一上拉晶体管。
具体来说，请参考图3，图3为本申请实施例一电平转换器30的示意图。电平转换器30与电平转换器20类似，故相同元件沿用相同符号。与电平转换器20不同的是，电平转换器30包括缓冲电路32_a、32_b，缓冲电路32_b耦接于晶体管MP1、MP3、MN1、MN3，用来于电位翻转时与另一侧的晶体管MP2、MP4、MN2、MN4具有相同的负载(Loading)，即不论是由低电位翻转为高电位或是由高电位翻转为低电位，电平转换器30中的晶体管MP1～MP4、MN1～MN4皆可承受相同/对称的负载。于一实施例中，缓冲电路32_b可与缓冲电路32_a具有相同的电路结构。缓冲电路32_b可视为提供与缓冲电路32_a相同的负载，而不对晶体管MP1、MP3、MN1、MN3所产生的信号/电压进行实地的运作，以下说明将以缓冲电路32_a为主。
缓冲电路32_a包括下拉晶体管LVMN、上拉晶体管LVMP以及反向器IVB_11～IVB_13、IVB_21～IVB_23(其中反向器IVB_11、IVB_21可视为缓冲反向器，反向器IVB_12、IVB_13、IVB_22、IVB_23可视为辅助反向器)。反向器IVB_11～IVB_13的高直流偏压端皆耦接于节点N1，反向器IVB_11～IVB_13的低直流偏压端皆耦接于节点N2；反向器IVB_21～IVB_23的高直流偏压端皆耦接于节点N3，反向器IVB_21～IVB_23的低直流偏压端皆耦接于节点N4。换句话说，反向器IVB_11～IVB_13输出的高电位为电压VPH，反向器IVB_11～IVB_13输出的低电位为电压VPL或VPL’，反向器IVB_21～IVB_23输出的高电位为电压VPM，而反向器IVB_21～IVB_23输出的低电位为电压VPN。另外，下拉晶体管LVMN以及反向器IVB_11～IVB_13、IVB_21～IVB_23中的N型晶体管皆为具有深N型井的N型晶体管。
下拉晶体管LVMN受控于一下拉信号PD而耦接于缓冲反向器IVB_11的输入端与低直流偏压端之间；上拉晶体管LVMP受控于一上拉信号PU而耦接于缓冲反向器IVB_21的输入端与高直流偏压端之间。当缓冲反向器IVB_11输出高电位时，下拉晶体管LVMN导通，其可将节点N5的电压下拉至电压VPL(或VPL’)；当缓冲反向器IVB_21输出低电位时，上拉晶体管LVMP导通，其可将节点N6的电压上拉至电压VPM。
具体来说，缓冲电路32_a可包括下拉信号产生器34_PD及上拉信号产生器34_PU，下拉信号产生器34_PD及上拉信号产生器34_PU可由(多个)传输闸组成。当缓冲反向器IVB_11的输出信号VOUTPB为高电位时，下拉信号PD可为电压VPM，下拉晶体管LVMN导通，而可将节点N5的电压下拉至电压VPL(或VPL’)；当缓冲反向器IVB_11的输出信号VOUTPB为低电位时，下拉信号PD可为电压VPL，下拉晶体管LVMN为断路。当缓冲反向器IVB_21的输出信号VOUTNB为低电位时，上拉信号PU可为电压VPL，上拉晶体管LVMP导通，而可将节点N6的电压上拉至电压VPM；当缓冲反向器IVB_21的输出信号VOUTNB为高电位时，下拉信号PD可为电压VPM，上拉晶体管LVMP为断路。另外，下拉信号产生器34_PD及上拉信号产生器34_PU还可接收反向器IVB_12的输出信号VOUTP及反向器IVB_22的输出信号VOUTN，以控制其传输闸的导通状态。简言之，下拉晶体管LVMN及上拉晶体管LVMP可用来消除缓冲反向器的漏电流。
除此之外，缓冲电路32_a还包括电容C1及电容C2。电容C1的一端耦接于P型晶体管MP1、MP3之间，电容C1的另一端耦接于反向器INV的输出端OUT；电容C2的一端耦接于P型晶体管MP2、MP4之间，电容C2的另一端耦接于反向器INV的输入端IN。电容C1及电容C2用来增强电平转换器30电位转换(由低电位翻转成为高电位或由高电位翻转成为低电位)时的翻转力道，缩短平转换器30的电位转换时间(Transition Interval)，以提高整体电路的系统性能。
另外，本申请的电平转换器不限于应用于特定电路系统，举例来说，本申请的电平转换器可应用于图像传感器(Image Sensor)的行/列译码器(Row Decoder)，而不在此限。
综上所述，本申请实施例利用串迭而成的晶体管，分摊输出信号振幅的电压差；利用具有深N型井的N型晶体管，输出低电位为负电压的输出信号；利用输出电路，提供充分且稳定的输出电流，以顺利推动后端/级电路；利用缓冲电路阻确/阻挡瞬时电压变化对输出电路的影响；利用下/上拉晶体管，消除缓冲反向器的漏电流；利用耦接于反向器的电容，缩短电位翻转的瞬时时间。本申请实施例可输出大振幅的输出信号，而不需利用高压制程来生产其元件，具有降低生产成本的优点。
以上所述仅为本申请的部分实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (18)

1.一种电平转换器，其特征在于，包括：
第一P型晶体管；
第二P型晶体管；
第三P型晶体管，耦接于所述第二P型晶体管；
第四P型晶体管，耦接于所述第一P型晶体管；
第一N型晶体管，耦接于所述第三P型晶体管；
第二N型晶体管，耦接于所述第四P型晶体管；
第三N型晶体管，耦接于所述第一N型晶体管；
第四N型晶体管，耦接于所述第二N型晶体管；以及
反向器，耦接于所述第三N型晶体管与所述第四N型晶体管之间，所述反向器的输入端接收所述电平转换器的输入信号；
其中，所述第一P型晶体管的源极耦接于所述第二P型晶体管的源极而形成第一节点，所述第三P型晶体管的栅极耦接于所述第四P型晶体管的栅极而形成第二节点，所述第一N型晶体管的栅极耦接与所述第二N型晶体管的栅极而形成第三节点，所述第三N型晶体管的源极耦接于所述第四N型晶体管的源极而形成第四节点，所述第一节点接收第一电压，所述第四节点接收第四电压，所述第四电压为负电压，所述第四电压与所述第一电压的电压差大于所述电平转换器的特定耐压。
2.如权利要求1所述的电平转换器，其特征在于，所述第一N型晶体管、所述第二N型晶体管、所述第三N型晶体管以及所述第四N型晶体管皆为具有深N型井的N型晶体管。
3.如权利要求1所述的电平转换器，其特征在于，所述第二节点接收第二电压或第五电压，所述第三节点接收第三电压。
4.如权利要求3所述的电平转换器，其特征在于，当所述第一电压大于第一特定值时，所述第三P型晶体管的栅极及所述第四P型晶体管的栅极接收所述第二电压；当所述第一电压小于第二特定值时，所述第三P型晶体管的栅极及所述第四P型晶体管的栅极接收所述第五电压；所述第五电压小于所述第二电压。
5.如权利要求3所述的电平转换器，其特征在于，还包括：
第一电压供应单元，用来提供所述第二电压；
第二电压供应单元，用来提供所述第五电压；以及
切换单元，其一端耦接于第二节点，另一端耦接于所述第一电压供应单元，
又一端耦接于所述第二电压供应单元；
其中，当所述第一电压大于第一特定值时，所述切换单元导通所述第二节点与所述第一电压供应单元之间的链接；
其中，当所述第一电压小于第二特定值时，所述切换单元导通所述第二节点与所述第二电压供应单元之间的链接。
6.如权利要求3所述的电平转换器，其特征在于，所述反向器输出第一高电位以及第一低电位，其中所述第一高电位为所述第三电压，所述第一低电位为第四电压。
7.如权利要求1所述的电平转换器，其特征在于，所述电平转换器的输出端位于所述第四P型晶体管与所述第二N型晶体管之间。
8.如权利要求1所述的电平转换器，其特征在于，还包括：
输出电路，包括：
第一P型输出晶体管，耦接于所述第一P型晶体管；
第二P型输出晶体管，耦接于所述第一P型输出晶体管以及所述第二节点；
第一N型输出晶体管，耦接于所述第二P型输出晶体管以及所述第三节点；以及
第二N型输出晶体管，耦接于所述第一N型输出晶体管以及所述第四N型晶体管。
9.如权利要求8所述的电平转换器，其特征在于，还包括：
第一缓冲电路，包括：
第一缓冲反向器，其输入端耦接于所述第四P型晶体管，其输出端耦接于所述第一P型输出晶体管，其高直流偏压端耦接于所述第一节点，其低直流偏压端耦接于所述第二节点；以及
第二缓冲反向器，其输入端耦接于所述第四N型晶体管，其输出端耦接于所述第二N型输出晶体管，其高直流偏压端耦接于所述第三节点，其低直流偏压端耦接于所述第四节点。
10.如权利要求9所述的电平转换器，其特征在于，所述第一缓冲电路还包括：
下拉晶体管，耦接于所述第一缓冲反向器的输入端与所述第二节点之间，受控于下拉信号而为断路或导通；以及
上拉晶体管，耦接于所述第二缓冲反向器的输入端与所述第三节点之间，受控于上拉信号而为断路或导通。
11.如权利要求10所述的电平转换器，其特征在于，所述下拉信号相关于所述第一缓冲反向器的第一输出信号，所述上拉信号相关于所述第二缓冲反向器的第二输出信号。
12.如权利要求10所述的电平转换器，其特征在于，所述第一缓冲电路还包括：
多个第一辅助反向器，耦接与所述第一缓冲反向器的输出端与所述第一P型输出晶体管之间；以及
多个第二辅助反向器，耦接与所述第二缓冲反向器的输出端与所述第二N型输出晶体管之间。
13.如权利要求12所述的电平转换器，其特征在于，所述下拉信号相关于所述第一缓冲反向器以及所述多个第一辅助反向器的多个输出信号，所述上拉信号相关于所述第二缓冲反向器以及所述多个第二辅助反向器的多个输出信号。
14.如权利要求10所述的电平转换器，其特征在于，当第一缓冲反向器的输出信号为高电位时，所述下拉晶体管导通；当第二缓冲反向器的输出信号为高电位时，所述上拉晶体管导通。
15.如权利要求9所述的电平转换器，其特征在于，还包括：
第二缓冲电路，耦接于所述第一P型晶体管、所述第三P型晶体管、所述第一N型晶体管以及所述第三N型晶体管；
其中，所述第二缓冲电路与所述第一缓冲电路具有相同的电路结构。
16.如权利要求8所述的电平转换器，其特征在于，所述电平转换器的输出端位于所述第二P型输出晶体管与所述第一N型输出晶体管之间。
17.如权利要求1所述的电平转换器，其特征在于，还包括：
一第一电容，其一端耦接于所述第一P型晶体管与所述第三P型晶体管之间，另一端耦接于所述反向器的输出端；以及
一第二电容，其一端耦接于所述第二P型晶体管与所述第四P型晶体管之间，另一端耦接于所述反向器的输入端。
18.如权利要求1所述的电平转换器，其特征在于，应用于图像传感器的行/列译码器。
CN201780000992.XA 2017-08-17 2017-08-17 一种可输出正负电压的电平转换器 Active CN109417606B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/097857 WO2019033340A1 (zh) 2017-08-17 2017-08-17 一种可输出正负电压的电平转换器

Publications (2)

Publication Number Publication Date
CN109417606A CN109417606A (zh) 2019-03-01
CN109417606B true CN109417606B (zh) 2021-10-26

Family

ID=65362004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000992.XA Active CN109417606B (zh) 2017-08-17 2017-08-17 一种可输出正负电压的电平转换器

Country Status (4)

Country Link
US (1) US10924115B2 (zh)
EP (1) EP3462617A4 (zh)
CN (1) CN109417606B (zh)
WO (1) WO2019033340A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11277121B1 (en) * 2021-01-28 2022-03-15 Nxp B.V. Level shifter
CN115913214B (zh) * 2023-01-09 2023-06-27 上海芯楷集成电路有限责任公司 正负高压电平转换电路
CN116827333B (zh) * 2023-08-28 2023-11-03 苏州锴威特半导体股份有限公司 一种电平位移电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158028A (zh) * 1995-09-21 1997-08-27 松下电器产业株式会社 输出电路
CN1221206A (zh) * 1997-12-26 1999-06-30 株式会社日立制作所 电平转换电路和运用电平转换电路的半导体集成电路器件
US5969542A (en) * 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
CN1783719A (zh) * 2004-11-18 2006-06-07 台湾积体电路制造股份有限公司 高电压缓冲器模组以及电压侦测电路
CN102904565A (zh) * 2012-10-09 2013-01-30 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN103973103A (zh) * 2013-02-05 2014-08-06 迅宏科技股份有限公司 电压转换电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166961A (en) * 1999-08-19 2000-12-26 Aplus Flash Technology, Inc. Approach to provide high external voltage for flash memory erase
JP2003298957A (ja) * 2002-03-29 2003-10-17 Sanyo Electric Co Ltd 昇圧回路及びこれを用いた撮像装置
JP2005175752A (ja) * 2003-12-10 2005-06-30 Nec Yamagata Ltd レベルシフタ回路
US7215146B2 (en) * 2004-10-29 2007-05-08 Intel Corporation High speed buffered level-up shifters
CN1764069B (zh) * 2005-09-30 2010-12-08 威盛电子股份有限公司 电压电平转换器
JP5181737B2 (ja) * 2008-03-07 2013-04-10 ソニー株式会社 駆動回路、駆動方法、固体撮像装置および電子機器
CN101546999B (zh) * 2008-03-24 2011-05-11 瑞鼎科技股份有限公司 电平转换电路
KR101824027B1 (ko) * 2011-02-01 2018-01-31 삼성전자 주식회사 로우 디코더 및 비휘발성 메모리 장치
US8643425B2 (en) * 2011-09-19 2014-02-04 Freescale Semiconductor, Inc. Level shifter circuit
JP6012196B2 (ja) * 2012-02-17 2016-10-25 キヤノン株式会社 光電変換装置の駆動方法
KR101531887B1 (ko) * 2013-11-27 2015-06-26 주식회사 동부하이텍 네거티브 레벨 쉬프터
US9674470B2 (en) * 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
US9361995B1 (en) * 2015-01-21 2016-06-07 Silicon Storage Technology, Inc. Flash memory system using complementary voltage supplies
CN108140657A (zh) * 2015-09-30 2018-06-08 株式会社半导体能源研究所 半导体装置及电子设备
US9859894B1 (en) * 2017-01-26 2018-01-02 Elite Semiconductor Memory Technology Inc. Level shifting circuit and integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1158028A (zh) * 1995-09-21 1997-08-27 松下电器产业株式会社 输出电路
US5969542A (en) * 1997-05-21 1999-10-19 Advanced Micro Devices, Inc. High speed gate oxide protected level shifter
CN1221206A (zh) * 1997-12-26 1999-06-30 株式会社日立制作所 电平转换电路和运用电平转换电路的半导体集成电路器件
CN1783719A (zh) * 2004-11-18 2006-06-07 台湾积体电路制造股份有限公司 高电压缓冲器模组以及电压侦测电路
CN102904565A (zh) * 2012-10-09 2013-01-30 长安大学 一种用于dc-dc驱动的超低静态电流的电平移位电路
CN103973103A (zh) * 2013-02-05 2014-08-06 迅宏科技股份有限公司 电压转换电路

Also Published As

Publication number Publication date
WO2019033340A1 (zh) 2019-02-21
CN109417606A (zh) 2019-03-01
US10924115B2 (en) 2021-02-16
EP3462617A4 (en) 2019-08-07
US20190089356A1 (en) 2019-03-21
EP3462617A1 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
US10177764B2 (en) Input/output circuit
US7683668B1 (en) Level shifter
US8324955B2 (en) Level shifter design
US7710182B2 (en) Reliable level shifter of ultra-high voltage device used in low power application
US10243564B2 (en) Input-output receiver
CN109417606B (zh) 一种可输出正负电压的电平转换器
US10355694B1 (en) Level shifting circuit with conditional body biasing of transistors
KR20170015933A (ko) 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로
CN108336991B (zh) 电平移位电路
JP2008211317A (ja) レベルシフト回路
JP4823024B2 (ja) レベル変換回路
US7358790B2 (en) High performance level shift circuit with low input voltage
JP6747371B2 (ja) 高圧レベルシフト回路及び駆動装置
US6940333B2 (en) High-to-low level shifter
US11894843B2 (en) Level shift circuit
US10979040B2 (en) Square wave generating method and square wave generating circuit
JP2007235815A (ja) レベル変換回路
CN110739958B (zh) 电平转换电路
CN108206689B (zh) 电平转换驱动电路
TWI789242B (zh) 電位轉換電路
CN114389595A (zh) 电平转换电路
CN111049514A (zh) 电平转换电路
JP5414060B2 (ja) レベルコンバータ回路を備えたｍｏｓトランジスタ回路
CN110620578A (zh) 电压电平移位电路
JP2018014673A (ja) レベルシフタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant