CN110739958B - 电平转换电路 - Google Patents

Abstract

本申请涉及一种电平转换电路。电平转换电路，包括：电平转换单元和半边反馈单元；电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、反相输入节点和用以输出与输出信号反相的反相输出信号的反相输出节点；边反馈单元耦接在输出节点和反相输出节点之间。通过在输出节点和反相输出节点之间耦接一半边反馈单元，在电平转换单元的多个供电电源上电或掉电时序不同步时，对输出信号进行反馈补偿，使输出节点输出高电平或低电平状态确定的信号。

Description

电平转换电路

技术领域

本发明涉及电平转换技术领域，特别是涉及一种电平转换电路。

背景技术

在许多半导体集成电路中，电路信号在电源上电或掉电过程中不是十分的稳定，尤其在使用多种电源域供电时，每种电源域的上电或掉电时序的不同步容易导致电路信号不可控制，这种情况在电平转换电路中尤为明显，直接导致电平转换电路的输出信号出现错误，并可能产生大漏电的问题，损坏相关器件。

发明内容

基于此，有必要针对由于电平转换电路输出信号错误的情况问题，提供一种电平转换电路。

本发明实施例提供了一种电平转换电路，包括：电平转换单元和半边反馈单元；

电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、反相输入节点和用以输出与输出信号反相的反相输出信号的反相输出节点；

半边反馈单元耦接在输出节点和反相输出节点之间。

在其中一个实施例中，电平转换电路还包括电平转换加速单元，电平转换加速单元耦接在电平转换单元的输入级和电平转换单元的输出级之间，且电平转换加速单元用于加速电平转换单元的电平转换速度。

在其中一个实施例中，半边反馈单元包括第一NMOS管，第一NMOS管耦接在输出节点和反相输出节点之间，且第一NMOS管的源极与接地点连接。

在其中一个实施例中，电平转换单元包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管和第三NMOS管；

第一PMOS管的源极用于接第一供电电源，第一PMOS管的漏极与第三PMOS管的源极连接，第一PMOS管的栅极与反相输出节点连接；

第二PMOS管的源极用于接第一供电电源，第二PMOS管的漏极与第四PMOS管的源极连接，第二PMOS管的栅极与输出节点连接；

第三PMOS管的栅极与输入节点连接，第三PMOS管的漏极与输出节点连接；

第四PMOS管的栅极与反相输入节点连接，第三PMOS管的漏极与反相输出节点连接；

第二NMOS管的栅极连接输入节点，第二NMOS管的源极与接地点连接，第二NMOS管的漏极与输出节点连接；

第三NMOS管的栅极与反相输入节点连接，第三NMOS管的源极与接地点连接，第三NMOS管的漏极与反相输出节点连接。

在其中一个实施例中，电平转换加速单元包括第四NMOS管和第五NMOS管，第四NMOS管的漏极与输出节点连接，第四NMOS管的源极与第二NMOS管的漏极连接，第四NMOS管的栅极与第五NMOS管的栅极均用于连接第一供电电源；第五NMOS管的漏极与反相输出节点连接，第五NMOS管的源极与第三NMOS管的漏极连接。

在其中一个实施例中，第二NMOS管和第三NMOS管均为第一类型的NMOS管，第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管均为第一类型的PMOS管。

在其中一个实施例中，第一NMOS管、第四NMOS管和第五NMOS管为第二类型的NMOS管，第一类型的NMOS管的导通电压小于第二类型的NMOS管的导通电压。

在其中一个实施例中，电平转换电路还包括串接在输入节点和反相输入节点之间的第一反相器，第一反相器由第二供电电源供电。

在其中一个实施例中，电平转换电路还包括第二反相器，第二反相器的输出端与输入节点连接，第二反相器的输入端用于接入输入信号，且第二反相器由第二供电电源供电。

在其中一个实施例中，电平转换电路还包括缓冲器，缓冲器的输入端用于接入输入信号，缓冲器的输出端与电平转换单元连接。

本发明提供的一个或多个实施例至少具有以下有益效果：本发明实施例提供的电平转换电路，包括：电平转换单元和半边反馈单元，其中，电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、反相输入节点和用以输出与输出信号反相的反相输出信号的反相输出节点，半边反馈单元耦接在输出节点和反相输出节点之间。通过在输出节点和反相输出节点之间耦接一半边反馈单元，在电平转换单元的多个供电电源上电或掉电时序不同步时，对输出信号进行反馈补偿，使输出节点输出高电平或低电平状态确定的信号。

附图说明

图1为一个实施例中电平转换单元的结构示意图；

图2为一个实施例中电平转换电路的结构示意图；

图3为另一个实施例中电平转换电路的结构示意图；

图4为再一个实施例中电平转换电路的结构示意图；

图5为又一个实施例中电平转换电路的结构示意图；

图6为还一个实施例中电平转换电路的结构示意图；

图7为一个具体实施例中电平转换电路的结构示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“安装”、“一端”、“另一端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

本发明实施例提供了一种电平转换电路，包括：电平转换单元10和半边反馈单元20，电平转换单元10包括：输入节点、用以输出具有所需电平的输出信号Vout的输出节点a、反相输入节点和用以输出与输出信号Vout反相的反相输出信号Vout的反相输出节点b，半边反馈单元20耦接在输出节点a和反相输出节点b之间。

其中，输入节点是指用于接收具有既定电平的信号的输入节点，反相输入节点是指用于接收与输入节点输入的电平的信号反相的电信号的节点。输出节点a和反相输出节点b输出的信号反相。半边反馈单元20是指用于当电平转换单元10的多个供电电源上电或掉电时序不同而导致输出状态不确定时，对输出信号Vout进行补偿，使输出信号Vout的输出状态一定的电路。

具体的，例如图1所示的电平转换单元10在多供电电源供电下，若供电电源供电时序不同时，输出节点a的输出状态不确定。本发明实施例提供的电平转换电路，如图2至图4所示，通过在电平转换单元10的输出节点a和反相输出节点b之间耦接半边反馈单元20，当通过输入节点和所述反相输入节点向电平转换单元10输入信号Vin，且由多个供电电源为电平转换单元10供电时，若电平转换单元10的输入级和输出级的供电时序不同，可以在其中至少一个供电电源的供电过程中，激发半边反馈单元20工作，半边反馈单元20对输出节点a的输出信号Vout进行反馈，使得输出节点a输出状态一定的电信号，即所需电平。

本发明实施例提供的电平转换电路，包括：电平转换单元10和半边反馈单元20，通过在输出节点a和反相输出节点b之间耦接一半边反馈单元20，在电平转换单元10的多个供电电源上电或掉电时序不同步时，对输出信号Vout进行反馈补偿，使输出节点a输出高电平或低电平状态确定的信号。

在其中一个实施例中，如图5至图7所示，电平转换电路还包括电平转换加速单元30，电平转换加速单元30耦接在电平转换单元10的输入级和电平转换单元10的输出级之间，且电平转换加速单元30用于加速电平转换单元10的电平转换速度。

其中，电平转换加速单元30是指可以加快电平转换单元10的电平转换速度的电路。具体的，通过在电平转换加速单元30耦接在电平转换单元10的输入级和电平转换单元10的输出级之间，在供电电源供电和输入信号Vin作用下，电平转换加速单元30可以使得电平转换单元10输入级采用的晶体管器件选用低压管，在实现电平转换单元10正常工作的前提下，加快电平转换单元10的电平转换速度。

在其中一个实施例中，如图2、图3所示，半边反馈单元20包括第一NMOS管Mn2，第一NMOS管Mn2耦接在输出节点a和反相输出节点b之间，且第一NMOS管Mn2的源极与接地点连接。

其中，第一NMOS管Mn2耦接在输出节点a和反相输出节点b之间可以有两种连接方式，一种是第一NMOS管Mn2的栅极与输出节点a连接，第一NMOS管Mn2的漏极与反相输出节点b连接，另一种是第一NMOS管Mn2的栅极与反相输出节点b了解，第一NMOS管Mn2的漏极与输出节点a连接。第一NMOS管Mn2的源极是与接地点连接的。具体的，若第一NMOS管Mn2的栅极和漏极分别是与输出节点a和反相输出节点b连接的，则当多个供电电源对电平转换单元10的供电时序不同时，其中某个供电电源供电过程中，使第一NMOS管Mn2达到导通条件，第一NMOS管Mn2的栅极处于高电位，漏极与源极处于低电位，从而使得输出节点a输出高电平。同理，若第一NMOS管Mn2的栅极和漏极分别是与反相输出节点b和输出节点a连接时，则当多个供电电源对电平转换单元10的供电时序不同时，其中某个供电电源供电过程中，使第一NMOS管Mn2达到导通条件，第一NMOS管Mn2的栅极处于高电位，漏极与源极处于低电位，从而使得输出节点a输出低电平。需要说明的是，半边反馈单元20还可以由其他方式实现，例如，如图4所示，半边反馈单元20还可以包括第六NMOS管Mn5，第六NMOS管Mn5的栅极与输出节点a连接，第六NMOS管Mn5的漏极与反相输出节点b连接，第六NMOS管Mn5的的源极与第一NMOS管Mn2的漏极连接，第一NMOS管Mn2的源极与接地点连接，第一NMOS管Mn2的栅极与输出节点a连接。

在其中一个实施例中，如图2至图4所示，电平转换单元10包括：第一PMOS管Mp0、第二PMOS管Mp1、第三PMOS管Mp2、第四PMOS管Mp3、第二NMOS管Mn0和第三NMOS管Mn1，第一PMOS管Mp0的源极用于接第一供电电源Vd33，第一PMOS管Mp0的漏极与第三PMOS管Mp2的源极连接，第一PMOS管Mp0的栅极与反相输出节点b连接，第二PMOS管Mp1的源极用于接第一供电电源Vd33，第二PMOS管Mp1的漏极与第四PMOS管Mp3的源极连接，第二PMOS管Mp1的栅极与输出节点a连接，第三PMOS管Mp2的栅极与输入节点连接，第三PMOS管Mp2的漏极与输出节点a连接，第四PMOS管Mp3的栅极与反相输入节点连接，第三PMOS管Mp2的漏极与反相输出节点b连接，第二NMOS管Mn0的栅极连接输入节点，第二NMOS管Mn0的源极与接地点连接，第二NMOS管Mn0的漏极与输出节点a连接；第三NMOS管Mn1的栅极与反相输入节点连接，第三NMOS管Mn1的源极与接地点连接，第三NMOS管Mn1的漏极与反相输出节点b连接。其中第一供电电源Vd33可以是3.3V的供电电源。

在其中一个实施例中，如图5、图6所示，电平转换加速单元30包括第四NMOS管Mn3和第五NMOS管Mn4，第四NMOS管Mn3的漏极与输出节点a连接，第四NMOS管Mn3的源极与第二NMOS管Mn0的漏极连接，第四NMOS管Mn3的栅极与第五NMOS管Mn4的栅极均用于连接第一供电电源Vd33，第五NMOS管Mn4的漏极与反相输出节点b连接，第五NMOS管Mn4的源极与第三NMOS管Mn1的漏极连接。

具体的，如图5、图6所示，第四NMOS管Mn3和第五NMOS管Mn4耦接在电平转换单元10的输入端(输入节点、反相输入节点)和输出端(输出节点a、反相输出节点b)之间，第四NMOS管Mn3和第五NMOS管Mn4可以均为3.3V的NMOS管，在此条件下，第二NMOS管Mn0和第三NMOS管Mn1即可选用低于3.3V的低压管，从而加快电平转换单元10的电平转换速度。需要说明的是，电平转换加速单元30还可以包括其他电路结构，例如，如图7所示，电平转换加速单元30，还可以包括第七NMOS管Mn6和第八NMOS管Mn7，第七NMOS管Mn6耦接在第四NMOS管Mn3和第二NMOS管Mn0之间，第八NMOS管Mn7耦接在第五NMOS管Mn4和第三NMOS管Mn1之间。

在其中一个实施例中，第二NMOS管Mn0和第三NMOS管Mn1均为第一类型的NMOS管，第一PMOS管Mp0、第二PMOS管Mp1、第三PMOS管Mp2和第四PMOS管Mp3均为第一类型的PMOS管。

具体的，第二NMOS管Mn0和第三NMOS管Mn1的型号可以相同，对称设置。第一PMOS管Mp0、第二PMOS管Mp1、第三PMOS管Mp2和第四PMOS管Mp3可以为同一型号的晶体管。

在其中一个实施例中，第一NMOS管Mn2、第四NMOS管Mn3和第五NMOS管Mn4为第二类型的NMOS管，第一类型的NMOS管的导通电压小于第二类型的NMOS管的导通电压。

具体的，第一NMOS管Mn2、第四NMOS管Mn3和第五NMOS管Mn4可以为同一型号的NMOS管，且第二NMOS管Mn0和第三NMOS管Mn1是电压低于第一NMOS管Mn2、第四NMOS管Mn3和第五NMOS管Mn4电压的低压管。例如，第一NMOS管Mn2、第四NMOS管Mn3和第五NMOS管Mn4可以为3.3V的NMOS管，第二NMOS管Mn0和第三NMOS管Mn1可以是2.5V的低压NMOS管。这种电路结构，可以加快电平转换单元10的电平转换速度，缩短电平转换时间，同时可以使转换电压的差值更加大，从而以便可以应用到更加苛刻的环境中。

在其中一个实施例中，如图2至图7所示，电平转换电路还包括串接在输入节点和反相输入节点之间的第一反相器INV2，第一反相器INV2由第二供电电源Vd12供电。具体的，在输入节点之间和反相输入节点直接串接一第一反相器INV2，第一反相器INV2由第二供电电源Vd12提供工作电源，当有输入信号Vin从输入节点，即反相器的输入端输入时，可以保证输入节点和反相输入节点的输入信号Vin反相。

本发明实施例提供的电平转换电路，可以在第二供电电源Vd12的上电慢于第一供电电源Vd33或者第二供电电源Vd12掉电快于第一供电电源Vd33时，保证电平转换电路输出节点a的信号是确定。在实际应用中如果出现上述问题也就是电源上电或掉电时序不同时，图2、图4、图5、图7所示电路结构可以保证输出为高电平，图3和图6所示的电路结构可以保证输出为低电平。

在其中一个实施例中，电平转换电路还包括第二反相器INV1，第二反相器INV1的输出端与输入节点连接，第二反相器INV1的输入端用于接入输入信号Vin，且第二反相器INV1由第二供电电源Vd12供电。

具体的，如图2所示，以第一NMOS管Mn2的栅极与输出节点a连接，第一NMOS管Mn2的漏极与反相输出节点b连接的情况举例，在不同电源域电源上电时，第二供电电源Vd12上电慢于第一供电电源Vd33的上电，此时第一供电电源Vd33上电已完成，而第一反相器INV2和第二反相器INV1的电源并没有完全建立，导致第一反相器INV2和第二反相器INV1的输出状态不确定，而此时电平转换单元10中的第三PMOS管Mp2和第四PMOS管Mp3导通，电平转换单元10中的输出节点a和反相输出节点b的输出电压的电平可能为中间电压。当输出节点a和反相输出节点b的输出电压为中间电压时，电平转换单元10中的第一NMOS管Mn2会处于放大状态，那么由第一NMOS管Mn2、第一PMOS管Mp0和第三PMOS管Mp2组成的正反馈环路建立，使得输出节点a的电压快速升高为高电平，同时加速了反相输出节点b的电平变低，使得输出节点a的输出信号Vout被拉高，此输出状态可以在上电过程中一直保持，直到第二供电电源Vd12也上电完成。当第二供电电源Vd12和第一供电电源Vd33均上电完成时，电路就实现正常功能，即输入信号Vin为低电平输出也为低电平，输入为高电平输出也为高电平。需要说明的是，其他连接方式可以参照上述原理来推论，从而易知当多供电电源供电时序不同时，输出节点a可以输出状态一定的输出信号Vout。其中，第二供电电源Vd12可以是3.3V的电源。第一反相器INV2可以是1.2V的反相器，第二反相器INV1可以是1.2V的反相器。

在其中一个实施例中，如图2-7所示，电平转换电路还包括缓冲器，缓冲器的输入端用于接入输入信号Vin，缓冲器的输出端与电平转换单元10连接。具体的，可以通过在电平转换单元10的输入端接缓冲器，以实现对输入信号Vin的缓冲作用。

在其中一个实施例中，如图2-7所示，缓冲器包括两个依次串接的反相器。具体的，缓冲期可以包括上述的第一反相器INV2和第二反相器INV1，起到输入缓冲的作用。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种电平转换电路，其特征在于，包括：电平转换单元、半边反馈单元和电平转换加速单元；

所述电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、反相输入节点和用以输出与所述输出信号反相的反相输出信号的反相输出节点；

所述半边反馈单元耦接在所述输出节点和所述反相输出节点之间；

所述电平转换加速单元耦接在所述电平转换单元的输入级和所述电平转换单元的输出级之间，且所述电平转换加速单元用于加速所述电平转换单元的电平转换速度；

所述半边反馈单元包括第一NMOS管，所述第一NMOS管耦接在所述输出节点和所述反相输出节点之间，且所述第一NMOS管的源极与接地点连接；

所述电平转换单元包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第二NMOS管和第三NMOS管；所述第一PMOS管的源极用于接第一供电电源，所述第一PMOS管的漏极与所述第三PMOS管的源极连接，所述第一PMOS管的栅极与所述反相输出节点连接；所述第二PMOS管的源极用于接第一供电电源，所述第二PMOS管的漏极与所述第四PMOS管的源极连接，所述第二PMOS管的栅极与所述输出节点连接；所述第三PMOS管的栅极与所述输入节点连接，所述第三PMOS管的漏极与所述输出节点连接；所述第四PMOS管的栅极与所述反相输入节点连接，所述第三PMOS管的漏极与所述反相输出节点连接；所述第二NMOS管的栅极连接所述输入节点，所述第二NMOS管的源极与接地点连接，所述第二NMOS管的漏极与输出节点连接；所述第三NMOS管的栅极与所述反相输入节点连接，所述第三NMOS管的源极与接地点连接，所述第三NMOS管的漏极与所述反相输出节点连接；

所述电平转换加速单元包括第四NMOS管、第五NMOS管、第七NMOS管和第八NMOS管，所述第四NMOS管的漏极与所述输出节点连接，所述第四NMOS管的源极与所述第二NMOS管的漏极连接，所述第四NMOS管的栅极与所述第五NMOS管的栅极均用于连接所述第一供电电源；所述第五NMOS管的漏极与所述反相输出节点连接，所述第五NMOS管的源极与所述第三NMOS管的漏极连接，所述第七NMOS管耦接在所述第四NMOS管和所述第二NMOS管之间，所述第八NMOS管耦接在所述第五NMOS管和所述第三NMOS管之间。

2.根据权利要求1所述的电平转换电路，其特征在于，所述第二NMOS管和所述第三NMOS管均为第一类型的NMOS管，所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管均为第一类型的PMOS管。

3.根据权利要求2所述的电平转换电路，其特征在于，所述第一NMOS管、所述第四NMOS管和所述第五NMOS管为第二类型的NMOS管，所述第一类型的NMOS管的导通电压小于所述第二类型的NMOS管的导通电压。

4.根据权利要求1-3中任一项所述的电平转换电路，其特征在于，还包括串接在所述输入节点和所述反相输入节点之间的第一反相器，所述第一反相器由第二供电电源供电。

5.根据权利要求4所述的电平转换电路，其特征在于，还包括第二反相器，所述第二反相器的输出端与所述输入节点连接，所述第二反相器的输入端用于接入输入信号，且所述第二反相器由所述第二供电电源供电。

6.根据权利要求1-3中任一项所述的电平转换电路，其特征在于，还包括缓冲器，缓冲器的输入端用于接入输入信号，所述缓冲器的输出端与所述电平转换单元连接。