KR100795694B1 - 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 - Google Patents

저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 Download PDF

Info

Publication number
KR100795694B1
KR100795694B1 KR1020060081457A KR20060081457A KR100795694B1 KR 100795694 B1 KR100795694 B1 KR 100795694B1 KR 1020060081457 A KR1020060081457 A KR 1020060081457A KR 20060081457 A KR20060081457 A KR 20060081457A KR 100795694 B1 KR100795694 B1 KR 100795694B1
Authority
KR
South Korea
Prior art keywords
pmos transistor
voltage level
pull
output terminal
voltage
Prior art date
Application number
KR1020060081457A
Other languages
English (en)
Inventor
이영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060081457A priority Critical patent/KR100795694B1/ko
Priority to JP2007218445A priority patent/JP2008061242A/ja
Priority to US11/892,955 priority patent/US20080054982A1/en
Application granted granted Critical
Publication of KR100795694B1 publication Critical patent/KR100795694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Abstract

저전력에서 안정적으로 레벨 쉬프팅을 할 수 있는 저전력 레벨 쉬프터 및 레벨 쉬프팅 방법이 개시된다. 레벨 쉬프터는 입력부, 풀 다운 구동부, 풀 업 구동부 및 차단부를 포함한다. 차단부는 풀업 구동부와 입력부 사이에 형성되는 전류 패쓰를 차단한다.

Description

저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법{Low power level shifer and method thereof}
도 1은 종래의 커런트 미러를 사용한 레벨 쉬프터를 나타내는 블록도이다.
도 2는 도 1의 전류 패쓰를 차단하기 위한 종래의 레벨 쉬프터를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 저전력 레벨 쉬프터의 구성을 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 레벨 쉬프터에 입력 되는 신호(VI)와 레벨 쉬프터에서 출력 되는 신호(VO)의 전압 레벨을 나타낸다.
도 5a 내지 도 5d는 도 1, 도 2 및 도 3의 레벨 쉬프터들의 출력이 로우에서 하이로 트랜지션 할 때와 하이에서 로우로 트랜지션 할 때의 각 레벨 쉬프터들의 동작 전류를 측정한 시뮬레이션 결과를 나타내는 도면이다.
본 발명은 반도체 장치에 관한 것으로서, 특히 레벨 쉬프터 및 레벨 쉬프팅 방법에 관한 것이다.
대부분의 반도체 집적회로는 본래의 기능을 하는 회로 부분과 칩 외부와의 인터페이스를 위한 회로 부분을 가지고 있다. 또한, 반도체 집적회로 내에는 다양한 기능을 하는 여러 개의 회로 블록들이 있는데, 이들 회로 블록들을 위한 전원 전압도 다양하게 존재한다. 예를 들면, 반도체 집적회로 내의 대부분의 회로 블록들은 1.2V 이하의 전원전압을 사용하여 동작하는데, 외부 회로와 인터페이스 하는 아날로그 회로 블록은 3.3V 또는 2.5V의 전원전압을 사용하여 동작한다.
따라서, 다른 전원 전압을 사용하는 회로 블록들 사이에는 전압 레벨의 차이가 있으므로, 각 블록들 사이에는 인터페이스를 위해서 레벨 쉬프터(Level Shifter)가 필요하다.
종래의 커런트 미러를 이용한 레벨 쉬프터는 커런트 미러에 의한 DC Path가 생겨 그 만큼의 전력 손실을 가져오는 문제가 발생하였다.
따라서, 이러한 전력 손실을 감소시켜 저전력에서도 동작할 수 있는 저전력 레벨 쉬프터가 필요하게 되었다.
상기 문제점을 해결하기 위한 본 발명의 일 목적은 레벨 쉬프팅 시 형성되는 전류 패쓰를 차단하여 저전력에서 안정적으로 동작할 수 있는 저전력 레벨 쉬트터를 제공하는 것이다.
본 발명의 일 목적은 상기 저전력 레벨 쉬프팅 회로를 사용하여 저전력 레벨 쉬프팅 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 저전력 레벨 쉬프터는 입력부, 풀다운 구동부, 풀 업 구동부 및 차단부를 포함한다.
입력부는 입력 단자로 인가되는 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호에 따라 전류신호를 발생한다. 풀다운 구동부는 출력 단자와 연결되며, 상기 입력 신호의 반전된 신호에 따라 상기 출력 단자를 상기 제1 전압 레벨로 풀 다운 시킨다. 풀 업 구동부는 제3 전압 레벨의 전원 전압과 상기 출력 단자 사이에 연결되고, 상기 전류신호를 미러링하여 상기 출력 단자를 상기 제3 전압 레벨로 풀 업 시킨다. 차단부는 상기 입력부와 상기 풀 업 구동부 사이에 위치하며, 상기 출력 단자가풀 업 되는 동작에 응답하여 상기 풀업 구동부와 상기 입력부 사이에 형성되는 전류 패스를 차단한다. 본 발명의 일 실시예에 따른 저전력 레벨 쉬프터는 상기 입력 신호를 반전시켜, 상기 풀다운 구동부에 인가하는 인버터를 더 포함할 수 있다.
실시예에서, 상기 인버터는 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이에서 동작할 수 있다.
상기 입력부는 상기 입력 신호를 인가받는 게이트와 상기 제2 전압 레벨의 접지 전압에 연결되는 소스 및 상기 차단부와 연결지점인 제1 노드에 연결되는 드레인을 갖는 제1 엔모스 트랜지스터로 구성될 수 있다.
상기 풀 다운 구동부는 상기 입력 신호의 반전 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 출력 단자와 연결되는 드레인을 갖는 제2 엔모스 트랜지스터로 구성될 수 있다.
상기 차단부는 래치 구조의 제1 피모스 트랜지스터 및 제2 피모스 트랜지스터로 구성될 수 있다. 상기 제1 피모스 트랜지스터는,
상기 입력부와 연결되어 상기 전류 신호를 인가받는 드레인과 상기 풀업 구동부와 연결되는 소스 및 상기 제2 피모스 트랜지스터의 드레인과 연결되는 게이트를 갖는다. 상기 제2 피모스 트랜지스터는 상기 제1 피모스 트랜지스터의 드레인과 연결되어 상기 전류 신호를 인가받는 게이트와 상기 출력 단자 및 상기 제1 피모스 트랜지스터의 게이트와 연결되는 드레인 및 상기 전원 전압에 연결되는 소스를 갖는다. 상기 전류 패쓰는 상기 제1 피모스 트랜지스터에 의하여 차단된다.
실시예에서, 상기 풀 업 구동부는 제3 피모스 트랜지스터와 제4 피모스 트랜지스터를 포함하는 커런트 미러로 구성될 수 있다. 상기 제3 피모스 트랜지스터는 상기 전원 전압에 연결되는 소스와 상기 차단부와 연결되는 드레인 및 상기 제4 피모스 트랜지스터의 게이트와 연결되는 게이트를 갖고 상기 드레인과 상기 게이트는 서로 연결된다. 상기 제4 피모스 트랜지스터는 상기 전원 전압에 연결되는 소스와 상기 출력 단자와 연결되는 드레인을 갖는다.
실시예에서, 기 제3 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제1 전압 레벨은 상기 제2 전압 레벨보다 높다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 저전력 레벨 쉬프터는 게이트로 입력 신호를 인가받는 제1 엔모스 트랜지스터, 게이트로 상기 입력 신호의 반전 신호를 인가받고 접지 전압에 연결되는 상기 제1 엔모스 트랜지스터의 소스와 연결되는 소스 및 출력 신호가 출력되는 출력 단자에 연결되는 드레인을 갖 는 제2 엔모스 트랜지스터, 상기 제1 엔모스 트랜지스터의 드레인과 연결되는 드레인을 갖는 제1 피모스 트랜지스터, 상기 제1 피모스 트랜지스터의 게이트 및 상기 출력 단자와 연결되는 드레인 및 상기 제1 피모스 트랜지스터의 드레인과 연결되는 게이트를 갖는 제2 피모스 트랜지스터, 상기 제1 피모스 트랜지스터의 소스와 연결되는 드레인과 전원 전압에 연결되는 소스를 갖고 게이트와 드레인이 서로 연결되는 제3 피모스 트랜지스터 및 상기 전원 전압에 연결되는 소스와 상기 출력 단자에 연결되는 드레인 및 상기 제3 피모스 트랜지스터의 게이트에 연결되는 게이트를 갖는 제4 피모스 트랜지스터를 포함하며, 상기 제2 피모스 트랜지스터의 소스는 상기 전원 전압에 연결된다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 저전력 레벨 쉬프팅 방법은 입력 단자로 인가되는 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호에 따라 전류신호를 발생하는 단계, 상기 입력 신호의 반전된 신호에 따라 출력 단자를 상기 제1 전압 레벨로 풀 다운 시키는 단계, 상기 전류신호를 미러링하여 상기 출력 단자를 상기 제3 전압 레벨로 풀 업 시키는 단계 및 상기 출력 단자가 풀 업 되는 동작에 응답하여 상기 풀 업 단계에서 형성되는 전류 패쓰를 차단하는 단계를 포함한다.
본 발명의 일 실시예에 따른 저전력 레벨 쉬프팅 방법은 상기 입력 신호를 반전시켜 상기 풀 다운 단계에 제공하는 단계를 더 포함할 수 있다. 상기 제3 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제1 전압 레벨은 상기 제2 전압 레벨보다 높을 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일 치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 종래의 커런트 미러를 사용한 레벨 쉬프터를 나타내는 블록도이다.
도 1은 참조하면, 종래의 커런트 미러를 사용한 레벨 쉬프터는 커런트 미러(10)와 입력부(20)를 포함한다. 종래의 레벨 쉬프터는 입력 단자(1), 출력 단자(9), 인버터(2)를 포함한다. 입력부(10)는 엔모스 트랜지스터(21)와 엔모스 트랜지스터(22)로 구성되고, 커런트 미러(10)는 피모스 트랜지스터(11)와 피모스 트랜지스터(12)로 구성된다.
입력 단자(1)로 입력 되는 입력 신호가 로우에서 하이로 되면, 엔모스 트랜지스터(21)가 턴 온 된다. 그러면 노드(3)가 접지 전압(GND)에 연결되고, 피모스 트랜지스터(11)와 피모스 트랜지스터(12)가 턴 온 된다. 그러면, 출력 단자(9)와 노드(4)에 전원전압(VDDH)이 구동되게 된다. 하지만 이 경우에 피모스 트랜지스터(11)가 턴 온 되므로 VDDH로부터 피모스 트랜지스터(11), 엔모스 트랜지스터(21) 를 거쳐 접지 전압(GND)로 가는 전류 패쓰(25)가 생겨서 계속해서 전력 손실이 생기는 문제점이 발생하게 된다.
도 2는 도 1의 전류 패쓰(25)를 차단하기 위한 종래의 레벨 쉬프터를 나타내는 블록도이다.
도 2의 레벨 쉬프터는 미국 공개 특허 2006/0071656 에 개시되어 있다.
도 2를 참조하면 레벨 쉬프터는 입력 단자(30), 출력 단자(80), 스위치 모듈(20), 커런트 미러(10), 전압 유지부(60) 및 인버터(35)를 포함한다. 스위치 모듈(40)은 엔모스 트랜지스터(41)와 엔모스 트랜지스터(42)를 포함한다. 커런트 미러(50)는 피모스 트랜지스터(51)와 피모스 트랜지스터(52)를 포함한다. 전압 유지부(60)는 제어 회로(70)와 엔모스 트랜지스터(7)를 포함한다.
입력 단자(30)로 인가되는 입력 신호가 로우에서 하이로 트랜지션하면 엔모스 트랜지스터(41)가 턴 온 된다. 그러면, 엔모스 트랜지스터(65)가 턴 온되어 노드(45)가 접지 전압(GND)과 연결되게 된다. 그러면, 피모스 트랜지스터(51)와 피모스 트랜지스터(52)가 턴 온 되어 출력 단자(80)가 전원 전압(VDDH) 으로 구동된다. 이 때, 전원 전압(VDDH)으로부터 피모스 트랜지스터(51), 엔모스 트랜지스터(65)를 통하는 전류 패쓰가 생긴다. 하지만, 출력노드(80)와 연결되는 노드(44)가 전원 전압(VDDH)으로 구동되므로 엔모스 트랜지스터(65)는 인버터(71)에 의하여 턴 오프 된다. 그러므로 전류 패쓰는 차단된다. 이 경우에 출력 단자(80)는 피모스 트랜지스터(72)에 의하여 전원전압(VDDH)으로 구동된다. 하지만, 이러한 구조의 레벨 쉬프터는 출력단자(80)에 구동되는 전압이 인버터(71)를 동작시키므로 외부 출력전압 의 구동능력을 저하시키고, 그만큼의 전력이 더 필요하게 되므로, 저전력에서는 사용할 수 없다는 문제점이 있다.
도 3은 본 발명의 일 실시예에 따른 저전력 레벨 쉬프터의 구성을 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 레벨 쉬프터에 입력 되는 신호(VI)와 레벨 쉬프터에서 출력 되는 신호(VO)의 전압 레벨을 나타낸다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 저전력 레벨 쉬프터는 입력부(120), 풀 다운 구동부(130), 풀 업 구동부(160), 차단부(170) 및 인버터(140)를 포함한다. 입력부(120)는 제1 엔모스 트랜지스터(MN1)로 구성되고, 풀 다운 구동부(130)는 제2 엔모스 트랜지스터(MN2)로 구성된다. 차단부(170)는 제1 피모스 트랜지스터(MP1)와 제2 피모스 트랜지스터(MP2)로 구성된다. 풀 업 구동부(160)는 제3 피모스 트랜지스터(MP3)와 제4 피모스 트랜지스터(MP4)로 구성된다.
제1 엔모스 트랜지스터(MN1)의 소스와 제2 엔모스 트랜지스터(MN2)의 소스는 서로 연결되어 제2 전압 레벨(VSS)의 전압에 연결된다. 제1 엔모스 트랜지스터(MN1)의 드레인은 제1 피모스 트랜지스터(MP1)의 드레인에 연결된다. 제2 엔모스 트랜지스터(MN2)의 드레인은 출력 단자(180)와 연결되는 노드(N2)에서 제2 피모스 트랜지스터(MP2)의 드레인과 연결된다. 제1 피모스 트랜지스터(MP1)의 게이트는 제2 피모스 트랜지스터(MP2)의 드레인과 연결되고, 제2 피모스 트랜지스터(MP2)의 게이트는 제1 피모스 트랜지스터(MP1)의 드레인에 연결된다. 제1 피모스 트랜지스터(MP1)의 소스는 제3 전압 레벨의 전원 전압에 연결된 제3 피모스 트랜지스 터(MP3)의 드레인에 연결된다. 제4 피모스 트랜지스터(MP4)의 드레인은 노드(N2)에 연결되고 제4 피모스 트랜지스터(MP4)의 소스는 전원 전압과 제3 피모스 트랜지스터(MP3)의 소스에 연결된다. 제3 피모스 트랜지스터(MP3)의 게이트와 드레인은 서로 연결된다.
입력 단자에 인가되는 입력 신호(VI)는 제1 레벨 전압(VDDL)에서 제2 전압 레벨(VSS) 사이를 스윙하는 신호이다. 입력 신호(VI)가 입력부(120)에 인가되면 입력부(120)를 구성하는 제1 엔모스 트랜지스터(MN1)의 스위칭 동작에 의하여 노드(N2)에는 전류 신호가 생성된다. 이 전류 신호는 VSS 전압에 의한 전류 신호이다. 풀 업 구동부(160)는 이 전류 신호를 미러링 하여 출력 단자(180)를 VDDH로 풀 업 구동한다.
처음에 입력 신호(VI)가 로우(즉, VSS)이고 노드(N1)가 하이라고 하자. 이 때, 인버터(140)에 의하여 제2 엔모스 트랜지스터(MN2)가 턴 온되어 노드(N2)와 출력 단자(180)는 VSS(접지 전압)로 구동된다. 그리고, 노드(N2)의 전압에 의하여 피모스 트랜지스터(MP1)가 온 되므로 노드(N3)도 하이가 되어 풀 업 구동부(160)는 동작하지 않는다.
다음에 입력 신호(VI)가 로우에서 하이로 트랜지션하면, 노드(N1)의 전압 레벨은 VSS가 되고 이 때, 제1 피모스 트랜지스터(MP1)는 턴 온 되어 있으므로, 노드(N3)의 전압 레벨도 VSS가 된다. 노드(N3)의 전압 레벨도 VSS가 되면, 제3 피모스 트랜지스터(MP3)와 제4 피모스 트랜지스터(MP4)도 턴 온 되므로 노드(N2)와 출력 단자(180)는 전원 전압으로 구동되게 된다. 이 때, 노드(N1)의 전압 레벨이 VSS 이므로, 제2 피모스 트랜지스터(MP2)도 턴 온 된다. 이 때, 노드(N5)에 나타나는 전압 레벨은 VDDH가 된다. 따라서, 제1 피모스 트랜지스터(MP1)이 턴 오프되게 된다. 제1 피모스 트랜지스터(MP1)이 턴 오프 되면, 전원 전압에서 제3 피모스 트랜지스터(MP3)를 통하는 풀 업 구동부(160)에 의한 전류 패스가 차단된다. 이 때, 출력 단자는 안정적으로 VDDH 전압 레벨로 구동된다.
도 5a 내지 도 5d는 도 1, 도 2 및 도 3의 레벨 쉬프터들의 출력이 로우에서 하이로 트랜지션 할 때와 하이에서 로우로 트랜지션 할 때의 각 레벨 쉬프터들의 동작 전류를 측정한 시뮬레이션 결과를 나타내는 도면이다.
이 시뮬레이션은 90나노 공정을 통하여 수행되었다. 도 1의 레벨 쉬프터의 동작 전류는 typical 기준 290uA로 측정되었고, 도 2의 레벨 쉬프터의 동작 전류는 1.3uA로 측정되었다. 본 발명의 일 실시예에 따른 도 3의 레벨 쉬프터의 동작 전류는 1.28uA로 측정되었다. 이 수치는 도 1의 레벨 쉬프터의 동작 전류와 비교하였을 때, 동작 전류를 1/250으로 줄인 것이고, 도 2의 레벨 쉬프터의 동작 전류보다 2% 줄인 것이다.
도 5c와 도 5d를 참고하면, 도 1의 레벨 쉬프터에서는 출력 전압이 트랜지션 하기 전과 후에 전류 패쓰에 의하여 계속 소모되고 있는 것을 나타낸다. 또한 도 5c를 참고하면, 출력 전압이 로우에서 하이로 트랜지션할 때, 즉 레벨 쉬프팅 동작이 일어날 때, 도 3의 레벨 쉬프터의 동작 전류의 크기가 가장 작고 가장 빨리 0이 되는 것을 알 수 있다. 즉, 본 발명의 일 실시예에 따른 레벨 쉬프터가 가장 작은 전력으로도 안정적으로 레벨 쉬프팅 동작을 수행하는 것을 나타낸다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법은 저 레벨의 입력 전압을 고 레벨의 출력 전압으로 레벨 쉬프팅하는 동한 발생하는 커런트 미러에 의한 전류 패쓰를 차단하여 저전력에서도 안정적인 레벨 쉬프팅 동작을 수행한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 입력 단자로 인가되는 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호에 따라 전류신호를 발생하는 입력부;
    출력 단자와 연결되며, 상기 입력 신호의 반전된 신호에 따라 상기 출력 단자를 상기 제1 전압 레벨로 풀 다운 시키는 풀다운 구동부;
    제3 전압 레벨의 전원 전압과 상기 출력 단자 사이에 연결되고, 상기 전류신호를 미러링하여 상기 출력 단자를 상기 제3 전압 레벨로 풀 업 시키는 풀 업 구동부; 및
    상기 입력부와 상기 풀 업 구동부 사이에 위치하며, 상기 출력 단자가풀 업 되는 동작에 응답하여 상기 풀업 구동부와 상기 입력부 사이에 형성되는 전류 패스를 차단하는 차단부를 포함하는 저전력 레벨 쉬프터.
  2. 제 1 항에 있어서, 상기 입력 신호를 반전시켜, 상기 풀다운 구동부에 인가하는 인버터를 더 포함하는 것을 특징으로 하는 저전력 레벨 쉬프터.
  3. 제 2 항에 있어서, 상기 인버터는 상기 제1 레벨 전압과 상기 제2 레벨 전압 사이에서 동작하는 것을 특징으로 하는 저전력 레벨 쉬프터.
  4. 제 1 항에 있어서, 상기 입력부는,
    상기 입력 신호를 인가받는 게이트와 상기 제2 전압 레벨의 접지 전압에 연결되는 소스 및 상기 차단부와 연결지점인 제1 노드에 연결되는 드레인을 갖는 제1 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  5. 제 4 항에 있어서, 상기 풀 다운 구동부는,
    상기 입력 신호의 반전 신호를 인가받는 게이트와 상기 접지 전압에 연결되는 소스 및 상기 출력 단자와 연결되는 드레인을 갖는 제2 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  6. 제 1 항에 있어서, 상기 차단부는,
    래치 구조의 제1 피모스 트랜지스터 및 제2 피모스 트랜지스터로 구성되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  7. 제 6 항에 있어서, 상기 제1 피모스 트랜지스터는,
    상기 입력부와 연결되어 상기 전류 신호를 인가받는 드레인과 상기 풀업 구동부와 연결되는 소스 및 상기 제2 피모스 트랜지스터의 드레인과 연결되는 게이트를 갖는 것을 특징으로 하는 저전력 레벨 쉬프터.
  8. 제 7 항에 있어서, 상기 제2 피모스 트랜지스터는,
    상기 제1 피모스 트랜지스터의 드레인과 연결되어 상기 전류 신호를 인가받 는 게이트와 상기 출력 단자 및 상기 제1 피모스 트랜지스터의 게이트와 연결되는 드레인 및 상기 전원 전압에 연결되는 소스를 갖는 것을 특징으로 하는 저전력 레벨 쉬프터.
  9. 제 8 항에 있어서, 상기 전류 패쓰는 상기 제1 피모스 트랜지스터에 의하여 차단되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  10. 제 1 항에 있어서, 상기 풀업 구동부는,
    제3 피모스 트랜지스터와 제4 피모스 트랜지스터를 포함하는 커런트 미러로 구성되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  11. 제 10 항에 있어서, 상기 제3 피모스 트랜지스터는,
    상기 전원 전압에 연결되는 소스와 상기 차단부와 연결되는 드레인 및 상기 제4 피모스 트랜지스터의 게이트와 연결되는 게이트를 갖고 상기 드레인과 상기 게이트는 서로 연결되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  12. 제 11 항에 있어서, 상기 제4 피모스 트랜지스터는,
    상기 전원 전압에 연결되는 소스와 상기 출력 단자와 연결되는 드레인을 갖는 것을 특징으로 하는 저전력 레벨 쉬프터.
  13. 제 1 항에 있어서, 상기 제3 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제1 전압 레벨은 상기 제2 전압 레벨보다 높은 것을 특징으로 하는 저전력 레벨 쉬프터.
  14. 게이트로 입력 신호를 인가받는 제1 엔모스 트랜지스터;
    게이트로 상기 입력 신호의 반전 신호를 인가받고 접지 전압에 연결되는 상기 제1 엔모스 트랜지스터의 소스와 연결되는 소스 및 출력 신호가 출력되는 출력 단자에 연결되는 드레인을 갖는 제2 엔모스 트랜지스터;
    상기 제1 엔모스 트랜지스터의 드레인과 연결되는 드레인을 갖는 제1 피모스 트랜지스터;
    상기 제1 피모스 트랜지스터의 게이트 및 상기 출력 단자와 연결되는 드레인 및 상기 제1 피모스 트랜지스터의 드레인과 연결되는 게이트를 갖는 제2 피모스 트랜지스터;
    상기 제1 피모스 트랜지스터의 소스와 연결되는 드레인과 전원 전압에 연결되는 소스를 갖고 게이트와 드레인이 서로 연결되는 제3 피모스 트랜지스터; 및
    상기 전원 전압에 연결되는 소스와 상기 출력 단자에 연결되는 드레인 및 상기 제3 피모스 트랜지스터의 게이트에 연결되는 게이트를 갖는 제4 피모스 트랜지스터를 포함하며, 상기 제2 피모스 트랜지스터의 소스는 상기 전원 전압에 연결되는 것을 특징으로 하는 저전력 레벨 쉬프터.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제 15 항에 있어서, 상기 인버터는 제1 전원 전압 레벨과 접지 전압 레벨 사이에서 동작하는 것을 특징으로 하는 저전력 레벨 쉬프터.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제 14 항에 있어서, 상기 입력 신호는 제1 전압 레벨과 상기 접지 전압 레벨 사이를 스윙하고, 상기 출력 신호는 상기 전원 전압 레벨과 상기 접지 전압 레벨 사이를 스윙하는 것을 특징으로 하는 저전력 레벨 쉬프터.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제 17 항에 있어서, 상기 전원 전압 레벨은 상기 제1 전압 레벨 보다 높은 것을 특징으로 하는 저전력 레벨 쉬프터.
  19. 입력 단자로 인가되는 제1 전압 레벨과 제2 전압 레벨 사이를 스윙하는 입력 신호에 따라 전류신호를 발생하는 단계;
    상기 입력 신호의 반전된 신호에 따라 출력 단자를 상기 제1 전압 레벨로 풀 다운 시키는 단계;
    상기 전류신호를 미러링하여 상기 출력 단자를 상기 제3 전압 레벨로 풀 업 시키는 단계; 및
    상기 출력 단자가 풀 업 되는 동작에 응답하여 상기 풀 업 단계에서 형성되는 전류 패쓰를 차단하는 단계를 포함하는 저전력 레벨 쉬프팅 방법.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제 19 항에 있어서, 상기 입력 신호를 반전시켜 상기 풀 다운 단계에 제공하는 단계를 더 포함하는 것을 특징으로 하는 저전력 레벨 쉬프팅 방법.
  21. 청구항 21은(는) 설정등록료 납부시 포기되었습니다.
    제 20 항에 있어서, 상기 제3 전압 레벨은 상기 제1 전압 레벨보다 높고, 상기 제1 전압 레벨은 상기 제2 전압 레벨보다 높은 것을 특징으로 하는 저전력 레벨 쉬프팅 방법.
KR1020060081457A 2006-08-28 2006-08-28 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법 KR100795694B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060081457A KR100795694B1 (ko) 2006-08-28 2006-08-28 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법
JP2007218445A JP2008061242A (ja) 2006-08-28 2007-08-24 低電力レベルシフタ及び低電力レベルシフティング方法
US11/892,955 US20080054982A1 (en) 2006-08-28 2007-08-28 Low power level shifter and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060081457A KR100795694B1 (ko) 2006-08-28 2006-08-28 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법

Publications (1)

Publication Number Publication Date
KR100795694B1 true KR100795694B1 (ko) 2008-01-17

Family

ID=39150620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060081457A KR100795694B1 (ko) 2006-08-28 2006-08-28 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법

Country Status (3)

Country Link
US (1) US20080054982A1 (ko)
JP (1) JP2008061242A (ko)
KR (1) KR100795694B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106662B1 (ko) 2008-11-17 2012-01-18 미쓰비시덴키 가부시키가이샤 레벨 시프트 회로
KR101623729B1 (ko) 2014-12-15 2016-05-25 (주)에이디테크놀로지 저전력 고속 처리가 가능한 플립플랍 회로

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427216B1 (en) * 2010-09-10 2013-04-23 Marvell International Ltd. Ser tolerant flip flop having a redundant latch
TWI532024B (zh) * 2014-08-19 2016-05-01 友達光電股份有限公司 具有短路偵測機制之電壓移位電路及短路偵測方法
US9337841B1 (en) * 2014-10-06 2016-05-10 Xilinx, Inc. Circuits for and methods of providing voltage level shifting in an integrated circuit device
KR102069356B1 (ko) * 2018-04-26 2020-01-22 연세대학교 산학협력단 커런트 미러 기반의 레벨 시프트 장치 그리고, 그 동작 방법
KR102519602B1 (ko) 2018-12-17 2023-04-07 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 드라이버 회로
KR102445814B1 (ko) 2018-05-31 2022-09-21 에스케이하이닉스 주식회사 반도체 장치
US10892750B2 (en) 2018-05-31 2021-01-12 SK Hynix Inc. Semiconductor apparatus
CN109713900A (zh) * 2018-12-25 2019-05-03 广东浪潮大数据研究有限公司 一种电位转换电路及系统低速背板模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228879A (ja) 2003-01-22 2004-08-12 Nec Micro Systems Ltd レベルシフト回路
JP2005033718A (ja) 2003-07-11 2005-02-03 Matsushita Electric Ind Co Ltd レベルシフト回路
KR20050028701A (ko) * 2003-09-19 2005-03-23 매그나칩 반도체 유한회사 레벨 쉬프팅 회로
JP2006173889A (ja) 2004-12-14 2006-06-29 Denso Corp レベルシフト回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173247B2 (ja) * 1993-09-29 2001-06-04 ソニー株式会社 レベルシフタ
US5469080A (en) * 1994-07-29 1995-11-21 Sun Microsytems, Inc. Low-power, logic signal level converter
JP3702159B2 (ja) * 2000-09-05 2005-10-05 株式会社東芝 半導体集積回路装置
KR100657829B1 (ko) * 2004-08-16 2006-12-14 삼성전자주식회사 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
TWI236799B (en) * 2004-10-06 2005-07-21 Infineon Admtek Co Ltd Level shifter circuit without dc current flow
US7205819B2 (en) * 2005-01-25 2007-04-17 Via Technologies, Inc. Zero-bias-power level shifting
JP2006279203A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd レベル変換回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228879A (ja) 2003-01-22 2004-08-12 Nec Micro Systems Ltd レベルシフト回路
JP2005033718A (ja) 2003-07-11 2005-02-03 Matsushita Electric Ind Co Ltd レベルシフト回路
KR20050028701A (ko) * 2003-09-19 2005-03-23 매그나칩 반도체 유한회사 레벨 쉬프팅 회로
JP2006173889A (ja) 2004-12-14 2006-06-29 Denso Corp レベルシフト回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101106662B1 (ko) 2008-11-17 2012-01-18 미쓰비시덴키 가부시키가이샤 레벨 시프트 회로
KR101623729B1 (ko) 2014-12-15 2016-05-25 (주)에이디테크놀로지 저전력 고속 처리가 가능한 플립플랍 회로

Also Published As

Publication number Publication date
JP2008061242A (ja) 2008-03-13
US20080054982A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100795694B1 (ko) 저전력 레벨 쉬프터 및 저전력 레벨 쉬프팅 방법
US9584125B2 (en) Interface circuit
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
US20070188194A1 (en) Level shifter circuit and method thereof
KR20060106106A (ko) 고속 레벨 쉬프터
US7468621B2 (en) Synchronization circuits and methods
JP6524829B2 (ja) レベルシフト回路
JP2009225169A (ja) フリップフロップ回路
KR100829779B1 (ko) 레벨 쉬프팅 회로
JP2011103607A (ja) 入力回路
CN108631767B (zh) 电平位移器
JP2007166174A (ja) 出力回路
JP4724575B2 (ja) レベル変換回路
JP2006295252A (ja) レベルシフト回路及びレベルシフト装置
JP2007096452A (ja) レベルシフト回路
TWI677189B (zh) 用於產生25％工作週期之時脈的裝置
JP2003198358A (ja) レベルシフト回路
JP2006352204A (ja) 電位検出回路及びそれを備える半導体集積回路
JP2012169810A (ja) レベルシフト回路
TWM576366U (zh) 具輔助電路之位準轉換電路
TWM565921U (zh) 電壓位準移位器
JP7361474B2 (ja) 入力回路
KR100214079B1 (ko) 반도체 장치의 레벨쉬프터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee