TWI401890B - 電壓位準轉換電路 - Google Patents

電壓位準轉換電路 Download PDF

Info

Publication number
TWI401890B
TWI401890B TW098135911A TW98135911A TWI401890B TW I401890 B TWI401890 B TW I401890B TW 098135911 A TW098135911 A TW 098135911A TW 98135911 A TW98135911 A TW 98135911A TW I401890 B TWI401890 B TW I401890B
Authority
TW
Taiwan
Prior art keywords
voltage
voltage signal
signal
conversion circuit
state
Prior art date
Application number
TW098135911A
Other languages
English (en)
Other versions
TW201019602A (en
Inventor
Wei Ta Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201019602A publication Critical patent/TW201019602A/zh
Application granted granted Critical
Publication of TWI401890B publication Critical patent/TWI401890B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

電壓位準轉換電路
本發明係關於一電壓位準轉換器(voltage level converter)，特別是關於消除半導體積體電路中之電壓位準轉換器所產生的信號相位失真。
在高級積體電路(IC)，比如具有系統單晶片(SOC)配置的積體電路中，數以百萬、千萬或者更多的半導體元件通常會互連以形成複雜的電子系統，該電子系統可以用於執行各種信號處理功能，比如無線通信、即時多媒體串流等。具有此複雜程度的高級積體電路通常會包括多個功能模組，每個模組執行特定的信號處理任務，並且組合起來的功能模組則可滿足預定的整體系統功能。舉例而言，SOC可以包括一個或多個用於處理輸入信號的嵌入式微處理器、一個或多個嵌入式記憶體模組(例如用於存儲微處理器處理後的資料的靜態隨機存取記憶體(SRAM))、外部(世界)信號和IC之間的一個或多個輸入/輸出(I/O)介面，和各種位於晶片上之功能模組之間的I/O介面。
各種功能電路模組通常需要不同電源電壓以執行它們的預定功能。例如，嵌入式SRAM模組要求較低的電源電壓用於其工作，比如0.9V，嵌入式處理器需要1.2V的中等電源電壓，而I/O介面電路需要2.5V的較高電源電壓。從電源電壓的觀點來看，具有這種配置的IC通常也被稱作多路(multiple)電壓系統。
當在IC上結合了多路電源電壓時，當較低電源電壓的模組必須驅動高電壓的模組時，通常需要位準轉換器(通常亦稱作位準變換器)，反之亦然。第1圖顯示出用以將IC中一個電源電壓域(power voltage domain)的電壓信號轉換到IC中另一個電源電壓域的電壓信號的現有位準變換器。將具有較小振幅的輸入信號I和Ibar進行位準變換到具有較高準位(比如電壓VDDH)的輸出信號Q和Qbar。輸出信號Q和Qbar在一對互補節點產生。
第2a圖顯示出了在輸入信號I和Ibar的轉換之後緊隨輸出信號Q和Qbar的轉換。然而，熟知本領域技藝者應能了解，該位準轉換器的延遲對電源電壓、電晶體尺寸和溫度的變化(也通常稱作PVT變化)相當敏感。因此，輸入信號I和Ibar在通過位準轉換器後可能衰減或失真。舉例而言，在第2a圖中，原始信號具有週期Torg ，而轉換信號具有週期Ttrl ，所測量的每個週期都對應於信號轉換邊緣的中點。由於PVT變化，上升延遲Tdr 和下降延遲Tdf 不同，從而使相位失真，導致週期Ttrl 和Torg 之間不理想的不匹配。
第2b圖顯示出了上述相位失真結果。標出了輸入眼圖(eye diagram)以顯示出輸入信號I和Ibar中的信號邊界(margin)，其中交叉點位於輸入信號轉換邊緣中點附近。然而輸出信號Q和Qbar的交叉點大大偏離了它們轉換邊緣中點附近位置，其中輸出信號的上升和下降邊緣的傾斜度由於相位失真而變動。因此，輸出信號波形中的眼圖發生失真，從而不能保持相對於眼圖的滿意的邊緣。
本發明的較佳實施例提供了一種用以降低信號相位失真的電壓位準轉換電路，藉由該較佳實施例大體上可以解決或者避免這些或者其他問題，並達到技術有益特性。上述電壓位準轉換電路包括位準變換電路及其後的單位間隔恢復電路。位準變換電路接收互補的輸入電壓信號並轉換為具有不同電壓位準的信號。單位間隔恢復電路根據來自上述位準變換電路的輸出信號，並產生一個或多個輸出信號，以無失真或可忽略相位失真的方式來恢復原輸入電壓信號之週期。
本發明提供一種電壓位準轉換電路。該電壓位準轉換電路包括一電壓位準變換電路，用以根據一第一輸入電壓信號和一第二輸入電壓信號，輸出一第三電壓信號和一第四電壓信號，其中第一輸入電壓信號和第二輸入電壓信號處於一第一電壓位準並且彼此互補，其中第三和第四電壓信號處於一第二電壓位準；以及一單位間隔恢復電路，用以根據第三和第四電壓信號，以第二電壓位準輸出一第五電壓信號，其中第五電壓信號的週期與第一電壓信號的週期大致相同。
本發明提供另一種電壓位準轉換電路。該電壓位準轉換電路包括一電壓位準變換電路，用以根據彼此互補之複數輸入電壓信號，產生一第一電壓信號和一第二電壓信號，第一電壓信號和第二電壓信號具有與輸入電壓信號不同的電壓位準；以及一單位間隔恢復電路，用以根據第一電壓信號和第二電壓信號，輸出一第一輸出電壓信號，其中第一輸出電壓信號的週期與輸入電壓信號的週期大致相同；其中第一電壓信號的一第一電壓狀態和第二電壓信號的一第二電壓狀態將第一輸出信號設定為第一電壓狀態。
本發明提供另一種電壓位準轉換電路。該電壓位準轉換電路包括一電壓位準變換電路，用以根據處於第一電壓位準的一第一輸入電壓信號和一互補的第二輸入電壓信號，以第二電壓位準輸出一第三電壓信號和一互補的第四電壓信號；以及一單位間隔恢復電路，用以根據第三電壓信號和互補的第四電壓信號，以第二電壓位準輸出一第一輸出電壓信號，第一輸出電壓信號的週期與第一輸入電壓信號的週期大致相同；其中第二輸入電壓信號的一上升邊緣觸發第三電壓信號從一高電壓狀態變到一低電壓狀態，從而觸發第四電壓信號從一低電壓狀態變到一高電壓狀態，進而觸發第一輸出電壓信號從一高電壓狀態變到一低電壓狀態；其中第一輸入電壓信號的一上升邊緣觸發第四電壓信號從一高電壓狀態變到一低電壓狀態，從而觸發第三電壓信號從一低電壓狀態變到一高電壓狀態，進而觸發第一輸出電壓信號從一低電壓狀態變到一高電壓狀態。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
下面具體介紹目前較佳實施例的製作和使用。然而，應理解本發明提供了很多可以包含在各種特定背景中的應用發明構思，但上述具體實施例僅僅是以圖示的具體方法來製作和使用本發明，並不是限制本發明的範圍。
本發明提供了一種在信號通信中消除相位失真的新方法。下面介紹本發明具體實施例的各種變化。在貫穿本發明的各種圖示和示例性實施例中，同一參考標號用於指示同一元件。
第3圖顯示出了本發明具體實施例的方塊圖。在輸入信號I和Ibar通過位準變換電路後，如前面所述，由於PVT變化，在位準變換電路中產生非理想並經常難以避免的相位失真。因此，輸出信號Q和Qbar相對於輸入信號I和Ibar會被扭曲。為了補償信號衰減和恢復扭曲的輸出信號的相位，輸出信號Q和Qbar會輸入至單位間隔恢復電路中，單位間隔恢復電路從輸出信號Q和Qbar產生恢復的輸出信號Z和Zbar或者兩者。恢復的輸出信號Z最好具有與輸入信號I中單位週期大致相同的單元週期。單位間隔恢復電路具有檢測輸出信號Q和Qbar的上升和下降邊緣，並根據檢測到的上升和下降邊緣產生恢復的輸出信號Z和Zbar或者二者的功能。請注意在全文描述中，輸入信號和輸出信號以I和Q表示，其互補信號分別以Ibar和Qbar表示。然而，本領域的技術人員應該認識到互補符號I和Ibar以及Q和Qbar是相對而言的，並且是可以互換的。
第4圖示意性顯示出來自位準變換電路的輸入信號I和Ibar與輸出信號Q和Qbar的示例時序，其中水平方向表示時間t。圖示例中的輸入信號I在一開始具有高電壓位準(即高狀態，狀態1)，然後信號轉換為低電壓位準(即低狀態，狀態0)後上升回到狀態1。因此，輸入信號I具有時間點A和D之間的單元轉換。假設下降點在時間t(A)，也就是輸入信號I的下降邊緣的中點，並且進一步假設上升點在時間t(D)，也就是輸入信號I的上升邊緣的中點，週期(或者單位間隔)tper 就是t(D)-t(A)。類似地，互補之輸入信號Ibar具有週期tper 。本領域的技術人員應該認識到上升和下降點可以定義在各自上升和下降邊緣的除中點外的不同位準處。
輸出信號Q和Qbar的轉換跟隨輸入信號I和Ibar的轉換。然而，由於位準變換電路(第3圖)導致的延遲，輸出信號Q的下降中點在時間t(B)，而輸出信號Q的上升中點在時間t(F)。互補的輸出信號Qbar的上升中點在時間t(C)，以及互補的輸出信號Qbar的下降中點在時間t(E)。相對於輸入信號I的下降中點t(A)，輸出信號Q的下降延遲是tdf ，並且互補的輸出信號Qbar的上升延遲是tdr 。類似地，相對於輸入信號I的上升中點t(D)，輸出信號Q的上升延遲是tdr ，並且互補的輸出信號Qbar的下降延遲是tdf 。由此，可以推導下述公式：
t(B)=t(A)+tdf 　(公式1)
t(C)=t(A)+tdr 　(公式2)
t(D)=t(A)+tper 　(公式3)
t(E)=t(A)+tper +tdf 　(公式4)
t(F)=t(A)+tper +tdr 　(公式5)
因此，時間t(E)和時間t(B)之間的時間差為：
t(E)-t(B)=(t(A)+tper +tdf )-(t(A)+tdf )=tper 　(公式6)
因此，通過從互補的輸出信號Qbar的下降中點t(E)減去輸出信號Q的下降中點t(B)可以恢復輸入信號I和Ibar之原始的週期tper 。
類似地，時間t(F)和時間t(C)之間的時間差為：
t(F)-t(C)=(t(A)+tper +tdr )-(t(A)+tdr )=tper 　(公式7)
藉由從輸出信號Q的上升中點時間t(F)減去互補的輸出信號Qbar的上升中點時間t(C)，可恢復輸入信號I之原始的週期tper (以及由此恢復原相位)。請注意，對應於時間點F和C的邊緣在同一方向(都是上升邊緣)，以及對應於時間點E和B的邊緣在同一方向(都是下降邊緣)。
換句話說，如果在失真產生位準變換電路後添加一個單位間隔恢復電路，單位間隔恢復電路會輸出一個根據互補的輸出信號Qbar的上升邊緣和隨後的輸出信號Q的上升邊緣轉換狀態(toggle)的輸出信號Z，則可從已失真的資料路徑中以無失真或可忽略失真的方式恢復原始的輸入信號I和Ibar的週期。舉例而言，在第4圖中係藉由輸出信號Z來恢復原始的輸入信號I，該輸出信號Z的下降邊緣由互補的輸出信號Qbar(第4圖中的箭頭“R1”)的上升邊緣觸發，而該輸出信號Z的上升邊緣由輸出信號Q(圖4中的箭頭“R2”)的上升邊緣觸發。當完成上述操作後，單位間隔恢復電路的輸出信號Z可以無失真或可忽略失真的方式恢復原始的輸入信號I的週期。在類似的動作方式中，如果輸出信號Z係根據輸出信號Q的下降邊緣和隨後的互補的輸出信號Qbar的下降邊緣轉換狀態(toggle)，那麼單位間隔恢復電路的輸出信號Z也可以恢復原始的輸入信號I的週期。例如，輸出信號Z的上升邊緣對應輸出信號Q的下降邊緣，輸出信號Z的下降邊緣對應互補的輸出信號Qbar的下降邊緣。另外，單位間隔恢復電路也可輸出一互補的輸出信號Zbar，該互補的輸出信號Zbar以可忽略相位失真的方式表示原始的輸入信號Ibar。互補的輸出信號Zbar最好是在信號時間t的輸出信號Z的鏡面反射信號，但是本發明的各種實施例並不限於僅僅輸出信號Z和Zbar之間的對稱表示。
第5圖顯示出了與第3圖相關之輸入信號I和Ibar、來自位準變換電路的輸出信號Q和Qbar以及來自本發明具體實施例的單位間隔恢復電路的輸出信號Z的示例時序。在此實施例中，來自位準變換電路的輸出信號Q會根據互補的輸入信號Ibar的上升邊緣而設置為低，互補的輸出信號Qbar由於輸出信號Q的下降邊緣而設置為高，而輸出信號Z則根據互補的輸出信號Qbar的上升邊緣設置為低。相對地，輸入信號I的上升邊緣則會將互補的輸出信號Qbar設置為低，該互補的輸出信號Qbar反過來將輸出信號Q設置為高。單位間隔恢復電路的輸出信號Z根據輸出信號Q的上升邊緣而設置為高。因此，輸出信號Z的週期是從輸入信號I的信號流中“截取”(clipped)的，並且可以無失真或可忽略失真的方式恢復原始的輸入信號I的週期。
第6圖顯示出了來自數位邏輯透視圖的輸入信號I和Ibar、輸出信號Q和Qbar以及輸出信號Z和Zbar的示例時序圖。邏輯狀態0和1用於指示各種信號的電壓位準。在本發明之實施例中各種信號邏輯狀態之間必須具有之後所述之關係，以便使得單位間隔恢復電路的輸出信號Z和Zbar在原始的輸入信號I和Ibar通過失真位準變換電路後恢復其週期。在第6圖的時序圖中，從左到右，當輸出信號Q在狀態1並且輸出信號Qbar在狀態0時，輸出信號Z變為狀態1而互補的輸出信號Zbar變為狀態0。當輸出信號Q從狀態1變到狀態0時，輸出信號Z和Zbar的狀態保持不變。當輸出信號Q保持在狀態0，而輸出信號Qbar從狀態0變為狀態1時，在輸出信號Qbar從狀態0變為狀態1的上升邊緣中，輸出信號Z變為狀態0，以及互補的輸出信號Zbar變為狀態1。當輸出信號Qbar從狀態1變為狀態0時，輸出信號Z和Zbar的狀態保持不變。當輸出信號Qbar保持在狀態0時，在輸出信號Q從狀態0變為狀態1的上升邊緣中，輸出信號Z變為狀態1，以及互補的輸出信號Zbar變為狀態0。
在第6圖的激勵表(excitation table)中簡述了較佳實施例中單位間隔恢復電路的邏輯操作。該激勵表顯示了對於每個組合激勵輸入的狀態變化。頭兩行中的輸出信號Q和Qbar是失真位準變換電路的輸出信號。輸出信號Q和Qbar會被施加至單位間隔恢復電路。後兩行中的輸出信號Z和Zbar是在輸出信號Q和Qbar作為輸入施加並且達到穩定狀態後單位間隔恢復電路的狀態。注意，輸出信號Q和Qbar上皆為狀態1的信號在實務上通常並不存在，因此在這種輸入組合時輸出信號Z和Zbar標記為“X”(即，不允許)。
第7圖顯示出了實現上述邏輯操作之電壓位準轉換器10的一實施例。在此實施例中，電壓位準轉換器10包括差動放大電路20和單位間隔恢復電路30。差動放大電路20包括4個交叉連接的金屬氧化物半導體場效應電晶體(MOSFET)，即p通道MOSFET 21a和21b以及n通道MOSFET 22a和22b。p通道MOSFET 21a和21b是對稱的一對電晶體，n通道MOSFET 22a和22b也是。p通道MOSFET 21a和21b的源極耦接到電源電壓(VDD)，n通道MOSFET 22a和22b的源極耦接到接地電壓(GND)。電壓位準轉換器10的輸入信號I及其互補的輸入信號Ibar分別施加到n通道MOSFET 22a和22b的閘極。n通道MOSFET 22b的汲極連接到輸出信號Q，p通道MOSFET 21a的閘極和p通道MOSFET 21b的汲極亦連接到輸出信號Q。按照類似的模式，互補的輸出信號Qbar連接到n通道MOSFET 22a的汲極，和p通道MOSFET 21b的閘極，以及p通道MOSFET 21a的汲極。在通過差動放大電路20後，輸入信號I和Ibar轉換為輸出信號Q和Qbar，該輸出信號如前面所述通常會失真。
然後輸出信號Q和互補的輸出信號Qbar會被施加到單位間隔恢復電路30。輸出信號Q耦接到反向器31的輸入，該反向器的輸出連接到p通道MOSFET 32的閘極。互補的輸出信號Qbar耦接到n通道MOSFET 33的閘極。p通道MOSFET 32的源極耦接到電源電壓(VDD)，而n通道MOSFET 33的源極耦接到接地電壓(GND)。單位間隔恢復電路30的輸出信號Z連接到p通道MOSFET 32和n通道MOSFET 33的汲極。輸出信號Z可以如上所述以無失真地或可忽略失真的方式恢復原始的輸入信號I的週期。
第8圖顯示出了在另一個較佳實施例中的電壓位準轉換器12，該轉換器包括差動放大電路20和單位間隔恢復電路40。差動放大電路20類似於第7圖中所述，為避免重複這裡就不再贅述。差動放大電路20輸出的輸出信號Q耦接到p通道MOSFET 42的源極，而互補的輸出信號Qbar連接到p通道MOSFET 42和n通道MOSFET 43的閘極。n通道MOSFET 43的源極耦接到接地電壓(GND)。單位間隔恢復電路40的輸出信號Z從p通道MOSFET 42和n通道MOSFET 43的汲極導出。
第9圖示出了在進一步較佳實施例中的電壓位準轉換器14，該轉換器包括差動放大電路20和單位間隔恢復電路50。差動放大電路20與第7圖中所述的類似，為避免重複，這裡不再贅述。在該實施例中單位間隔恢復電路50與差動放大電路20一樣，其中差動放大電路20輸出的輸出信號Q和Qbar作為單位間隔恢復電路50的輸入信號分別提供到n通道MOSFET 52a和52b的閘極。P通道MOSFET 51a和51b的源極接到電源電壓(VDD)，而n通道MOSFET 52a和52b的源極耦接到接地電壓(GND)。從耦接p通道MOSFET 51b和n通道MOSFET 52b汲極的節點導出輸出信號Z。互補的輸出信號Zbar從耦接p通道MOSFET 51a和n通道MOSFET 52a之汲極的節點導出。
第10圖顯示出了在另外一個較佳實施例中的電壓位準轉換器16，該轉換器包括差動放大電路20和單位間隔恢復電路60。差動放大電路20與第7圖所述的類似，為了避免重複這裡不再贅述。在本實施例中的單位間隔恢復電路60是設定-重設(SR)鎖存器(latch)，其中來自差動放大電路20的輸出信號Q耦接到單位間隔恢復電路60的節點S，而來自差動放大電路20的互補的輸出信號Qbar耦接到單位間隔恢復電路60的節點R。本實施例中的單位間隔恢復電路60係藉由第10圖中之反向器61a、61b，以及NAND(反及閘)62a和62b所實現。在失真之輸出信號Q和Qbar通過單位間隔恢復電路60後，輸出信號Z和Zbar以無失真或可忽略失真的方式恢復原始的輸入信號I和Ibar的週期。
第11圖顯示出了另一個較佳實施例中的電壓位準轉換器18，該轉換器包括差動放大電路20和單位間隔恢復電路70。差動放大電路20與第7圖中所述的類似，為了避免重複這裡不再贅述。單位間隔恢復電路70包括藉由所示的NOR(反或閘)72a和72b所實現的SR鎖存器。來自差動放大電路20的輸出信號Q耦接到單位間隔恢復電路70的節點S，而來自放大電路20的互補的輸出信號Qbar耦接到單位間隔恢復電路70的節點R。在失真之輸出信號Q和Qbar通過單位間隔恢復電路70後，輸出信號Z和Zbar以無失真或可忽略失真的方式恢復原始的輸入信號I和Ibar的週期。
應該注意，為了示例目的僅僅示出了有限數量的實施例。然而，本領域的普通技術人員應該理解，在實作中，可以應用更多數位或類比電路來實現上述發明特性，例如，參照第4-6圖。這裡顯示出的具體電路配置或無電路配置來實現本發明特性並不是用來在任何方面限制本發明的實施例。
而且，雖然示出的實施例中的電壓位準轉換器在CMOS製程技術中實現，但是各種其他適用IC製程技術，比如雙極和BiCMOS製程技術，也可以用於在較佳實施例中構成電路配置。在示出的實施例中的各種電壓位準轉換器的電路配置並不用於在任何方面限制對任何特定IC處理技術的本發明特性。
本發明的較佳實施例具有幾個有益特性，例如大大降低相位失真，並且可大致地(substantially)消除失真。本發明的實施例支援資料和時脈工作週期的校正，並且大致不受製程變化影響。
雖然已經詳細敍述了本發明及其有益特性，但是應該理解本發明在不脫離所附權利要求限定的精神和範圍內可進行各種變化、替換和修改。再者，本發明的範圍並不限於說明中所述的具體實施例的製程、機器、製造以及物質、設備、方法和步驟的結合。作為本領域內的普通技術人員將很容易從此發明、製程、機器、製造以及物質、設備、方法或步驟的結合、現有技術或者後續技術中，根據本發明實現與這裏所述對應實施例執行大致相同的功能或者達到大致相同的結果。因此，所附申請專利範圍用於包含其範圍內的這些製程、機器、製造以及物質、設備、方法或步驟的結合。
I、Ibar．．．輸入信號
Q、Qbar、Z、Zbar．．．輸出信號
Torg 、Ttrl 、tper ．．．週期
Tdr 、tdr ．．．上升延遲
Tdf 、tdf ．．．下降延遲
R1、R2．．．箭頭
VDDH．．．電壓
VDD．．．電源電壓
GND．．．接地電壓
10、12、14、16、18．．．電壓位準轉換器
20．．．差動放大電路
21a、21b、32、42、51a、51b．．．p通道MOSFET
22a、22b、33、43、52a、52b．．．n通道MOSFET
30、40、50、60、70．．．單位間隔恢復電路
31、61a、61b．．．反向器
62a、62b．．．反及閘
72a、72b．．．反或閘
第1圖顯示出一位準變換電路，用以產生具有相位失真的互補輸出信號對；
第2a-2b圖顯示出了從原始信號產生轉換信號時所產生的相位失真；
第3圖顯示出了具體實施例的方塊圖，其中輸出信號以無相位失真或可忽略相位失真的方式恢復了原始輸入信號的週期；
第4圖顯示出了具體實施例中的輸入和輸出信號的時序圖；
第5圖顯示出了具體實施例中的輸入和輸出信號的示例時序；
第6圖顯示出了具體實施例中的輸入和輸出信號的時序圖；以及
第7-11圖顯示出了用於實現具體實施例的各種電路圖。
I、Ibar．．．輸入信號
Q、Qbar、Z．．．輸出信號
10．．．電壓位準轉換器
20．．．差動放大電路
21a、21b、32．．．p通道MOSFET
22a、22b、33．．．n通道MOSFET
30．．．單位間隔恢復電路
31．．．反向器
VDD．．．電源電壓
GND．．．接地電壓

Claims (13)

  1. 一種電壓位準轉換電路，包括：一電壓位準變換電路，用以根據一第一輸入電壓信號和一第二輸入電壓信號，輸出一第三電壓信號和一第四電壓信號，其中上述第一輸入電壓信號和上述第二電壓信號處於一第一電壓位準並且彼此互補，其中上述第三和第四電壓信號處於一第二電壓位準；以及一單位間隔恢復電路，用以根據上述第三和第四電壓信號，以上述第二電壓位準輸出一第五電壓信號，其中上述第五電壓信號的週期與上述第一電壓信號的週期大致相同；其中上述單位間隔恢復電路包括與一第三p通道MOSFET串聯的一第三n通道MOSFET，上述第三p通道的閘極耦接到由上述第三電壓信號驅動的一反相器，上述第三n通道的閘極由上述第四電壓信號驅動，並且上述第五電壓信號係從與上述第三n通道和上述第三p通道MOSFET之汲極耦接的一節點所導出。
  2. 一種電壓位準轉換電路，包括：一電壓位準變換電路，用以根據一第一輸入電壓信號和一第二輸入電壓信號，輸出一第三電壓信號和一第四電壓信號，其中上述第一輸入電壓信號和上述第二電壓信號處於一第一電壓位準並且彼此互補，其中上述第三和第四電壓信號處於一第二電壓位準；以及一單位間隔恢復電路，用以根據上述第三和第四電壓信號，以上述第二電壓位準輸出一第五電壓信號，其 中上述第五電壓信號的週期與上述第一電壓信號的週期大致相同；其中上述單位間隔恢復電路包括與一第三p通道MOSFET串聯的一第三n通道MOSFET，上述第三p通道MOSFET的源極耦接到上述第三電壓信號，上述第三n通道和第三p通道MOSFET的閘極由上述第四電壓信號驅動，並且上述第五電壓信號係從與上述第三n通道MOSFET和第三p通道MOSFET之汲極耦接的一節點所導出。
  3. 如申請專利範圍第1或2項所述之電壓位準轉換電路，其中上述第五電壓信號包括一上升邊緣和一下降邊緣，上述第五電壓信號之上述上升邊緣由上述第三電壓信號的一上升邊緣所觸發，並且上述第五電壓信號之上述上升邊緣與上述第三電壓信號的上述上升邊緣大致對齊，且上述第五電壓信號之上述下降邊緣由上述第四電壓信號的一上升邊緣所觸發，且上述第五電壓信號之上述下降邊緣與上述第四電壓信號的上述上升邊緣大致對齊。
  4. 如申請專利範圍第3項所述之電壓位準轉換電路，其中上述第四電壓信號之上述上升邊緣由上述第三電壓信號的一下降邊緣所觸發，上述第三電壓信號之上述下降邊緣由上述第二輸入電壓信號的一上升邊緣所觸發，上述第三電壓信號之上述上升邊緣由上述第四電壓信號的一下降邊緣所觸發，並且上述第四電壓信號之上述下降邊緣由上述第一輸入電壓信號的一上升邊緣所觸 發。
  5. 如申請專利範圍第1或2項所述之電壓位準轉換電路，其中上述第二電壓位準係高於上述第一電壓位準。
  6. 如申請專利範圍第1或2項所述之電壓位準轉換電路，其中上述電壓位準變換電路包括一第一差動放大器，並且上述第一和第二輸入電壓信號分別耦接到上述第一差動放大器的一第一和第二n通道金屬氧化物半導體場效應電晶體(MOSFET)的閘極。
  7. 如申請專利範圍第6項所述之電壓位準轉換電路，其中上述第三電壓信號從一第一節點導出，上述第一節點耦接到上述第一n通道MOSFET的汲極和一第一p通道MOSFET的汲極，並且上述第四電壓信號從第二節點導出，上述第二節點耦接到上述第二n通道MOSFET的汲極和一第二p通道MOSFET的汲極。
  8. 一種電壓位準轉換電路，包括：一電壓位準變換電路，用以根據彼此互補之複數輸入電壓信號，產生一第一電壓信號和一第二電壓信號，上述第一電壓信號和第二電壓信號具有與上述輸入電壓信號不同的電壓位準；以及一單位間隔恢復電路，用以根據上述第一電壓信號和第二電壓信號，輸出一第一輸出電壓信號，其中上述第一輸出電壓信號的週期與上述輸入電壓信號的週期大致相同；其中上述第一電壓信號的一第一電壓狀態和上述第二電壓信號的一第二電壓狀態將上述第一輸出信號設定 為上述第一電壓狀態；其中上述單位間隔恢復電路包括一設定-重設(SR)鎖存器，其中上述SR鎖存器之一S節點耦接到上述第一電壓信號，而上述SR鎖存器之一R節點耦接到上述第二電壓信號。
  9. 如申請專利範圍第8項所述之電壓位準轉換電路，其中上述第一電壓狀態是一高電壓狀態而上述第二電壓狀態是一低電壓狀態，並且上述第二電壓信號的一上升邊緣觸發上述第一輸出信號從一高電壓狀態變到一低電壓狀態。
  10. 如申請專利範圍第8項所述之電壓位準轉換電路，其中上述第一電壓狀態是一低電壓狀態而上述第二電壓狀態是一高電壓狀態，並且上述第一電壓信號的一上升邊緣觸發上述第一輸出信號從一低電壓狀態變到一高電壓狀態。
  11. 如申請專利範圍第8項所述之電壓位準轉換電路，其中當上述第一和第二電壓信號處於相同電壓狀態時，上述第一輸出信號保持在前一電壓狀態。
  12. 如申請專利範圍第8項所述之電壓位準轉換電路，其中上述單位間隔恢復電路更輸出與上述第一輸出信號互補的一第二輸出電壓信號。
  13. 如申請專利範圍第8項所述之電壓位準轉換電路，其中上述電壓位準變換電路與單位間隔恢復電路包括雙極性、CMOS或BiCMOS電路。
TW098135911A 2008-11-11 2009-10-23 電壓位準轉換電路 TWI401890B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/268,809 US20100117708A1 (en) 2008-11-11 2008-11-11 Voltage Level Converter without Phase Distortion

Publications (2)

Publication Number Publication Date
TW201019602A TW201019602A (en) 2010-05-16
TWI401890B true TWI401890B (zh) 2013-07-11

Family

ID=42164641

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135911A TWI401890B (zh) 2008-11-11 2009-10-23 電壓位準轉換電路

Country Status (4)

Country Link
US (1) US20100117708A1 (zh)
JP (1) JP5241685B2 (zh)
CN (1) CN101741374B (zh)
TW (1) TWI401890B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101120941B1 (ko) 2009-12-22 2012-03-05 주식회사 실리콘웍스 시스템 안정화 회로
JP5838650B2 (ja) * 2011-08-16 2016-01-06 株式会社ソシオネクスト 出力回路
JP2014171114A (ja) * 2013-03-04 2014-09-18 Sony Corp レベル変換回路、多値出力型差動増幅器及び表示装置
US9438234B2 (en) * 2014-11-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device including logic circuit
US10771045B1 (en) * 2019-03-28 2020-09-08 Samsung Electronics Co., Ltd. Apparatus and method for reducing output skew and transition delay of level shifter
WO2023112466A1 (ja) 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 トランジスタ回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838924B1 (en) * 2003-04-25 2005-01-04 Xilinx, Inc. Dual stage level shifter for low voltage operation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2753247B2 (ja) * 1988-02-19 1998-05-18 株式会社日立製作所 半導体集積回路装置
JP3194636B2 (ja) * 1993-01-12 2001-07-30 三菱電機株式会社 レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したｌｓｉテストシステム
JP3464372B2 (ja) * 1997-11-19 2003-11-10 日本プレシジョン・サーキッツ株式会社 発振器
JP3469838B2 (ja) * 2000-01-26 2003-11-25 三洋電機株式会社 レベルシフト回路
JP3717781B2 (ja) * 2000-10-30 2005-11-16 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路
JP2002298582A (ja) * 2001-03-29 2002-10-11 Oki Electric Ind Co Ltd 半導体記憶装置
JP2003168969A (ja) * 2001-09-18 2003-06-13 Nec Microsystems Ltd レベルシフト回路
JP2003309462A (ja) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp レベルシフト回路
US6933755B2 (en) * 2002-11-04 2005-08-23 Lg Electronics Inc. Output driving circuit for maintaining I/O signal duty ratios
DE10349464B4 (de) * 2003-10-23 2009-07-30 Qimonda Ag Pegelumsetz-Einrichtung
US20050174158A1 (en) * 2004-02-06 2005-08-11 Khan Qadeer A. Bidirectional level shifter
US7843234B2 (en) * 2004-04-14 2010-11-30 Qualcomm Incorporated Break-before-make predriver and level-shifter
JP4502767B2 (ja) * 2004-09-29 2010-07-14 株式会社リコー レベルシフト回路
DE102007051648A1 (de) * 2007-10-26 2009-04-30 Micronas Gmbh Pegelschieberschaltung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838924B1 (en) * 2003-04-25 2005-01-04 Xilinx, Inc. Dual stage level shifter for low voltage operation

Also Published As

Publication number Publication date
TW201019602A (en) 2010-05-16
CN101741374B (zh) 2012-12-12
CN101741374A (zh) 2010-06-16
JP5241685B2 (ja) 2013-07-17
US20100117708A1 (en) 2010-05-13
JP2010119104A (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
US7808294B1 (en) Level shifter with balanced rise and fall times
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
TWI401890B (zh) 電壓位準轉換電路
US10447251B2 (en) Power efficient high speed latch circuits and systems
US9985620B2 (en) Fast pre-amp latch comparator
US8742790B1 (en) Circuits and methods for level shifting a signal
TWI692204B (zh) 轉壓器
US20080001628A1 (en) Level conversion circuit
WO2018055666A1 (ja) インターフェース回路
JP2012023533A5 (zh)
US8810296B2 (en) D flip-flop with high-swing output
JP4901079B2 (ja) レベルダウン回路を含むインターフェース回路
TWI455484B (zh) 電位轉換電路
JP2006287699A (ja) レベル変換回路
JP2007096452A (ja) レベルシフト回路
US8692581B2 (en) Constant switching current flip-flop
TWI809702B (zh) 正反器電路及非同步接收電路
TWI748555B (zh) 環形振盪器及其方法
US10886906B1 (en) Duty-cycle correction using balanced clocks
TWM531694U (zh) 電壓位準轉換器
US6853229B2 (en) Circuit for transforming a single ended signal into a differential mode signal
TWM604082U (zh) 低功率電壓位準轉換器
TWM598007U (zh) 高性能電壓位準轉換器
TWM591738U (zh) 低功率電壓位準轉換器