DE102007051648A1 - Pegelschieberschaltung - Google Patents

Abstract

Pegelschieberschaltung mit einem ersten Pegelschieber (1) und einem in Serie geschalteten zweiten Pegelschieber (2) zur Umsetzung eines Eingangssignals (Vin) mit einem Eingangssignalhub (DeltaVin) aus einem ersten Betriebsspannungsbereich (A) mit einer ersten Grundspannung (VSSA) und einer ersten Versorgungsspannung (VDDA) in ein Ausgangssignal (Vout) mit einem Ausgangssignalhub (DeltaVout) in einem zweiten Betriebsspannungsbereich (B) mit einer zweiten Grundspannung (VSSB) und einer zweiten Versorgungsspannung (VDDB), wobei der erste Pegelschieber (1) zur Umsetzung des Eingangssignals (Vin) auf die Grundspannung (VSSB) des zweiten Betriebsspannungsbereiches (B) ausgebildet ist, und wobei der zweite Pegelschieber (2) zur Umsetzung eines vom ersten Pegelschieber (1) ausgegebenen Zwischensignals (VZ) auf den Ausgangssignalhub (DeltaVout) ausgebildet ist.

Description

• Die Erfindung betrifft eine Pegelschieberschaltung gemäß den oberbegrifflichen Merkmalen des Patentanspruchs 1.
• Pegelschieberschaltungen sind aus dem Stand der Technik bekannt, um Signalpegel zwischen Abschnitten mit unterschiedlichen Versorgungsspannungen anzupassen. Eine aus dem Stand der Technik bekannte Pegelschieberschaltung ist in 1 dargestellt. Die Pegelschieberschaltung dient dabei zur Übersetzung eines Eingangssignales V_in aus einem ersten Betriebsspannungsbereich A mit einer ersten Grundspannung V_SSA und einer ersten Versorgungsspannung V_DDA in ein Ausgangssignal V_out in einem zweiten Betriebsspannungsbereich B mit einer zweiten Grundspannung V_SSB und einer zweiten Versorgungsspannung V_DDB. Der Pegelschieber ist dabei zwischen die zweite Versorgungsspannung V_DDB und die erste Grundspannung V_SSA geschaltet. Der Pegelschieber ist dabei als Parallelschaltung aus einer Reihenschaltung eines dritten p-Kanal-Transistors P3 und eines dritten n-Kanal-Transistors N3 sowie einer Reihenschaltung eines vierten p-Kanal-Transistors P4 und eines vierten n-Kanal-Transistors N4 aufgebaut. Der dritte p-Kanal-Transistor P3 und der vierte p-Kanal-Transistor P4 sind kreuzgekoppelt, d. h. ein Steueranschluss des vierten p-Kanal-Transistors P4 ist mit einem dritten Knotenpunkt K3 zwischen dem dritten p-Kanal-Transistor P3 und dem dritten n-Kanal-Transistor N3 verbunden, und ein Steueranschluss des dritten p-Kanal-Transistors P3 ist mit einem vierten Knotenpunkt K4 zwischen dem vierten p-Kanal-Transistor P4 und dem vierten n-Kanal-Transistor N4 verbunden.
• Das Eingangssignal V_in wird einem Steueranschluss des dritten n-Kanal-Transistors N3 über einen ersten Inverter I1 invertiert und einem Steueranschluss des vierten n-Kanal- Transistors N4 direkt zugeführt. Das Ausgangssignal V_out ist am dritten Knotenpunkt K3 direkt und am vierten Knotenpunkt K4 invertiert abgreifbar und auf den zweiten Betriebsspannungsbereich B umgesetzt. In der in 1 dargestellten Ausführungsvariante ist an den Knotenpunkt K4 ein zweiter Inverter I2 angeschlossen, sodass ausgangsseitig an dem zweiten Inverter I2 das Ausgangssignal V_out abgreifbar ist.
• Es wird im Folgenden kurz die Funktionsweise der eben beschriebenen Schaltung am Beispiel eines angelegten high-Signals als Eingangssignal V_in erläutert. Das eingangsseitige high-Signal wird durch den ersten Inverter I1 invertiert und liegt damit als low-Signal am Steuereingang des dritten n-Kanal-Transistors N3 an, der Transistor sperrt. Gleichzeitig liegt das eingangsseitige high-Signal direkt am Steuereingang des vierten n-Kanal-Transistors N4 an, sodass dieser leitend wird. Dadurch, dass der vierte n-Kanal-Transistor N4 leitend ist, wird der vierte Knotenpunkt K4 auf die erste Grundspannung V_SSA gezogen. Gleichzeitig wird durch die Kreuzkopplung die erste Grundspannung V_SSA vom vierten Knotenpunkt K4 an den Steuereingang des dritten p-Kanal-Transistors P3 angelegt und dieser wird leitend. Dadurch, dass der dritte p-Kanal-Transistor P3 leitend ist, wird der dritte Knotenpunkt K3 auf die zweite Versorgungsspannung V_DDB gezogen. Durch die Kreuzkopplung liegt wiederum die nun am dritten Knotenpukt K3 anliegende zweite Versorgungsspannung V_DDB am Steueranschluss des vierten p-Kanal-Transistors P4 an, sodass dieser sperrt. Am vierten Knotenpunkt K4 ist damit die erste Grundspannung V_SSA abgreifbar und wird durch den zweiten Inverter I2 in ein high-Signal für den zweiten Betriebsspannungsbereich B gewandelt und ist damit ausgangsseitig als Ausgangssignal V_out abgreifbar.
• Der soeben beschriebene Stand der Technik hat jedoch erhebliche Nachteile, z. B. wenn ein schlechtes Signal-Rausch-Verhältnis zwischen dem ersten Betriebsspannungsbereich A und dem zweiten Betriebsspannungsbereich B vorliegt. Zum Beispiel für den Fall, dass der erste Betriebsspannungsbereich A groß ist, zum Beispiel mit V_DDA – V_SSA = 3,3 V und dass der zweite Betriebsspannungsbereich B klein ist, zum Beispiel V_DDB – V_SSB = 1 V, können Störungen zwischen den Betriebsspannungssystemen A, B auftreten, die in eben diesem Bereich liegen. Wird bei den beispielhaft genannten Werten die erste Grundspannung V_SSA durch Schwankungen oder Störungen um 1 V angehoben, so ist es unmöglich, die Knoten K3 und K4 von der zweiten Versorgungsspannung V_DDB zu lösen. Der Pegelschieber verliert damit während solcher Störungen gänzlich seine Funktion, bzw. es treten unvorhersehbare Zeitverzögerungen in der Schaltung auf.
• Es ist die Aufgabe der Erfindung, eine Pegelschieberschaltung bereit zu stellen, die bei Störungen zwischen den Betriebsspannungsbereichen zuverlässig arbeitet und die Nachteile des Standes der Technik nicht aufweist.
• Diese Aufgabe wird gelöst durch eine Pegelschieberschaltung mit den Merkmalen des Patentanspruchs 1.
• Eine erfindungsgemäße Pegelschieberschaltung weist einen ersten Pegelschieber und einen in Serie geschalteten zweiten Pegelschieber zur Umsetzung eines Eingangssignales mit einem Eingangssignalhub als einem ersten Betriebsspannungsbereich mit einer ersten Grundspannung und einer ersten Versorgungsspannung in ein Ausgangssignal mit einem Ausgangssignalhub in einem zweiten Betriebsspannungsbereich mit einer zweiten Grundspannung und einer zweiten Versorgungsspannung auf, wobei der erste Pegelschieber zur Umsetzung des Eingangssignals auf die Grund spannung des zweiten Betriebsspannungsbereiches ausgebildet ist, und der zweite Pegelschieber zur Umsetzung eines vom ersten Pegelschieber ausgegebenen Zwischensignals auf den Ausgangssignalhub ausgebildet ist. Die Erfindung macht sich dabei die Kenntnis zunutze, dass die Probleme nach dem Stand der Technik auf Schwankungen der ersten Grundspannung gegen die zweite Versorgungsspannung gründen. Das Eingangssignal wird daher mittels eines ersten Pegelschiebers zunächst auf die zweite Grundspannung überführt, wobei jedoch der Eingangshub des Eingangssignales noch unberührt bleibt. Das nunmehr auf der zweiten Grundspannung stehende Zwischensignal wird mit dem immer noch großen Eingangshub mittels eines zweiten Pegelschiebers auf den geringeren Pegel des zweiten Betriebsspannungsbereiches umgesetzt. Durch das erfindungsgemäße Vorgehen werden die Schwankungen in den ersten Pegelschieber verlagert, wo sie aufgrund des größeren Betriebsspannungsbereiches und dem damit einhergehenden größeren Eingangssignalhub jedoch leichter toleriert werden können.
• Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
• Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles unter Bezugnahme auf die beigefügten Figuren ausführlich erläutert.
• Es zeigen:
• 1 bereits behandelt, einen Pegelschieber nach dem Stand der Technik,
• 2 einen erfindungsgemäßen Pegelschieber,
• 3 einen erfindungsgemäßen Pegelschieber mit ESD-Schutzschaltung,
• 3a die Pegelschieberschaltung aus 3 mit zusätzlichen p-Kanal-Transistoren gegen V_SSA zum schnellen Schalten,
• 3b die Pegelschieberschaltung aus 3 mit MOS-Klemmdioden, und
• 3c die Pegelschieberschaltung aus 3 mit zusätzlichen p-Kanal-Transistoren gegen V.
• 2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Pegelschieberschaltung zur Überführung eines Eingangssignales V_in aus einem ersten Betriebsspannungsbereich A in ein Ausgangssignal V_out in einem zweiten Betriebsspannungsbereich B. Der erste Betriebsspannungsbereich A weist dabei eine erste Grundspannung V_SSA und eine erste Versorgungsspannung V_DDA auf. Der zweite Betriebsspannungsbereich B weist eine zweite Grundspannung V_SSB und eine zweite Versorgungsspannung V_DDB auf. Der erste Pegelschieber 1 ist als eine Parallelschaltung aus einer ersten Reihenschaltung eines ersten p-Kanal-Transistors P1 und eines ersten n-Kanal-Transistors N1 mit einer zweiten Reihenschaltung eines zweiten p-Kanal-Transistors P2 und eines zweiten n-Kanal-Transistors N2 aufgebaut. Der erste n-Kanal-Transistor N1 und der zweite n-Kanal-Transistor N2 sind dabei kreuzgekoppelt, d. h. dass ein Steuereingang des zweiten n-Kanal-Transistors N2 mit einem ersten Knotenpunkt K1 zwischen dem ersten p-Kanal-Transistor P1 und dem ersten n-Kanal-Transistor N1 und ein Steuereingang des ersten n-Kanal-Transistors N1 mit einem zweiten Knotenpunkt K2 zwischen dem zweiten p-Kanal-Transistor P2 und dem zweiten n-Kanal-Transistor N2 verbunden ist. Das Eingangssignal V_in ist dem ersten p-Kanal-Transistor P1 durch einen vorgeschalteten Inverter I1 invertiert und dem zweiten p-Kanal-Transistor P2 direkt zuführbar. Am ersten Knotenpunkt K1 ist ein Zwischensignal V_Z direkt und am zweiten Knotenpunkt K2 invertiert abgreifbar.
• Das Zwischensignal V_z ist einem zweiten Pegelschieber 2, der zwischen die zweite Versorgungsspannung V_DDB und die zweite Grundspannung V_SSB geschaltet ist, zuführbar. Der zweite Pegelschieber 2 ist dabei als eine Parallelschaltung aus einer dritten Reihenschaltung eines dritten p-Kanal-Transistors P3 und eines dritten n-Kanal-Transistors N3 sowie einer vierten Reihenschaltung eines vierten p-Kanal-Transistors P4 und eines vierten n-Kanal-Transistors N4 ausgebildet. Der dritte p-Kanal-Transistor P3 und der vierte p-Kanal-Transistor P4 sind dabei kreuzgekoppelt, d. h. dass ein Steuereingang des vierten p-Kanal-Transistors P4 mit einem dritten Knotenpunkt K3 zwischen dem dritten p-Kanal-Transistor P3 und dem dritten n-Kanal-Transistor N3 verbunden ist und dass ein Steuereingang des dritten p-Kanal-Transistors P3 mit einem vierten Knotenpunkt K4 zwischen dem vierten p-Kanal-Transistor P4 und dem vierten n-Kanal-Transistor N4 verbunden ist. Das Zwischensignal VZ ist dem dritten n-Kanal-Transistor N3 direkt und dem vierten n-Kanal-Transistor N4 invertiert zuführbar. Im vorliegenden Ausführungsbeispiel ist dazu ein Steuereingang des dritten n-Kanal-Transistors N3 mit dem ersten Knotenpunkt K1 und ein Steuereingang des vierten n-Kanal-Transistors N4 mit dem zweiten Knotenpukt K2 verbunden, an denen die entsprechenden Signale abgreifbar sind. Das Ausgangssignal V_out ist dann am dritten Knotenpunkt K3 invertiert und am vierten Knotenpunkt K4 direkt abgreifbar.
• In der in 2 dargestellten Ausführungsvariante erfolgt der Abgriff am dritten Knotenpunkt K3 über einen zweiten Inverter I2, sodass das Ausgangssignal V_out ausgangsseitig an dem zweiten Inverter I2 abgreifbar ist.
• Die Funktionsweise der dargestellten Schaltung wird nachfolgend anhand eines angelegten high-Signals erläutert. Beispielhafte Betriebsspannungsbereiche A, B können z. B. mit V_DDA – V_SSA = 3,3 V und V_DDB – V_SSB = 1 V betrieben werden. Ein aus dem Stand der Technik bekannter Pegelschieber, wie er in 1 dargestellt ist, kann bei einer derartigen Konfiguration schon bei einer Schwankung der ersten Grundspannung V_SSA um ±1 V nicht mehr funktionieren, da bei V_SSA = 1 V und V_DDB = 1 V eine Aussteuerung der Knoten K3, K4 nicht mehr möglich ist. Bei einer erfindungsgemäßen Pegelschieberschaltung, wie diese in 2 dargestellt ist, sind die Schwankungen der ersten Grundspannung V_SSA gegen die zweite Versorgungsspannung V_DDB durch die Verschaltung der Pegelschieber 1, 2 nicht mehr kritisch. Schwankungen, die zwischen der ersten Versorgungsspannung V_DDA und der zweiten Grundspannung V_SSB auftreten können, werden auf den ersten n-Kanal-Transistor N1 und den zweiten n-Kanal-Transistor N2 verlagert. An dieser Stelle können Schwankungen von z. B. ±1 V aufgrund des hohen Eingangssignalhubs ΔV_in im ersten Versorgungsspannungsbereich A leichter toleriert werden.
• Ein eingangsseitiges high-Signal mit einem Eingangssignalhub ΔV_in von z. B. ΔV_in = V_DDA = 3,3 V liegt an dem ersten p-Kanal-Transistor P1 durch den ersten Inverter I1 als low-Signal an, sodass der erste p-Kanal-Transistor P1 in einem leitenden Zustand ist. Gleichzeitig liegt das eingangsseitige high-Signal direkt an dem zweiten p-Kanal-Transistor P2 an, sodass dieser sperrt. Über den leitenden ersten p-Kanal-Transistor P1 wird der erste Knoten K1 auf das Potenzial der ersten Versorgungsspannung V_DDA gezogen, wodurch an dem zweiten n-Kanal-Transistor N2 die erste Versorgungsspannung V_DDA anliegt und diesen leitend schaltet. Durch den leitenden zweiten n-Kanal-Transistor N2 wird der zweite Knotenpunkt K2 auf das Potenzial der zweiten Grundspannung V_SSB des zweiten Betriebsspannungsbereiches B gezogen. Durch die Kreuzkopplung der beiden n-Kanal-Transistoren N1, N2 liegt am Steueranschluss des ersten n-Kanal-Transistors N1 somit die zweite Grundspannung V_SSB an, sodass dieser sperrt. Zusammenfassend liegen an dem ersten Knotenpunkt K1 die erste Versorgungsspannung V_DDA und an dem zweiten Knotenpunkt K2 die zweite Grundspannung V_DDB an und werden dem zweiten Pegelschieber 2 als Zwischensignal V_Z zugeführt. Am dritten n-Kanal-Transistor N3 liegt damit die erste Versorgungsspannung V_DDA an, sodass sich dieser in einem leitenden Zustand befindet. Der dritte Knotenpunkt K3 wird dadurch auf den Pegel der zweiten Grundspannung V_SSB gezogen. Am vierten n-Kanal-Transistor N4 liegt die zweite Grundspannung V_SSB an, sodass dieser sperrt. Durch das am dritten Knotenpunkt K3 anliegende Potenzial der zweiten Grundspannung V_SSB wird der vierte p-Kanal-Transistor P4 über die Kreuzkopplung leitend geschaltet. Durch den leitenden vierten p-Kanal-Transistor P4 wird der vierte Knotenpunkt K4 auf das Potenzial der zweiten Versorgungsspannung V_DDB gezogen. Der dritte p-Kanal-Transistor P3 wird über die Kreuzkopplung gesperrt. Zusammenfassend liegen nun am dritten Knotenpunkt K3 die zweite Grundspannung V_SSB und am vierten Knotenpunkt K4 die zweite Versorgungsspannung V_DDB an und können ausgangsseitig abgegriffen werden. Im vorliegenden Beispiel wird das am dritten Knotenpunkt K3 anliegende low-Signal über den zweiten Inverter I2 invertiert abgegriffen und ausgangsseitig als high-Signal mit einem Ausgangssignalhub ΔV_out = V_DDB = 1 V zur Verfügung gestellt.
• 3 zeigt die Pegelschieberschaltung aus 2, wobei bei dem ersten Pegelschieber 1 zusätzliche Maßnahmen zum Schutz vor Überspannungen und hohen Strömen vorgesehen sind. Sog. ESD-Schutzschaltungen können, wie in 3 dargestellt, bspw. durch Klemm dioden D1, D2 realisiert werden, die den Ausgang des ersten p-Kanal-Transistors P1 und des zweiten p-Kanal-Transistors P2 auf die erste Grundspannung V_SSA klemmen. Liegt bspw. am Signalausgang des ersten p-Kanal-Transistors P1 eine höhere Spannung als die Sperrspannung der ersten Diode D1 an, so wird die Diode leitend und die anliegende Spannung kann gegen die erste Grundspannung V_SSA, z. B. Massepotential, abfließen. Des Weiteren sind in der Pegelschieberschaltung gemäß 3 Widerstände R1, R2 vorgesehen, die zur Strombegrenzung an den Signalausgängen des ersten p-Kanal-Transistors P1 und des zweiten p-Kanal-Transistors P2 angeordnet sind. Als weiterer ESD-Schutz ist parallel zum ersten n-Kanal-Transistor N1 eine dritte Diode D3 in Sperrrichtung angeordnet und parallel zum zweiten n-Kanal-Transistor N2 eine vierte Diode D4 ebenfalls in Sperrrichtung vorgesehen. Durch die Dioden D3, D4 werden der erste Knoten K1 und der zweite Knoten K2 gegen Überspannung gesichert bzw. auf die zweite Grundspannung V_SSB geklemmt.
• 3a zeigt die Pegelschieberschaltung aus 3, wobei die in 3 dargestellten Klemmdioden D1 bis D4 nicht vorgesehen sind und Klemmdioden D1 und D2 durch die p-Kanal-Transistoren P1' und P2' ersetzt sind. Der p-Kanal-Transistor P1' ist dem ersten p-Kanal-Transistor P1 nachgeschaltet mit der ersten Grundspannung V_SSA verbunden. Dem zweiten p-Kanal-Transistor P2 ist der p-Kanal-Transistor P2' nachgeschaltet, welcher ebenfalls mit der ersten Grundspannung V_SSA verbunden ist. Einem Steuereingang des p-Kanal-Transistors P1' ist das Eingangssignal V_in direkt zuführbar, wobei einem Steuereingang des p-Kanal-Transistors P2' das Eingangssignal V_in invertiert zuführbar ist. Die beiden p-Kanal-Transistoren P1', P2' haben den Vorteil, dass am ersten Knotenpunkt K1 und am zweiten Knotenpunkt K2 ein Signalwechsel auf die zweite Grundspannung V_SSB noch schneller als in dem unter 3 beschriebe nen Ausführungsbeispiel erfolgen kann und dass durch eine derartige Verschaltung keine parasitären Bipolareffekte auftreten.
• 3b zeigt den Pegelschieber aus 3, wobei die Klemmdioden D1 bis D4 nicht vorgesehen sind. Dem ersten n-Kanal-Transistor N1 und dem zweiten n-Kanal-Transistor N2 ist jeweils ein n-Kanal-Transistor N1', N2' parallel geschaltet. Ein Steuereingang des n-Kanal-Transistors N1' ist über eine erste MOS-Klemmdiode M1 mit der zweiten Grundspannung V_SSB verbunden. Die erste MOS-Klemmdiode M1 ist als ein n-Kanal-Transistor realisiert, dessen Steuereingang dauerhaft mit der zweiten Grundspannung V_SSB verbunden ist. Dem Steuereingang des n-Kanal-Transistors N1' ist des Weiteren das invertierte Eingangssignal V_in über einen Widerstand R zuführbar. Ein Steuereingang des n-Kanal-Transistors N2' ist über eine zweite MOS-Klemmdiode M2 mit der zweiten Grundspannung V_SSB verbunden. Die zweite MOS-Klemmdiode M2 ist ebenfalls als n-Kanal-Transistor realisiert, dessen Steuereingang dauerhaft mit der zweiten Grundspannung V_SSB verbunden ist. Dem Steuereingang des n-Kanal-Transistors N2' ist des Weiteren über einen Widerstand R das Eingangssignal V_in zuführbar.
• 3c zeigt den Pegelschieber aus 3, wobei wiederum die Klemmdioden D1 bis D4 nicht vorgesehen sind. Dem ersten Widerstand R1 und dem ersten n-Kanal-Transistor N1 ist in diesem Fall eine Reihenschaltung aus einem p-Kanal-Transistor P1' und einem Widerstand R parallel geschaltet. Einem Steuereingang des p-Kanal-Transistors P1' ist das invertierte Eingangssignal V_in zuführbar. Dem zweiten Widerstand R2 und dem zweiten n-Kanal-Transistor N2 ist eine Reihenschaltung aus einem p-Kanal-Transistor P2' und einem Widerstand R parallel geschaltet. Einem Steuereingang des p-Kanal-Transistors P2' ist das Eingangssignal V_in zuführbar. Diese Ausführungsform hat den Vorteil, dass sich dynamische Auslenkungen der ersten Grundspannung V_SSA nicht auf den Pegelschieber auswirken.
• Es ist abschließend anzumerken, dass die genaue Anordnung der Inverter für die Funktion des Schaltungsprinzips nicht zwingend notwendig ist. Ausschlaggebend ist die Verschaltung der Pegelschieber 1, 2, durch die eine Verschiebung der Störungen in den ersten Pegelschieber 1 erfolgt, in dem die Störungen durch den größeren Eingangssignalhub ΔV_in und den größeren Betriebsspannungsbereich leichter toleriert werden können.
• Eine erfindungsgemäße Pegelschieberschaltung kann bspw. in jeder CMOS-Schaltung zum Einsatz kommen, insbesondere ist dies vorteilhaft, wenn dabei beim Übergang zwischen dem ersten Betriebsspannungsbereich A und dem zweiten Betriebsspannungsbereich B ein geringer Signal-Rausch-Abstand vorliegt. Überdies ist der Einsatz jedoch auch in allen integrierten Schaltungen möglich. Das erfindungsgemäße Prinzip kann auch in diskreten Schaltungen, die bspw. aus Einzeltransistoren aufgebaut sein können, zum Einsatz kommen. Insbesondere ist es auch möglich, Bipolar-Transistoren zum Aufbau einer erfindungsgemäßen Pegelschieberschaltung zu verwenden.

1

erster Pegelschieber

2

zweiter Pegelschieber

D1

erste Diode

D2

zweite Diode

D3

dritte Diode

D4

vierte Diode

K1

erster Knotenpunkt

K2

zweiter Knotenpunkt

K3

dritter Knotenpunkt

K4

vierter Knotenpunkt

P1

erster p-Kanal-Transistor

P2

zweiter p-Kanal-Transistor

P3

dritter p-Kanal-Transistor

P4

vierter p-Kanal-Transistor

P1'

p-Kanal-Transistor

P2'

p-Kanal-Transistor

N1

erster n-Kanal-Transistor

N2

zweiter n-Kanal-Transistor

N3

dritter n-Kanal-Transistor

N4

vierter n-Kanal-Transistor

N1'

n-Kanal-Transistor

N2'

n-Kanal-Transistor

I1

erster Inverter

I2

zweiter Inverter

R

Widerstand

R1

Widerstand

R2

Widerstand

M1

erste MOS-Klemmdiode

M2

zweite MOS-Klemmdiode

V_SSA

erste Grundspannung

V_DDA

erste Versorgungsspannung

V_SSB

zweite Grundspannung

V_DDB

zweite Versorgungsspannung

V_in

Eingangssignal

V_out

Ausgangssignal

V_Z

Zwischensignal

ΔV_in

Eingangssignalhub

ΔV_out

Ausgangssignalhub

I1

erster Inverter

I2

zweiter Inverter

A

erster Betriebsspannungsbereich

B

zweiter Betriebsspannungsbereich

Claims (10)

1. Pegelschieberschaltung mit einem ersten Pegelschieber (1) und einem in Serie geschalteten zweiten Pegelschieber (2) zur Umsetzung eines Eingangssignals (V_in) mit einem Eingangssignalhub (ΔV_in) aus einem ersten Betriebsspannungsbereich (A) mit einer ersten Grundspannung (V_SSA) und einer ersten Versorgungsspannung (V_DDA) in ein Ausgangssignal (V_out) mit einem Ausgangssignalhub (ΔV_out) in einem zweiten Betriebsspannungsbereich (B) mit einer zweiten Grundspannung (V_SSB) und einer zweiten Versorgungsspannung (V_DDB), dadurch gekennzeichnet, dass der erste Pegelschieber (1) zur Umsetzung des Eingangssignals (V_in) auf die Grundspannung (V_SSB) des zweiten Betriebsspannungsbereiches (B) ausgebildet ist, und dass der zweite Pegelschieber (2) zur Umsetzung eines vom ersten Pegelschieber (1) ausgegebenen Zwischensignals (V_Z) auf den Ausgangssignalhub (ΔV_out) ausgebildet ist.
2. Pegelschieberschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der erste Pegelschieber (1) zwischen die erste Versorgungsspannung (V_DDA) und die zweite Grundspannung (V_SSB) geschaltet ist und als Parallelschaltung aus einer ersten Reihenschaltung eines ersten p-Kanal-Transistors (P1) und eines ersten n-Kanal-Transistors (N1) sowie einer zweiten Reihenschaltung eines zweiten p-Kanal-Transistors (22) und eines zweiten n-Kanal-Transistors (N2) ausgebildet ist, dass das Eingangssignal (V_in) dem ersten p-Kanal-Transistor (P1) invertiert und dem zweiten p-Kanal-Transistor (P2) direkt zuführbar ist, dass ein Steueranschluss des zweiten n-Kanal-Transistors (N2) mit einem ersten Knotenpunkt (K1) zwischen dem ersten p-Kanal-Transistor (P1) und dem ersten n-Kanal-Transistor (N1) verbunden ist, dass ein Steueranschluss des ersten n-Kanal-Transistors (N1) mit einem zweiten Knotenpunkt (K2) zwischen dem zweiten p-Kanal-Transistor (P2) und dem zweiten n-Kanal-Transistor (N2) verbunden ist, und dass das Zwischensignal (V_Z) an dem ersten Knotenpunkt (K1) direkt und an dem zweiten Knotenpunkt (K2) invertiert abgreifbar ist.
3. Pegelschieberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Pegelschieber (2) zwischen die zweite Versorgungsspannung (V_DDB) und die zweite Grundspannung (V_SSB) geschaltet ist und als Parallelschaltung aus einer dritten Reihenschaltung eines dritten p-Kanal-Transistors (P3) und eines dritten n-Kanal-Transistors (N3) sowie einer vierten Reihenschaltung eines vierten p-Kanal-Transistors (P4) und eines vierten n-Kanal-Transistors (N4) ausgebildet ist, dass das Zwischensignal (V_Z) dem dritten p-Kanal-Transistor (P3) direkt und dem vierten p-Kanal-Transistor (P4) invertiert zuführbar ist, dass ein Steueranschluss des vierten n-Kanal-Transistors (N4) mit einem dritten Knotenpunkt (K3) zwischen dem dritten p-Kanal-Transistor (P3) und dem dritten n-Kanal-Transistor (N3) verbunden ist, dass ein Steueranschluss des dritten n-Kanal-Transistors (N3) mit einem vierten Knotenpunkt (K4) zwischen dem vierten p-Kanal-Transistor (P4) und dem vierten n-Kanal-Transistor (N4) verbunden ist, und dass das Ausgangssignal (V_out) an dem dritten Knotenpunkt (K3) invertiert und an dem vierten Knotenpunkt (K4) direkt abgreifbar ist.
4. Pegelschieberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Potenzialdifferenz zwischen der ersten Versorgungsspannung (V_DDA) und der ersten Grundspannung (V_SSA) größer als eine Potenzialdifferenz zwischen der zweiten Versorgungsspannung (V_DDB) und der zweiten Grundspannung (V_SSB) ist.
5. Pegelschieberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Eingangssignal (V_in) und das Ausgangssignal (V_out) digitale Signale sind.
6. Pegelschieberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ESD-Schutzschaltungen vorgesehen sind.
7. Pegelschieberschaltung nach Anspruch 7, dadurch gekennzeichnet, dass als ESD-Schutzschaltungen ein erster Widerstand (R1) zwischen den ersten p-Kanal-Transistor (P1) und den ersten Knotenpunkt (K1) und ein zweiter Widerstand (R2) zwischen den zweiten p-Kanal-Transistor (P2) und den zweiten Knotenpunkt (K2) geschaltet sind.
8. Pegelschieberschaltung nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, dass als ESD-Schutzschaltung eine erste Klemmdiode (D1) zwi schen einen Signalausgang des ersten p-Kanal-Transistors (P1) und die erste Grundspannung (V_SSA) und eine zweite Klemmdiode (D2) zwischen einen Signalausgang des zweiten p-Kanal-Transistors (P2) und die erste Grundspannung (V_SSA) geschaltet ist.
9. Pegelschieberschaltung nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass als ESD-Schutzschaltung eine dritte Klemmdiode (D3) zwischen den ersten Knotenpunkt (K1) und die zweite Grundspannung (V_SSB) und eine vierte Klemmdiode (D4) zwischen den zweiten Knotenpunkt (K2) und die zweite Grundspannung (V_SSB) geschaltet ist.
10. Pegelschieberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltung als integrierte Schaltung ausgebildet ist.