-
Die
Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur
Umsetzung von Logiksignalpegeln sowie eine Verwendung der Schaltungsanordnung
in einem Halbleiterspeicher.
-
Pegelwandler
werden häufig
eingesetzt, um in einer elektronischen Schaltung logische Signale aus
einem Bereich der Schaltung, der von einer ersten Versorgungsspannung
versorgt wird, pegelmäßig umzusetzen
und weiterzuleiten an einen Schaltungsbereich, der von einer anderen
Versorgungsspannung versorgt wird. Eine Anwendung solcher Schaltungen
liegt bei dynamischen Halbleiterspeichern, englisch: Dynamic Random
Access Memories, DRAMs, vor. Dort werden die Schaltungsbereiche
im Inneren des Halbleiterspeichers beispielsweise mit einer Versorgungsspannung
von 1,5 V betrieben, während
die ausgangsseitig angeordneten Schaltungsbereiche mit einer Versorgungsspannung
von 2,1 V betrieben werden.
-
Eine
grundsätzliche
Anforderung an einen solchen Pegelwandler besteht darin, dass ein
logisches Signal möglichst
nicht verzögert
wird und eine hohe Betriebsfrequenz eingehalten werden kann. Auch
eine Signalcharakteristik soll möglichst
nicht verändert
werden, insbesondere das Tastverhältnis des umzusetzenden Logiksignals,
d. h. das Verhältnis
zwischen High- und
Low-Phasen des Signals.
-
11 zeigt einen bekannten
Pegelwandler, wie er beispielsweise der
US 6,304,069 B1 entnommen
werden kann. Der Pegelwandler, der in heutzutage üblicher
CMOS-Technologie aus geführt
ist, weist zwei Signalpfade auf, die zwischen einen Versorgungspotenzialanschluss
VDDQ und einen Bezugspotenzialanschluss VSS geschaltet sind. Die
Signalpfade umfassen jeweils einen n-Kanal-Feldeffekttransistor
N1, N2, deren Steueranschlüsse
zugleich den Signaleingang
101 und
102 des Pegelwandlers
darstellen, und einen p-Kanal-Feldeffekttransistor P1, P2, deren
Steuereingänge
jeweils über Kreuz
mit dem anderen Signalpfad gekoppelt sind. Über die Signaleingänge
101 und
102 wird
dem Pegelwandler ein Gegentaktsignal mit einem ersten Spannungshub
zugeführt,
das sich aus einem ersten Signalanteil I1 und einem zweiten Signalanteil
I2 zusammensetzt, wobei der zweite Signalanteil I2 einen zum ersten
Signalanteil I1 komplementären
Signalpegel aufweist. Die Signalpfade werden also komplementär zueinander
angesteuert. An den Ausgängen
111 und
112 des
Pegelwandlers können
Logiksignale mit einem zweiten Spannungshub abgegriffen werden.
-
Aufgrund
der üblichen
Dimensionierung der n-Kanal- und p-Kanal-Feldeffekttransistoren sind die Ausgangssignale
Z1 und Z2 des Pegelwandlers nicht mehr vollständig komplementär zueinander
bezüglich
ihres logischen Pegels. Dies ist beispielsweise in 12 anhand eines Signal-Zeit-Diagramms
von Eingangs- und Ausgangssignalen des Pegelwandlers dargestellt.
An den Eingängen 101 und 102 des Pegelwandlers
liegen die pulsförmigen
Signale I1 und I2 an, hier etwa entsprechend einem Taktsignal. Der
Spannungshub entspricht dem ersten Spannungsbereich als Unterschied
einer ersten Versorgungsspannung VDD und einer ersten Bezugsspannung
VSS. Die Ausgangssignale Z1 und Z2 weisen einen zweiten Spannungshub
auf, der sich entsprechend dem zweiten Spannungsbereich als Differenz einer
zweiten Versorgungsspannung VDDQ und einer zweiten Bezugsspannung
VSSQ ergibt. Wenn das Eingangssignal I1 eine steigende Flanke aufweist,
beginnt der Pegel des Ausgangssig nals Z1 zu sinken, nachdem der
High-Pegel von dem Eingangssignal I1 erreicht wurde, also mit einer
gewissen Verzögerung
durch den Transistor N1. Beim Schalten in der umgekehrten Richtung
wird zunächst
der p-Kanal-Feldeffekttransistor P1 durch die Kreuzkopplung mit
dem anderen Signalpfad beeinflusst und erst nach einem vollständigen Schalten
des Transistors P1 beginnt die Ausgangsspannung Z1 auf den High-Pegel
zu steigen. Dies entspricht etwa einer Verzögerung durch zwei Transistoren.
Analoges gilt für
die Herleitung des Ausgangssignals Z2. Bei beiden Ausgangssignalen
Z1 und Z2 ist die Dauer des Low-Pegels nun deutlich höher als
die Dauer des High-Pegels, was einer Veränderung des Tastverhältnisses,
englisch: duty cycle, entspricht.
-
Die
Druckschriften
DE
10 2004 020 987 A1 , US 2005/0174149 A1 und US 2005/0134314
A1 zeigen andere Ausführungsformen
von Pegelwandlern, bei denen die jeweiligen Signalausgänge zum
Angleichen des Tastverhältnisses über Inverter
kreuzgekoppelt sind.
-
Die
Druckschrift
DE 10357495
A1 beschreibt einen Pegelumsetzer, bei dem ausgangsseitig
ein Pegeldetektor vorgesehen ist, um gewünschte Signalpegel sicher zu
gewährleisten.
-
In
der Druckschrift
DE
10250936 B3 ist ein Pegelwandler mit komplementären Ausgängen gezeigt,
deren Ausgangssignale mittels einer Logikschaltung verknüpft werden.
-
Die
Druckschrift JP 7-231252 A beschreibt einen Pegelwandler, bei dem
zur Stromversorgung der Signalpfade Widerstände vorgesehen sind.
-
Die
Verzerrung des Tastverhältnisses
kann, insbesondere bei hohen Schaltfrequenzen, zu einer negativen
Beeinflussung der Funktionsfähigkeit
einer integrierten Schaltung führen.
Zudem kann so eine zeitliche Abweichung von einem vorgegebenen Taktsignal,
so genannter Jitter, hervorgerufen werden.
-
Aufgabe
der Erfindung ist es, eine Schaltungsanordnung zur Umsetzung von
Logiksignalpegeln mit einem verbesserten Schaltverhalten anzugeben.
Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Umsetzung
von Logiksignalpegeln aufzuzeigen, das eine geringere Verzerrung
eines Tastverhältnisses
aufweist. Ferner ist es Aufgabe der Erfindung, eine Verwendung der
Schaltungsanordnung aufzuzeigen.
-
Diese
Aufgaben werden in den Gegenständen
der unabhängigen,
nebengeordneten Patentansprüche
gelöst.
Ausgestaltungsformen und Weiterbildungen der Erfindung sind Gegenstand
der Unteransprüche.
-
Bezüglich der
Schaltungsanordnung wird die Aufgabe gelöst mit einer Schaltungsanordnung
zur Umsetzung von Logiksignalpegeln, die einen Pegelwandler und
eine Mischanordnung zum Beeinflussen einer Pulsweite umfasst. Der
Pegelwandler weist einen ersten und einen zweiten Signalpfad mit
jeweils einer Reihenschaltung eines Transistors mit einem ersten
Leitfähigkeitstyp
und eines Transistors mit einem zweiten Leitfähigkeitstyp auf. Über einen
ersten und einen zweiten Signaleingang kann ein Gegentaktsignal
zugeführt
werden. Ferner lassen sich über einen
ersten und einen zweiten Ausgang, die jeweils an einen Abgriff zwischen
den in Reihe geschalteten Transistoren angeschlossen sind, Ausgangssignale des
Pegelwandlers abgreifen. Die Transistoren des ersten Leitfähigkeitstyps
sind in dem Pegelwandler durch das Gegentaktsignal steuerbar, während die Transistoren
des zweiten Leitfähigkeitstyps
in jeweils einem der zwei Signalpfade durch ein Signal an dem Ausgang
des jeweils anderen Signalpfads steuerbar sind.
-
Die
Mischanordnung umfasst einen ersten Eingang, der mit dem ersten
Ausgang des Pegelwandlers gekoppelt ist, einen zweiten Eingang,
der mit dem zweiten Ausgang des Pegelwandlers gekoppelt ist, sowie
einen ersten und einen zweiten Signalausgang zum Abgreifen von Ausgangssignalen.
In der Mischanordnung ist der erste Eingang mit dem ersten Signalausgang
und der zweite Eingang mit dem zweiten Signalausgang gekoppelt.
Ferner ist der erste Eingang mit dem zweiten Signalausgang über mindestens
einen Inverter und der zweite Eingang mit dem ersten Signalausgang über mindestens
einen weiteren Inverter gekoppelt.
-
Über den
ersten und zweiten Signaleingang kann dem Pegelwandler als Eingangssignal
ein Gegentaktsignal zugeführt
werden. Das Gegentaktsignal setzt sich beispielsweise zusammen aus zwei pulsförmigen Signalkomponenten,
die den gleichen Spannungshub aus einem ersten Spannungsbereich aufweisen,
aber in ihren Signalpegeln bezüglich
eines Bezugspegels zueinander komplementär sind. Durch das Gegentaktsignal
werden direkt die Transistoren des ersten Leitfähigkeitstyps und indirekt die Transistoren
des zweiten Leitfähigkeitstyps
angesteuert. Als Transistoren mit gleichem Leitfähigkeitstyp werden Feldeffekttransistoren
vom gleichen Kanaltyp oder auch Bipolartransistoren mit gleichen
Majoritätsladungsträgern verstanden.
An den Ausgängen
der Pegelwandlers liegen Zwischensignale vor, die einen zweiten
Spannungshub aus einem zweiten Spannungsbereich aufweisen. Bezüglich ihres
Signalpegels müssen
die Zwischensignale nicht mehr vollständig komplementär zueinander
sein.
-
Die
Zwischensignale werden von der Mischanordnung zu Ausgangssignalen
mit dem zweiten Spannungshub verarbeitet. Durch die beschriebene
Kopplung der Ein- und Ausgänge
der Mischanordnung wird die Pulsweite der Ausgangssignale jeweils
sowohl von der Pulsweite des ersten Zwischensignals als auch von
der Pulsweite des zweiten Zwischensignals beeinflusst. Beispielsweise ist
die Pulsweite eines High-Pegels des ersten Zwischensignals kürzer als
eine etwa durch ein Taktsignal vorgegebene Pulsweite. Gleichzeitig
ist die Pulsweite eines Low-Pegels
des zweiten Zwischensignals länger
als die vorgegebene Pulsweite. Über
einen der Inverter, die mit einer Spannung aus dem zweiten Spannungsbereich
versorgt werden, kann ein Signal mit einem komplementären Signalpegel abgeleitet
werden. Durch Kombination des ersten Zwischensignals mit der kurzen
Pulsweite und eines Signals mit einem zu dem zweiten Zwischensignal komplementären Signalpegel
mit der langen Pulsweite kann nun ein Ausgangssignal mit einer Pulsweite
erzeugt werden, die beispielsweise der durch das Taktsignal vorgegebenen
Pulsweite entspricht. Analog dazu lässt sich auch ein zweites Ausgangssignal
aus dem zweiten Zwischensignal und einem aus dem ersten Zwischensignal
abgeleiteten Signal erzeugen. Dadurch kommt es zu geringeren zeitlichen Abweichungen
von einem eingangsseitig am Pegelwandler anliegenden Gegentaktsignal
und zu einem verbesserten Schaltverhalten.
-
In
einem Aspekt der Erfindung umfasst die Schaltungsanordnung weiterhin
einen ersten und einen zweiten Transistor gleichen Leitfähigkeittyps. Dabei
ist der erste Transistor zwischen einen ersten Versorgungspotenzialanschluss
und den Ausgang des ersten Signalpfads und der zweite Transistor
zwischen den ersten Versorgungspotenzialanschluss und den Ausgang
des zweiten Signalpfads geschaltet. Der erste und der zweite Transistor
können über das
am Eingang des Pegelwandlers anliegende Gegentaktsignal gesteuert
werden.
-
Dabei
ist der Steueranschluss des ersten Transistors vorzugsweise mit
dem zweiten Signaleingang und der Steueranschluss des zweiten Transistors
mit dem ersten Signaleingang gekoppelt. Die beiden Transistoren
helfen, den Pegelwandler umzuschalten, wenn der Spannungsunterschied
zwischen dem ersten Spannungsbereich und dem zweiten Spannungsbereich
zu groß ist.
Dadurch kann auch die Schaltgeschwindigkeit des Pegelwandlers verbessert
und die Abweichung in der Pulsweite am Ausgang des Pegelwandlers
reduziert werden, sodass in der Mischanordnung weniger Abweichungen korrigiert
werden müssen
und das Schaltverhalten weiter verbessert ist.
-
Die
Schaltungsanordnung umfasst weiterhin einen dritten und einen vierten
Signalpfad. Der dritte Signalpfad ist dabei zwischen den Ausgang des
ersten Signalpfads und einem zweiten Versorgungspotenzialanschluss
angeschlossen und weist einen ersten Widerstand auf. Der vierte
Signalpfad ist zwischen den Ausgang des zweiten Signalpfads und dem
zweiten Versorgungspotenzialanschluss angeschlossen. Er weist einen
zweiten Widerstand auf.
-
Der
zweite Versorgungspotenzialanschluss liefert eine Versorgungsspannung
für den
zweiten Spannungsbereich, Die Bezugspotenziale für den ersten und den zweiten
Spannungsbereich müssen kein
identisches Potenzial aufweisen. Vielmehr können sowohl die Versorgungsspannung
aus dem ersten Spannungsbereich als auch die Versorgungsspannung
aus dem zweiten Spannungsbereich ein geringes Rauschen aufweisen,
das jedoch unterschiedlich ist, und es ergeben sich somit Schwankungen,
also Rauschen, zwischen den Bezugspotenzialen der zwei Spannungsbereiche.
Durch diese Schwankungen des Bezugspotenzials kann es zu zeitlichen
Abweichungen beim Umschalten von einem Signalpegel auf den anderen
kommen, die sich als Jitter bemerkbar machen.
-
Verstärkt wird
dieser Effekt dadurch, dass steigende und fallende Flanken in den
beiden Signalpfaden nicht zur gleichen Zeit stattfinden und die
Signalpegel sich somit durch das Rauschen auf unterschiedliche Bezugsspannungen
beziehen. Durch das Parallelschalten der Widerstände zu den Transistoren des
zweiten Leitfähigkeitstyps
können
die Transistoren des ersten Leitfähigkeitstyps unmittelbar mit Strom
versorgt werden, wenn sie durch das Eingangssignal in einen leitenden
Zustand gebracht werden. Da der Strom nahezu direkt, und nicht,
wie bei der fallenden Flanke, nach einer Verzögerung durch einen zweiten
Transistor fließen
kann, nimmt die zeitliche Abweichung der Zeitpunkte zwischen steigender
und fallender Flanke ab. Damit wird auch der Einfluss einer schwan kenden
Bezugsspannung reduziert und es kommt zu weniger Jitter und einer geringeren
Verzerrung des Tastverhältnisses.
-
In
einem Aspekt der Erfindung ist in Reihe zu dem ersten und dem zweiten
Widerstand jeweils ein Transistor geschaltet, der einen an einen
Aktivierungseingang angeschlossenen Steuereingang aufweist. Da einer
der Transistoren des ersten Leitfähigkeitstyps immer in einem
leitenden Zustand ist und damit einer der Widerstände Strom
führt,
kann der Stromverbrauch der Schaltung steigen. Durch die zusätzlichen
Transistoren können
die Widerstände
von der Versorgungsspannung des zweiten Spannungsbereichs getrennt
werden, um so die Schaltung in einem Energie sparenden Betriebsmodus
arbeiten zu lassen. Über
eine Spannung am Steuereingang der zusätzlichen Transistoren kann
der Energie sparende Modus an- und abgeschaltet werden. In beiden Fällen ist
der Pegelwandler voll funktionsfähig.
-
In
einem alternativen Aspekt der Erfindung ist ein erster Widerstand
mit einem ersten Anschluss an den Ausgang des ersten Signalpfads
und ein zweiter Widerstand mit einem ersten Anschluss an den Ausgang
des zweiten Signalpfads angeschlossen. Der erste und der zweite
Widerstand sind dabei mit einem zweiten Anschluss über einen
gemeinsamen Transistor, der einen an einen Aktivierungseingang angeschlossenen
Steuereingang aufweist, mit einem zweiten Versorgungspotenzialanschluss
verbunden. Somit können
die Widerstände,
die wieder einer Verbesserung des Schaltverhaltens dienen sollen,
durch einen einzigen Transistor mit der Versorgungsspannung des
zweiten Spannungsbereichs verbunden bzw. von der Versorgungsspannung
getrennt werden.
-
In
einem Aspekt der Erfindung ist in der Mischanordnung der erste Eingang
mit dem ersten Signalausgang über
einen Inverter und der zweite Eingang mit dem zweiten Signalausgang über einen weiteren
Inverter gekoppelt. Zudem sind in der Mischanordnung der erste Eingang
mit dem zweiten Signalausgang über
zwei in Reihe geschaltete Inverter und der zweite Eingang mit dem
ersten Signalausgang über
ebenfalls zwei in Reihe geschaltete Inverter gekoppelt. Dadurch
können
die nicht mehr völlig zueinander
komplementären
Zwischensignale zu den zueinander komplementären Ausgangssignalen kombiniert
werden.
-
In
einem anderen Aspekt der Erfindung ist in der Mischanordnung der
erste Eingang mit dem ersten Signalausgang über zwei Inverter und der zweite Eingang
mit dem zweiten Signalausgang über
zwei Inverter gekoppelt. Weiterhin ist der erste Eingang mit dem
zweiten Signalausgang über
eine Reihenschaltung eines Inverters und eines Widerstands sowie
der zweite Eingang mit dem ersten Signalausgang über eine Reihenschaltung eines
Inverters und eines Widerstandes gekoppelt.
-
In
einem alternativen Aspekt der Erfindung ist in der Mischanordnung
der erste Eingang mit dem ersten Signalausgang über einen Inverter und der zweite
Eingang mit dem zweiten Signalausgang über einen weiteren Inverter
gekoppelt. Zudem sind der erste und der zweite Signalausgang über zwei
antiparallel geschaltete Inverter miteinander gekoppelt.
-
In
einem anderen Aspekt der Erfindung ist der Mischanordnung wenigstens
eine zweite Mischanordnung zur Beeinflussung einer Pulsweite nachgeschaltet.
Die zweite Mischanordnung umfasst dabei einen ersten Eingang, der
mit dem ersten Signalausgang gekoppelt ist, und einen zweiten Eingang,
der mit dem zweiten Signalausgang gekoppelt ist. Ferner weist die
zweite Mischan ordnung einen ersten und einen zweiten Ausgang zum
Abgreifen von Ausgangssignalen auf. In der zweiten Mischanordnung ist
ihr erster Eingang mit ihrem ersten Ausgang und ihr zweiter Eingang
mit ihrem zweiten Ausgang gekoppelt. Zudem ist ihr erster Eingang
mit ihrem zweiten Ausgang und ihr zweiter Eingang mit ihrem ersten Ausgang über je mindestens
einen Inverter gekoppelt.
-
Durch
das Nachschalten einer zweiten Mischanordnung, die in ihrer Funktion
identisch zu der ersten Mischanordnung ist, kann das Schaltverhalten
der Schaltungsanordnung noch weiter verbessert werden. Geringe zeitliche
Abweichungen im Schaltverhalten, die nach der ersten Mischanordnung
noch übrig
geblieben sind, können
durch die zweite Mischanordnung weiter reduziert bzw. beseitigt
werden. Der interne Aufbau der zweiten Mischanordnung kann identisch
zu dem der ersten Mischanordnung sein oder entsprechend einer anderen Ausführungsform
sein.
-
Die
Schaltungsanordnung lässt
sich in einer der beschriebenen Ausführungsformen in einem Halbleiterspeicher
verwenden.
-
Bezüglich des
Verfahrens wird die Aufgabe gelöst
durch ein Verfahren zur Umsetzung von Logiksignalpegeln, das die
folgenden Schritte umfasst:
- – Zuführen eines
pulsförmigen
Gegentaktsignals mit einem ersten Spannungshub;
- – Umsetzen
des Gegentaktsignals auf ein erstes und ein zweites pulsförmiges Zwischensignal,
jeweils aufweisend einen zweiten Spannungshub, wobei für das Umsetzen
in Abhängigkeit
eines Signals eine von zwei Betriebsarten gewählt wird und in einer der zwei
Betriebsarten ein für
das Umsetzen verwendeter Versorgungsstrom widerstandsbasiert bereitgestellt
wird;
- – Ableiten
eines ersten pulsförmigen
Ausgangssignals mit dem zweiten Spannungshub aus dem ersten Zwischensignal,
wobei ei ne Pulsweite des ersten Ausgangssignals von einer Pulsweite
des zweiten Zwischensignals beeinflusst wird;
- – Ableiten
eines zweiten pulsförmigen
Ausgangssignals mit dem zweiten Spannungshub aus dem zweiten Zwischensignal,
wobei eine Pulsweite des zweiten Ausgangssignals von einer Pulsweite des
ersten Zwischensignals beeinflusst wird.
-
Ein
pulsförmiges
Gegentaktsignal mit einem ersten Spannungshub aus einem ersten Spannungsbereich
wird umgesetzt auf ein erstes und ein zweites pulsförmiges Zwischensignal.
Die Zwischensignale weisen jeweils einen zweiten Spannungshub aus
einem zweiten Spannungsbereich auf. Da die Zwischensignale aber
unter Umständen
nicht mehr vollständig
komplementär
zueinander sind, weil die Pulsweiten der Zwischensignale nicht mehr
den Pulsweiten des Gegentaktsignals entsprechen, müssen die zeitlichen
Abweichungen der Pulsweiten ausgeglichen werden. Dazu werden aus
den Zwischensignalen Ausgangssignale abgeleitet. Das erste Ausgangssignal
wird dabei aus dem ersten Zwischensignal abgeleitet, wobei die Pulsweite
des ersten Ausgangssignals auch von der Pulsweite des zweiten Zwischensignals
beeinflusst wird. In gleicher Weise wird das zweite Ausgangssignal
aus dem zweiten Zwischensignal abgeleitet, wobei auch hier die Pulsweite
des zweiten Ausgangssignals von der Pulsweite des ersten Zwischensignals
beeinflusst wird.
-
Dadurch
kann ein Ausgleich der zeitlichen Abweichungen der Pulsweiten erfolgen,
sodass die Ausgangssignale in ihren Signalpegeln komplementär zueinander
sind. Somit lässt
sich ein pulsförmiges Signal
aus einem ersten Spannungsbereich auf ein Signal aus einem zweiten
Spannungsbereich umsetzen, wobei es durch die gegenseitige Beeinflussung der
Pulsweiten im Ausgangssignal zu einer geringeren Verzerrung des
Tastverhältnisses
kommt.
-
In
einem Aspekt der Erfindung umfasst der Schritt des Zuführens ein
Zuführen
eines ersten pulsförmigen
Eingangssignals, das einen ersten Spannungshub aufweist, und ein
Zuführen
eines zweiten pulsförmigen
Eingangssignals, wobei das zweite Eingangssignal den ersten Spannungshub
und einen zum ersten Eingangssignal bezüglich eines ersten Bezugspegels
komplementären
Signalpegel aufweist. Zudem umfasst dann der Schritt des Umsetzens
ein Umsetzen der Eingangssignale.
-
Das
pulsförmige
Gegentaktsignal kann gebildet sein aus zwei pulsförmigen Eingangssignalen. Die
beiden Eingangssignale sind in ihrem logischen Signalpegel komplementär zueinander,
d. h. wenn das eine Eingangssignal beispielsweise einen High-Pegel aufweist, hat
das andere Eingangssignal einen Low-Pegel. Dabei entsprechen die logischen Pegel
jeweils einer bestimmten Spannung, die Differenz der beiden Spannungen
ist der Spannungshub des pulsförmigen
Signals. Beispielsweise entspricht die Spannung für einen
High-Pegel dem Versorgungspotenzial des ersten Spannungsbereichs
und die Spannung für
einen Low-Pegel dem Bezugspotenzial des ersten Spannungsbereichs.
Die Spannungen für
High- und Low-Pegel sind dabei symmetrisch bezüglich einer Bezugsspannung
zwischen den beiden Spannungen, d. h. die Spannung des High-Pegels
ist um den Betrag höher
als die Bezugsspannung als die Spannung des Low-Pegels niedriger als diese Bezugsspannung
ist. Zwischen dem ersten und dem zweiten Spannungsbereich können sowohl
die Spannung des High-Pegels als auch die Spannungen des Low-Pegels und des Bezugspegels voneinander
unterschiedlich sein.
-
In
einem weiteren Aspekt der Erfindung umfasst der Schritt des Zuführens des
zweiten Eingangssignals den Schritt, dass das zweite Eingangssignal
aus dem ersten Eingangssignal abge leitet wird. Beispielsweise wird
das zweite Eingangssignal über
einen Inverter, der mit einer Spannung aus einem ersten Spannungsbereich
versorgt ist, so abgeleitet, dass das zweite Eingangssignal ebenfalls
den ersten Spannungshub aufweist und einen zum ersten Eingangssignal
komplementären
Signalpegel aufweist.
-
In
einem weiteren Aspekt der Erfindung umfasst der Schritt des Ableitens
eines ersten pulsförmigen
Ausgangssignals ein Ableiten des ersten Ausgangssignals aus dem
ersten Zwischensignal und einem Signal mit einem zu dem ersten Zwischensignal bezüglich eines
zweiten Bezugspegels teilweise komplementären Signalpegel. Zudem umfasst
der Schritt des Ableitens eines zweiten pulsförmigen Ausgangssignals ein
Ableiten des zweiten Ausgangssignals aus dem zweiten Zwischensignal
und einem Signal mit einem zu dem zweiten Zwischensignal bezüglich des
zweiten Bezugspegels teilweise komplementären Signalpegel.
-
Die
Ausgangssignale werden zunächst
aus den jeweiligen Zwischensignalen abgeleitet. Die Zwischensignale
sind jedoch in der Regel nicht vollständig komplementär zueinander.
So kann das eine Zwischensignal eine kurze Zeitspanne einen High-Pegel aufweisen,
während
das andere Zwischensignal eine längere
Zeitspanne einen Low-Pegel aufweist. Somit ist das andere Zwischensignal
teilweise komplementär
zu dem einen Zwischensignal. Dies ändert sich beispielsweise auch
nicht, wenn das andere Zwischensignal invertiert wird. Jedoch kann
aus dem einen Zwischensignal und dem invertierten anderen Zwischensignal
ein kombiniertes Ausgangssignal mit einer gewünschten Pulsweite, die etwa
einer Pulsweite eines Taktsignals entspricht, abgeleitet werden. Dadurch
ist das Tastverhältnis
der Ausgangssignale verbessert gegenüber den Zwi schensignalen, bei
denen nur der Spannungshub für
den zweiten Spannungsbereich angepasst wurde.
-
Im
Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme
auf die Zeichnungen im Detail erläutert.
-
Es
zeigen:
-
1 ein
erstes Ausführungsbeispiel
der erfindungsgemäßen Schaltungsanordnung,
-
2 ein
zweites Ausführungsbeispiel
der erfindungsgemäßen Schaltungsanordnung,
-
3 ein
Ausführungsbeispiel
für den
erfindungsgemäßen Pegelwandler,
-
4 ein
erstes Ausführungsbeispiel
der erfindungsgemäßen Mischanordnung,
-
5 ein
zweites Ausführungsbeispiel
der erfindungsgemäßen Mischanordnung,
-
6 ein
Ausführungsbeispiel
für die
Hintereinanderschaltung von zwei erfindungsgemäßen Mischanordnungen,
-
7 ein
drittes Ausführungsbeispiel
der erfindungsgemäßen Schaltungsanordnung,
-
8 ein
Signal-Zeit-Diagramm für
Signale innerhalb der erfindungsgemäßen Schaltungsanordnung,
-
9A ein
Signal-Zeit-Diagramm für
Zwischensignale ohne Anwendung des erfindungsgemäßen Prinzips,
-
9B ein
Signal-Zeit-Diagramm für
Zwischensignale unter Anwendung des erfindungsgemäßen Prinzips,
-
10A ein Augendiagramm ohne Anwendung des erfindungsgemäßen Prinzips,
-
10B ein Augendiagramm unter Anwendung des erfindungsgemäßen Prinzips,
-
11 eine
bekannte Ausführungsform
eines Pegelwandlers,
-
12 ein
Signal-Zeit-Diagramm für
Signale innerhalb des bekannten Pegelwandlers.
-
1 zeigt
die erfindungsgemäße Schaltungsanordnung
mit einem Pegelwandler 1 und einer Mischanordnung 2.
Der Pegelwandler 1 weist zwei Signalpfade auf, die an einen
Versorgungspotenzialanschluss VDDQ und einen Bezugspotenzialanschluss
VSS angeschlossen sind. Die Signalpfade umfassen jeweils einen n-Kanal-Feldeffekttransistor N1,
N2 und einen p-Kanal-Feldeffekttransistor
P1, P2. Die Steueranschlüsse
der Transistoren N1, N2 sind mit dem Signaleingang 101, 102 verbunden. Über sie
wird das Eingangssignal I1, I2 als Gegentaktsignal zugeführt. Der
Pegelwandler weist zwei Signalausgänge 111, 112 auf, über die
die Zwischensignale Z1, Z2 abgegriffen werden können. Die Steueranschlüsse der
Transistoren P1 und P2 sind über Kreuz
mit dem Ausgang 111, 112 des jeweils anderen Signalpfads
verbunden. Die Zwischensignale Z1 und Z2 werden der Mischanordnung 2 über die
Eingänge 201 und 202 zugeführt. An
den Signalausgängen 211 und 212 können die
Ausgangssignale O1 und O2 abgegriffen werden.
-
Das
Gegentaktsignal I1, I2 am Eingang 101, 102 des
Pegelwandlers 1 kommt aus einem ersten Spannungsbereich
und weist einen ersten Spannungshub auf, der in der Regel ungefähr der Versorgungsspannung
des ersten Spannungsbereichs entspricht. Durch die Versorgung des
Pegelwandlers 1 mit der Versorgungsspannung VDDQ des zweiten Spannungsbereichs
wird das Gegentaktsignal I1, I2, das sich aus den Signalkomponenten
I1 und I2 bildet, auf die Zwischensignale Z1 und Z2 mit dem zweiten Spannungshub
umgesetzt. Die Funktionsweise des Pegelwandlers 1 entspricht
weitgehend dem eines bekannten Pegelwandlers. Dadurch sind die Zwischensignale
Z1 und Z2 nicht mehr vollständig
komplementär
zueinander, da sich die Pulsweite der Zwischensignale Z1 und Z2
gegenüber
den Eingangssignalen I1 und I2 verändert hat. In der Mischanordnung 2 beeinflussen
die Zwischensignale Z1 und Z2 die Ausgangssignale O1 und O2 derart,
dass eine zu kurze Pulsweite bei einem High-Pegel des ersten Zwischensignals
von einer zu langen Pulsweite bei einem Low-Pegel des invertierten
zweiten Zwischensignals ausgeglichen wird. Dadurch wird die Pulsweite
der Ausgangssignale O1 und O2 auf den Wert korrigiert, den ursprünglich die
Eingangssignale I1 und I2 aufwiesen. Demgemäß wird vorteilhaft das Schaltverhalten
der Schaltungsanordnung verbessert.
-
Ein
zweites Ausführungsbeispiel
für die
erfindungsgemäße Schaltungsanordnung
zeigt 2. Funktions- bzw. wirkungsgleiche Bauelemente
tragen dabei gleiche Bezugszeichen.
-
Als
Erweiterung zur 1 weist der Pegelwandler 1 zwei
weitere n-Kanal-Feldeffekttransistoren N3 und N4 auf. Der Transistor
N3 ist mit seinem Source-Anschluss mit dem Ausgang 111 des
ersten Signalpfads und der Transistor N4 mit seinem Source-Anschluss
mit dem Ausgang 112 des zweiten Signalpfads verbunden.
Beide Transistoren N3, N4 sind mit ihrem Drain-Anschluss mit einem Versorgungspotenzialanschluss
VDD gekoppelt. Die Spannung für
diesen Versorgungspotenzialanschluss VDD aus dem ersten Spannungsbereich
wird von einer Spannungsquelle VL bereitgestellt. Die Steueranschlüsse der
Transistoren N3 und N4 sind jeweils mit dem Signaleingang 101 und 102 des
anderen Signalpfads verbunden, sodass der Transistor N3 am ersten
Signalpfad von dem Eingangssignal I2 und der Transistor N4 am zweiten
Signalpfad vom Eingangssignal I1 angesteuert wird. Die beiden Transistoren
N3 und N4 sind somit im so genannten Source-Folger-Modus verschaltet
und helfen, ein Umschalten im Pegelwandler 1 zu gewährleisten,
wenn der Spannungsunterschied zwischen dem ersten Versorgungspotenzialanschluss
VDD und dem zweiten Versorgungspotenzialanschluss VDDQ zu groß ist.
-
Ferner
ist ein Widerstand R1 in Reihe mit einem Transistor P3 zwischen
den Ausgang 111 des ersten Signalpfads und den zweiten
Versorgungspotenzialanschluss VDDQ geschaltet. In gleicher Weise ist
zwischen den Ausgang 112 des zweiten Signalpfads und den
zweiten Versorgungspotenzialanschluss VDDQ eine Reihenschaltung
eines Widerstands R2 und eines Transistors P4 angeordnet. Die Steueranschlüsse der
Transistoren P3 und P4 sind mit einem Aktivierungseingang 110 verbunden.
Die Spannung am zweiten Versorgungspotenzialanschluss VDDQ wird
von einer Spannungsquelle VH bereitgestellt.
-
Wenn
die Transistoren P3 und P4 bei einem entsprechenden Signal am Aktivierungseingang 110 in
einem leitenden Zustand sind und demzufolge die Widerstände mit
dem zweiten Versorgungspotenzialanschluss VDDQ leitend verbunden
sind, können die Transistoren
N1 und N2 bei einem jeweiligen Umschalten in den leitenden Zustand
direkt mit Strom versorgt werden, ohne auf ein verzögertes Durchsteuern
der Transistoren P1 oder P2 warten zu müssen. Dadurch kann eine Pegelumschaltung
in den Zwischensignalen Z1 und Z2 an den Ausgängen 111 und 112 des
Pegelwandlers 1 schneller erfolgen. In einem Energiesparmodus
kann jedoch die schnelle Stromversorgung der Transistoren N1 und
N2 über die
Widerstände
R1 und R2 durch ein entsprechendes Signal am Aktivierungseingang 110 deaktiviert werden,
nämlich
indem die Transistoren P3 und P4 in einen nicht leitenden Zustand
gebracht werden.
-
In
der Mischanordnung 2 ist der erste Signalausgang 211 mit
dem ersten Eingang 201 über
einen Inverter 250 und mit dem zweiten Eingang 202 über zwei
in Reihe geschaltete Inverter 261 und 262 gekoppelt.
Der zweite Signalausgang 212 ist in ähnlicher Weise mit dem zweiten
Eingang 202 über
einen Inverter 260 und mit dem ersten Eingang 201 über die
Inverter 251 und 252 verbunden. Alle Inverter
in der Mischanordnung 2 werden mit einer Spannung aus dem
zweiten Spannungsbereich versorgt, also durch den zweiten Versorgungspotenzialanschluss VDDQ.
-
Im
Idealfall sollten die Zwischensignale Z1 und Z2 einen zueinander
komplementären
Signalpegel aufweisen. In diesem Fall würde man durch Invertieren des
einen Zwischensignals Z1 das andere Zwischensignal Z2 erhalten.
Jedoch kann diese Abhängigkeit
der Zwischensignale Z1 und Z2 voneinander auch bei nur teilweise
zueinander komplementären Signalen
ausgenutzt werden. So werden die Zwischensignale einem Signalausgang
mit einer unterschiedlichen Anzahl von Invertern zugeführt. Bei
einem der Signale ist dann die Pulsweite in der Regel zu kurz und
bei dem anderen Signal die Pulsweite zu lang, jeweils be zogen auf
die Pulsweite des ursprünglich
angelegten Eingangssignals I1, I2. Der Signalpegel ist aber bei
beiden dem Signalausgang 211, 212 der Mischanordnung 2 zugeführten Signalen
gleich. Das aus den Signalen gemischte Ausgangssignal O1, O2 weist
dann wieder eine Pulsweite auf, die dem Eingangssignal I1, I2 entspricht.
-
Neben
dem Bereitstellen der logischen Funktion dienen die Inverter auch
als Strompuffer. Durch die Inverter kann somit auch die Stromtragefähigkeit
der Schaltungsanordnung verbessert werden. Da von einer derartigen
Schaltungsanordnung eine gewisse Stromtragefähigkeit erwartet wird, kann
es ohnehin erforderlich sein, logische Elemente zur Strompufferung
nachzuschalten. Somit fällt
auch eine zusätzliche
geringe zeitliche Verzögerung
durch die Inverter nicht weiter auf, da auch andere logische Elemente
eine vergleichbare Zeitverzögerung
mit sich bringen.
-
3 zeigt
ein weiteres Ausführungsbeispiel für den Pegelwandler.
Die Widerstände
R1 und R2, die in dem Pegelwandler 1 zur schnelleren Stromversorgung
der Transistoren N1 und N2 vorgesehen sind, sind über einen
gemeinsamen Transistor P3 mit dem zweiten Versorgungspotenzialanschluss
VDDQ verbunden. Somit wird nur ein einziger Transistor P3 für das Zu-
oder Abschalten der Widerstände
R1 und R2 benötigt.
-
4 zeigt
ein alternatives Ausführungsbeispiel
für eine
Mischanordnung 2 zu der in 2 gezeigten
Mischanordnung 2. Der erste Signalausgang 211 ist
mit ersten Eingang 201 über
zwei Inverter 252 und 253 sowie mit dem zweiten
Eingang über
einen Inverter 262 und einen Widerstand R4 verbunden. Der
zweite Ausgang 212 ist über
die Inverter 262 und 263 mit dem zweiten Eingang 202 und über den
Inverter 252 und den Widerstand R3 mit dem ersten Eingang 201 gekoppelt.
-
Wieder
weisen die Verbindungen zwischen einem Ausgang und den zwei Eingängen 201 und 202 eine
unterschiedliche Anzahl von Invertern auf. Dadurch kann eines der
Ausgangssignale O1 oder O2 aus den Zwischensignalen Z1 und Z2 mit
den nur teilweise zueinander komplementären Signalpegeln abgeleitet
werden.
-
5 zeigt
eine weitere Ausführungsform
einer erfindungsgemäßen Mischanordnung 2.
Zunächst
ist der erste Signalausgang 211 mit dem ersten Eingang 201 über einen
Inverter 252 und der zweite Signalausgang 212 mit
dem zweiten Eingang 202 über einen Inverter 262 gekoppelt.
Zwischen den Signalausgängen 211 und 212 sind
zwei antiparallel geschaltete Inverter 254 und 264 geschaltet.
Auch diese Ausführungsform
ermöglicht
das Mischen der Zwischensignale Z1 und Z2 zu Ausgangssignalen O1 und
O2 mit einer den Eingangssignalen I1 und I2 entsprechenden Pulsweite.
-
In 6 ist
eine Ausführungsform
mit einer Hintereinanderschaltung von zwei Mischanordnungen 2 und 3 gezeigt.
Dabei weist die zweite Mischanordnung 3 einen ersten Eingang 301 auf,
der direkt mit dem ersten Signalausgang 211 der Mischanordnung 2 gekoppelt
ist, und einen zweiten Eingang 302, der mit dem zweiten
Signalausgang 212 gekoppelt ist. Die zweite Mischanordnung 3 weist
den gleichen internen Aufbau wie die Mischanordnung 2 auf.
So ist ein erster Ausgang 311 an den ersten Eingang 301 über einen
Inverter 350 und an den zweiten Eingang 302 über zwei
Inverter 361 und 362 angeschlossen. In einem symmetrischen
Aufbau ist der zweite Ausgang 312 an den zweiten Eingang 302 über einen
Inverter 360 und an den ersten Eingang 301 über zwei Inverter 351 und 352 angeschlossen.
-
Die
Zwischensignale Z1 und Z2 mit dem verzerrten, zeitlich nicht korrekten
Pulsweiten werden von der ersten Mischanordnung 2 zu einem
Signal mit einem verbesserten Tastverhältnis verarbeitet. Wenn jedoch
die zeitlichen Abweichungen in den Zwischensignalen Z1 und Z2 zu
groß sind,
könnte
es sein, dass auch nach der ersten Mischanordnung 2 noch
geringe Abweichungen der Pulsweiten von einer gewünschten
Pulsweite auftreten. Diese Abweichungen können durch ein erneutes Mischen
mit der zweiten Mischanordnung 3 weiter verbessert werden,
sodass die Ausgangssignale O3 und O4 an den Ausgängen 311 und 312 der
zweiten Mischanordnung 3 die gewünschten Pulsweiten aufweisen.
-
Bei
extremen Verzerrungen des Tastverhältnisses durch den Pegelwandler 1 könnten auch
eine noch größere Zahl
von derartigen Mischanordnungen hintereinander geschaltet werden.
Durch eine zweite oder weitere nachgeschaltete Mischanordnungen
kann auch die Stromtragefähigkeit
der Schaltungsanordnung erhöht
werden.
-
7 zeigt
ein weiteres Ausführungsbeispiel für die erfindungsgemäße Schaltungsanordnung. Dem
Pegelwandler 1 sind zwei Mischanordnungen 2 und 3 nachgeschaltet.
Die Inverter in den Mischanordnungen sind dabei durch Feldeffekttransistoren realisiert.
So stellen jeweils die Transistoren 281 und 284, 282 und 285 sowie 283 und 286 einen
der Inverter 260, 261 und 262 dar. Der
Aufbau der Mischanordnungen 2 und 3 entspricht
dabei der in 6 gezeigten Verschaltung. Alle
Inverter werden über
den zweiten Versorgungspotenzialanschluss VDDQ und den zweiten Bezugspotenzialanschluss
VSSQ versorgt.
-
Die
Verbesserung des Tastverhältnisses durch
die zwei Mischanordnungen 2 und 3 ist in dem Signal-Zeit-Diagramm
in 8 gezeigt. Für
ein hier nicht gezeigtes pulsförmiges
Gegentaktsignal I1, I2, das wie ein Taktsignal ausgebildet ist,
ergeben sich am Ausgang des Pegelwandlers 1 die Zwischensignale
Z1 und Z2. Das Tastverhältnis
der Signale Z1 und Z2 ist stark verzerrt, da die Pulsweite für den High-Pegel
deutlich kürzer
als die Pulsweite für
den Low-Pegel ist. Nach dem Mischen durch die Mischanordnung 2 sind
die Ausgangssignale O1 und O2 deutlich verbessert bezüglich ihres
Tastverhältnisses.
Wenn jedoch das erreichte Tastverhältnis nicht ausreichend gut
ist, können
durch die zweite Mischanordnung 3 die Ausgangssignale O3
und O4 erzeugt werden. Die Ausgangssignale O3 und O4 sind mit ihren
Signalpegeln nahezu vollständig
komplementär zueinander.
-
Üblicherweise
bemerkt man bei dynamischen Speicheranwendungen für die Spannungsversorgung
der verschiedenen Spannungsbereiche unterschiedliches Rauschen.
Dieser Unterschied lässt sich
als Unterschied ΔVSS
der Bezugspotenziale VSS und VSSQ feststellen. Da sich die Eingangssignale
I1 und I2 auf das erste Bezugspotenzial VSS und die Zwischensignale
Z1 und Z2 auf das zweite Bezugspotenzial VSSQ beziehen, macht sich
der Spannungsunterschied ΔVSS
auch in der Funktion des Pegelwandlers 1 bemerkbar. Weil
nun die Zeitpunkte des Anstiegs des einen Signals und des Abfallens
des anderen Signals voneinander abweichen, sieht man am Ausgang
des Pegelwandlers 111 und 112 unterschiedliche
Effekte. In 9A ist ein Signal-Zeit-Diagramm für die Zwischensignale
Z1 und Z2 sowie den rauschförmigen
Unterschied ΔVSS
der Bezugspotenziale für
einen herkömmlichen
Pegelwandler ohne Anwendung des erfindungsgemäßen Prinzips gezeigt. Im Idealfall
sollten sich die zeitlichen Verläufe
der Zwischensignale Z1 und Z2 bei der Mitte des zweiten Versorgungspotenzials
VDDQ schneiden, da dies der Zeitpunkt ist, an dem der Übergang von
einem Pegel zu dem anderen erkannt wird. Wenn man die Abweichung
zu dem zweiten Bezugspotenzial ΔVSS
mit einrechnet, ergibt sich für das
erste Zwischensignal Z1 zum Umschaltzeitpunkt in der fallenden Flanke
eine Spannung V11. Die eigentlich zugehörige Spannung V21 in der steigenden Flanke
im zweiten Zwischensignal Z2 ist jedoch deutlich größer, da
der Spannungsunterschied ΔVSS
zu diesem Zeitpunkt einen anderen Wert angenommen ist. Ähnliches
gilt für
die Spannung V22 in der fallenden Flanke des zweiten Zwischensignals
Z2 und die Spannung V12 in der steigenden Flanke des ersten Zwischensignals
Z1. Diese Spannungsabweichungen führen letztlich auch zu zeitlichen
Abweichungen beim Umschalten von einem zum anderen Pegel, was sich
als Jitter bemerkbar macht.
-
Wenn
die Transistoren N1 und N2 in dem Pegelwandler 1 durch
die Widerstände
R1 und R2 direkt mit Strom versorgt werden, kommt es zu einer schnelleren
Umschaltung zwischen den Pegeln. Dadurch rückt auch der Schnittpunkt der
zeitlichen Verläufe
der Zwischensignale Z1 und Z2 näher
in die Mitte zwischen dem zweiten Versorgungspotenzial VDDQ und
dem Bezugspotenzial VSS. Dies ist in 9B dargestellt.
Durch die geringere zeitliche Abweichung der Umschaltzeitpunkte
zwischen den Zwischensignalen Z1 und Z2 beziehen sich die Spannungen
V11 und V21 bzw. V22 und V12 auf ein nahezu identisches Bezugspotenzial,
auch unter Einbeziehung des Spannungsunterschieds ΔVSS der Bezugspotenziale.
Dadurch werden auch zeitliche Abweichungen beim Umschalten reduziert
und es kommt zu weniger Jitter. Das Schaltverhalten der Schaltungsanordnung
wird also durch den Einsatz der Widerstände R1 und R2 verbessert.
-
Der
Einfluss der Widerstände
ist auch in den Augendiagrammen in den 10A und 10B dargestellt. 10A zeigt
ein Augendiagramm der Zwischensignale Z1 und Z2 ohne den Einsatz
der Widerstände
R1 und R2. Durch den Spannungsunterschied ΔVSS zwischen den Bezugspotenzialen
ergibt sich für
den Umschaltzeitpunkt der Zwischensignale Z1 und Z2 eine Schwankungsbreite,
also Jitter, von etwa 60 ps. Mit den zusätzlichen Widerständen R1
und R2 ergibt sich das Augendiagramm gemäß 10B.
Bei gleichem Rauschen ΔVSS
ist der Jitter auf weniger als 15 ps reduziert. Die Verringerung
der zeitlichen Verzerrungen wird umso wichtiger, je höher die
verwendeten Schaltfrequenzen sind. Durch eine Verringerung des Jitters
ist auch die Funktion der Mischanordnung 2 verbessert,
da weniger Verzerrungen ausgeglichen werden müssen.
-
- 1
- Pegelwandler
- 2,
3
- Mischanordnung
- 101,
102
- Signaleingang
- 110
- Aktivierungseingang
- 111,
112
- Ausgang
Pegelwandler
- 201,
202, 301, 302
- Eingang
Mischanordnung
- 211,
212, 311, 312
- Ausgang
Mischanordnung
- 250,
251, 252, 253, 254
- Inverter
- 260,
261, 262, 263, 264
- Inverter
- 350,
351, 352, 353, 354
- Inverter
- 360,
361, 362, 363, 364
- Inverter
- 281,...,
286
- Transistor
- 291,...,
296
- Transistor
- 381,...,
386
- Transistor
- 391,...,
396
- Transistor
- N1,
N2, N3, N4
- Transistor
- P1,
P2, P3, P4
- Transistor
- R1,
R2, R3, R4
- Widerstand
- VDD,
VDDQ
- Versorgungspotenzialanschluss
- VSS,
VSSQ
- Bezugspotenzialanschluss
- ΔVSS
- Unterschied
Bezugspotenziale
- VL,
VH
- Spannungsquelle
- V11,
V12, V21, V22
- Spannung
- I1,
I2
- Eingangssignal
- Z1,
Z2
- Zwischensignal
- O1,
O2, O3, O4
- Ausgangssignal