DE2802595C2 - Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung - Google Patents
Schaltungsanordnung mit Feldeffekttransistoren zur SpannungspegelumsetzungInfo
- Publication number
- DE2802595C2 DE2802595C2 DE2802595A DE2802595A DE2802595C2 DE 2802595 C2 DE2802595 C2 DE 2802595C2 DE 2802595 A DE2802595 A DE 2802595A DE 2802595 A DE2802595 A DE 2802595A DE 2802595 C2 DE2802595 C2 DE 2802595C2
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- type field
- effect transistors
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
- H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
- H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
Description
Die Erfindung betrifft eine mit Feldeffekttransistoren aufgebaute Schaltungsanordnung zur Spannungspegelumsetzung
entsprechend dem Oberbegriff des Patentanspruchs 1. Im engeren Sinne bezieht sie sich auf eine
mit Feldeffekttransistoren sowohl vom Anreicherungstyp als auch vom Verarmungstyp aufgebaute Schal-
tungsanordnung, mit der ein Ausgangsspannungshub bereitgestellt werden kann, der zur zuverlässigen Ausschaltung
von Verarmungstyp-Feldeffekttransistoren einsetzbar ist
Der gleichzeitige Einsatz sowohl von Anreicherungstyp- als auch von Verarmungstyp-Feldeffekttransistoren
auf einem gemeinsamen Halbleitersubstrat ist an sich bekannt Als ein Beispiel für Schaltungen dieser Art
kann die Veröffentlichung im IBM Technical Disclosure
Bulletin, Vol. 19, Nr. 3, August 1976, Seiten 922-923 angesehen werden.
Bekanntermaßen weisen Verarmungstyp-Feldeffekttransistoren den Vorteil auf, daß bei ihnen der bei Anreicherungstyp-Feldeffekttransistoren
zu berücksichtigende Schwellwertspannungsabfall entfällt Betreibt man solche Verarmungstyp-Feldeffekttransistoren statt mit
einer Eigenvorspannung als geschaltete Transistoren, lassen sich damit bessere Zeitablaufsteuerungen und reduzierte
Anstiegsverzögerungen der entsprechenden Schaltungen erreichen. Auf der anderen Seite ist ein
bekannter Nachteil solcher Verarmungstyp-Feideffefcttransistoren
darin zu sehen, daß sie sich nicht mittels derselben Gate-Source-Vorspannung ausschalten lassen,
die normalerweise zum Ausschalten von Anreicherungstyp-Feldeffekttransistoren bereitgestellt wird.
Dem Vorteil der Vermeidung des Schwellwertspannungsabfalls steht somit der Nachteil gegenüber, daß
eine Null-Vorspannung zwischen Gate und Source nicht zur völligen Unterbindung eines Stromflusses durch einen
solchen Verarmungstyp-Feldeffekttransistor ausreicht.
In diesem Zusammenhang ist es bereits bekannt, durch Anlegen einer negativen Vorspannung an das
Substrat die Schwellwertspannung eines N-Kanal-Feldeffekttransistors
entsprechend anzupassen, vgl. US-PS 36 09 414. Dort wird die Substratvorspannung jedoch
nicht dazu verwendet, im Rahmen einer logischen Schaltung einen Signalspannungshub am Ausgang bereitzustellen,
4er gegenüber dem Spannungshub am Eingang unterschiedlich ist Die Verwendung der Substratvorspannung
zur zuverlässigen Ausschaltung von Verarmungstyp-Feldeffekttransistoren wurde bisher
nicht in Betracht gezogen.
Aufgabe der Erfindung ist es, eine demgegenüber verbesserte Schaltungsanordnung zur Spinnungspegelumsetzung
zwischen Eingang und Ausgang anzugeben, bei der insbesondere der Ausgangsspannungshub zur zuverlässigen
Ausschaltung von Verarmungstyp-Feideffekttransistoren
ausreicht
Zur Lösung dieser Aufgabe sieht die Erfindung die im Patentanspruch 1 gekennzeichneten Maßnahmen vor.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung finden sich in den Unteransprüchen. Zusammengefaßt
ist eine Eingangsstufe in Form eines Gegentakt-Verstärkers mit einem ersten Paar von Feldeffekttransistoren
vorgesehen, die in Reihe zwischen einer ersten und einer zweiten Spannungsquelle liegt und mit
der von dem logischen Eingangssignal die invertierten und nicht-invertierten Signalzustände erhalten werden
können. Die Ausführung dieser Stufe als Gegentaktstufe wird wegen der damit möglichen größeren Schaltgeschwindigkeit
bevorzugt. Je nach dem Anwendungsfall kann jedoch auch ein Lastelement mit Eigenvorspannung
eingesetzt werden. Weiterhin ist eine Ausgangsstufe vorgesehen, die zwischen der ersten Spannungsquelle
und einer dritten S'wnnungsquelle (Substratspannung)
liegt, die negativer a rs die zv/eite Spannungsquelle (Masse) ist. Diese Ausgangsstufe enthält ein zweites
Paar von in Reihe geschalteten Feldeffekttransistoren und liefert ein Ausgangssignal mit einem dem Substrat
spannungswert angenäherten unteren SpannungspegeL Dieser untere Spannungspegel ist ausreichend niedrig,
um Verarmungstyp-Feldeffekttransistoren in etwaigen Folgestufen sicher auszuschalten. Die Ausführung der
die Eingangs- und Ausgangsstufe verbindenden Schaltung ist dabei unter Gesichtspunkten maximaler Schaltgeschwindigkeit
bei möglichst geringem Verlustleistungsverbrauch durchgeführt Dazu sind nach einer
Ausführungsform eine kapazitive Kopplung und in einer weiteren Ausführungsform ein sog. Booistrap-Schaltkreis
mit einem Kondensator und einem Verarmungstyp-Feldeffekttransistor vorgesehen, die in Reihe
zwischen den Ausgang und das Gate eines der Feldeffekttransistoren des zweiten Paares geschaltet sind.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen
näher erläutert.
Es zeigt
F i g. 1 ein erstes Ausführungsbeispiel der Erfindung;
F i g. 2 ein zugehöriges Spannungsdiagramm zur Erläuterung der Arbeitsweise der Schaltung nach F i g. 1;
F i g. 3 ein weiteres Ausführungsbeispiel der Erfindung.
Die in F i g. 1 gezeigte Schaltung ist mit Feldeffekttransistoren vom Anreicherungstyp und vom Verarmungstyp
aufgebaut Durch den Verarmungstyp-Transistor Tl in Reihe mit denn Anreicherroigstyp-Transistor
Tl wird eine Eingangsstufe gebildet Zwar sind in dieseai Ausführungsbeispiel alle Transistoren N-Kanal-Transistoren,
in gleicher Weise können jedoch auch bei entsprechender Anpassung der Spannungspolaritäten
P-Kanal-Feldeffekttransistoren verwendet werden. Die
Drain von Tl ist mit einer ersten Spannungsquelle + V
verbunden, während die Source von TI mit einer zweiten Spannungsquelle, in diesem Fall Massepotential, gekoppelt
ist. Die Source von Tl ist elektrisch m'H. der
Drain von 7"2 zum Schaltungsknoten Λ/l verbunden.
An der Gate-Elektrode von Tl liegt ein Eingangssignal
in einer Phasenlage (d. h. das nicht-invertierte bzw. direkte Eingangssignal) an, während an der Gate-Elektrode
von T2 die komplementäre Phasenlage des Eingangssignales anliegt. In typischen Fällen wird der im
logischen Zuordnungssinn untere Spannungspegel einen Potentialwert in der Nähe des Massepotentials darstellen,
während der im logischen Sinne obere Spannungspegel potentialmäßig bei + Vliegt
Weiterhin ist eine Ausgangsstufe mit mindestens einem zweiten Paar von Feldeffekttransistoren T3 und
T4 vorgesehen. T3 ist wiederum ein Verarmungstyp-Feldeffekttransistor, desssn Drain mit + V und dessen
Scurcc mit der Drain von T4 verbunden ist und den
Ausgangsschaltungsknoten darstellt T4 ist ein Anreicherungstyp-Feldefiekttransistor,
dessen Source mit dem Substrat verbunden ist, von dem eine dritte Spannung abgeleitet wird, die negativer als Massepotential
ist. Der mit CL bezeichnete Kondensator am Ausgangsschaltungsknoten symbolisiert die durch die Folgestufen
repräsentierte Lastkapazität.
Zur Verbindung der Eingangsstufe mit der Ausgangsstufe
sind weitere Schaltungsmittel in Form der Transistoren T5, T6, T7 sowie des Kondensators CB vorgesehen.
Die Transistoren T5 und T6 sind Verarmungstyp-
b5 Transistoren, während T7 ein Verarmungstyp-Feideffekaransistor
ist. Die Drain des Transistors T6 ist wiederum mit + V verbunden, während die zugehörige
Source mit der Drain von T7 zum Schaltungsknoten
Λ/3 gekoppelt ist. Die Source von 77 ist mit dem Substrat
verbunden, so daß 76 und 77 ein drittes Feldeffekttransistorpaar bilden, das zwischen der ersten und
dritten Spannungsquelle angeordnet ist. Der Kondensator CB wird durch eine mit dem Schaltungisknoten N1
verbundene Gate-Elektrode sowie durch eine mit dem Schaltungsknoten Λ/2 verbundene Source/Drainzone
gebildet. CB wird in der gezeigten Weise als ein Verarmungstyp-Feldeffektkondensator
dargestellt, obwohl in gleicher Weise auch ein durch eine Anreicherungstypstruktur
zustande kommender Kondensator Verwendung finden kann. Ein solcher Verarmungstyp-Kondensator
weist ein ionenimplantiertes Gebiet auf, das in der gleichen Weise hergestellt wird, wie das für die Herstellung
von Feldeffekttransistoren vom Verarmungstyp möglich ist. Als Vorteil eines Verarmungstyp-Kondensators
ist es anzusehen, daß damit eine über einen grö-Substratspannung liegt. Wie bereits erläutert wurde, bildet
das Substrat eine dritte Spannungsquelle, die negativer als Massepotential ist. Die Gate-Elektroden von
7"16, 717 und 7"18 sind gemeinsam an den Schaltungsknoten /V12 angeschlossen. Beim Transistor 718 handelt
es sich um einen Transistor mit Eigenvorspannung, dessen Gate-Elektrode mit dem Schaltungsknoten N 13
verbunden ist, was auch für die Gate-Elektroden von 715 und 713 gilt. Zusätzlich ist ein Bootstrap-Kondensator
CA (in Form eines Verarmungstyp-Kondensators) zwischen den Ausgangsknoten am gemeinsamen Verbindungspunkt
der Source von 713 und der Drain von 714 und den Schaltungsknoten /V 14 am gemeinsamen
Verbindungspunkt der Source von 716 und der Drain von 718 vorgesehen. Auch hier gilt, daß die erforderliche
Kapazität durch einen Anreicherungstyp-Kondensator dargestellt werden kann. Die Gate-Elektrode der
ucPcn opänriüng5ucrüiCii uiügiiCiic oignaiKOppiürig 5Γ-zielbar
ist. Eine derartige Signalkopplung ist sogar mit einer Null-Vorspannung am Gate dieses Bauelementes
möglich. 75 ist bezüglich seiner Drain-Source-Schaltstrecke
zwischen Λ/2 und Substrat eingefügt und darüber hinaus mit dem Gate von 77 sowie dem Gate von
74 gekoppelt. Die Gate-Elektroden der Transistoren
75, 76 und 73 sind in der gezeigten Weise mit dem Schaltungsknoten Λ/3 verbunden.
In F i g. 3 ist ein weiteres Ausführungsbeispiel der Erfindung
gezeigt. Die Eingangsstufe ist ähnlich wie in Fig. 1 aufgebaut um ! weist einen Verarmungstyp-Transistor
711 sowie einen Anreicherungstyp-Transistor 712 auf, die in Reihe geschaltet zwischen + Vund Massepotential
liegen. Der gemeinsame Verbindungspunkt an der Source von 711 und an der Drain von 712 bildet
den Schaltungsknoten JVlI. An den Gate-Elektroden
von 711 und 712 liegen wiederum die gegenphasigen
Die Ausgangsstufe dieser Schaltung enthält ebenfalls ein Paar von Feldeffekttransistoren 713 und 714, die in
Reihe zwischen der ersten Spannungsquelle + V und der dritten Spannungsquelle VSUB liegen. In diesem
Ausführungsbeispiel sind jedoch beide Ausgangstransistoren 713 und 714 Anreicherungstyp-Transistoren,
was aus dem in die Koppelschaitung eingebauten Bootstrap-Schaltungsteil
sowie der Gleichspannungspegel-Einstellschaltung resultiert, auf die beide noch näher
einzugehen sein wird.
Weiterhin ist die Kapazität Cß'in gleicher Weise wie CB in F i g. 1 zur kapazitiven Kopplung der Schaltungsknoten JV11 und JV12 vorgesehen. Cß'ist in diesem Fall
wiederum als Verarmungstyp- Kondensator angenommen, obwohl dafür auch ein Anreicherungstyp-Kondensator
eingesetzt werden kann. Der Verarmungstyp-Transistor 715 ist bezüglich seiner Drain mit dem
Schaltungsknoten JV12 gekoppelt, während seine Source
mit dem Substrat verbunden ist. In diesem Ausführungsbeispiel ist das dritte Paar von Feldeffekttransistoren,
entsprechend den Transistoren 76 und 77 in Fig. 1, durch eine Reihenschaltung der Transistoren
716, 717 und 718 ersetzt. 716 ist ein Verarmungstyp-Transistor,
dessen Drain an + Vliegt, während die Source mit der Drain von 718 am Schaltungsknoten /V14
verbunden ist 718 ist ein Verarmungstyp-Feldeffekttransisior.
dessen Source mit der Drain von 717 am SchaltuRgsknoter. N 13 verbunden ist 717 ist ein Anreicherungstyp-Feldeffekttransistor,
dessen Source an der
knoten N14 verbunden, während die Source-ZDrainzonen
dieses Elementes mit dem Ausgangsknoten gekoppelt sind. Hinzuweisen ist besonders auf den Rückkoppelpfad
vom Ausgangsknoten über die Kapazität CA sowie 718 auf den Schaltungsknoten N13 sowie die
Gate-Elektrode von 713. Mit der Kapazität CL'soll die
durch die Folgestufen repräsentierte Lastkapazität dieses Schaltkreises angedeutet werden. Als weiteres
Schaltelement ist in diesem Ausführungsbeispiel noch ein relativ klein ausgelegter Verarmungstyp-Transistor
719 vorgesehen, dessen Drain an + Vund dessen Source am Ausgang liegt. Das Gate von 719 ist ebenfalls mit
dem Ausgang verbunden, so daß 719 mit Eigenvorspannung betrieben wird. Im Falle sehr langer Impulszeiten
wird über 719 die Aufrechterhaltung des oberen Spannungspegels am Ausgang gewährleistet.
Bekanntermaßen ist für die Betriebseigenschaften von Feldeffekttransistoren deren Auslegung in der
Form bestimmter Weiten-/Längenverhältnisse (W/L) aufschlußreich. Im allgemeinen weist ein Transistor mit
einem kleinen W/L-Verhältnis, d. h. mit einem geringen Aufwand an Halbleiterfläche, eine geringe Eingangskapazität
bei allerdings auch geringen Stromübertragungseigenschaften auf. Umgekehrt benötigt ein Transistor
mit einem großen W/L-Verhältnis relativ mehr Halbleiterfläche und weist eine höhere Eingangskapazität
auf. kann aber erheblich größere Ströme bereitstellen. In der folgenden Tabelle sollen, ohne die Erfindung
darauf zu beschränken, typische W/L-Verhältnisangaben für die in F i g. 1 benutzten Schaltelemente beispielhaft
angegeben werden.
Transistor | W/L-Verhältnis |
71 | 10:1 |
72 | 20:1 |
73 | 20:1 |
74 | 85:1 |
75 | 1 :50 |
76 | 2.5:1 |
77 | 10:1 |
Fur die Kapazität CB kann ein Wert von ungefähr
74 pF und für CL ein typischer Wert in der Größenordnung
von 10 pF angenommen werden.
Für die in Fig. 3 eingesetzten Schaltelemente gelten
die in der folgenden Tabelle zusammengestellten typischen Werte:
Transistor | W/L-Verhältnis |
711 | 10:1 |
712 | 20:1 |
713 | 60:1 |
714 | 85:1 |
715 | 1 :50 |
716 | 12:1 |
717 | 9:1 |
718 | 3:1 |
719 | 1 :1 |
Für die in diesem Ausführüri^sbeis^ie! vorkomme""
den Kapazitäten CB' und CL' können die oben angegebenen
typischen Werte angenommen werden, während für den Rückkoppelkondensator CA ein typischer Wert
von etwa 3 bis4 pFgelten kann.
Dem Mehraufwand an Halbleiterfläche für die Schaltung von Fig.3 infolge der zusätzlichen Bauelemente
718, 719 und CA sowie der größeren Fläche für 713
steht die demgegenüber geringere Verlustleistungsaufnahme sowie die Erzielung des vollen unteren Spannungspegels
V SUB gegenüber.
Angesichts der obigen Ausführungen zu den W/L-Verhf .tnissen, mit denen die Bauelemente an die jeweiligen
speziellen Anforderungen angepaßt werden können, ist noch einmal festzustellen, daß weniger die Anzahl
der Bauelemente als deren individuelle Größenauslegung bei einer Integration ins Gewicht fällt. Weiterhin
ist festzustellen, daß wegen der geringen Eingangskapazität der Eingangsstufen besondere Anforderungen an
den Ausgang der etwaigen Vorstufen entfallen können. Das wäre nicht der Fall, wenn die Eingänge direkt mit
den relativ großen Bauelementen, z.B. 74 oder 714, verbunden wären.
Die angegebenen Schaltungen liefern bei ihrem Betrieb Impulse, mit denen sowohl Verarmungstyp- als
auch Anreicherungstyp-Feldeffekttransistoren in nachfolgenden Stufen zuverlässig ausgeschaltet werden können.
Der Einsatz von Verarmungstyp-Feldeffekttransistoren gestattet überdies das Aufladen von Schaltungsknoten auf die volle Versorgungsspannung + V, wenn
ihre Gate-Elektroden an + V liegen. Mit Anreicherungstyp-Feldeffekttransistoren
können demgegenüber nur Aufladungen auf einen um den Wert der Schwellwertspannung
reduzierten Potentialwert der Versorgungsspannung erreicht werden. Diese Vorteile von
Verarmungstyp-Feldeffekttransistoren fallen besonders bei Anwendungen im Zusammenhang mit Speicherzellen
und peripheren Speicherschaltungen, z. B. Aufladeschaltungen für Bitleitungen, Decodierer, Verriegelungsstufen
oder dergleichen ins Gewicht, bei denen ein Schaltungsknoten schnell auf die volle Versorgungsspannung aufgeladen werden soll, wonach sie praktisch
so schnell wieder ausgeschaltet werden können, als wären sie dann nicht mehr länger im Rahmen der jeweiligen
Schaltung vorhanden. Beim Aufbau solcher Wiederaufladeschaltungen mit Anreicherungstyp-Feldeffekttransistoren
würde eine erhebliche Anzahl von Problemen zu bewältigen sein. Wie bereits gesagt wurde,
könnte eine Aufladung nur bis zum um die Schwellenspannung reduzierten Wert der Versorgungsspannung
erfolgen und zum anderen würde wegen des Betriebs der Wicdcr;iufladeelemente als Sourccfolgcr der endgültige
Potentialübergang relativ langsam ausfallen.
Ein weiteres wünschenswertes Merkmal bei derartigen Schaltungen ist, daß sie einen sehr schnellen Übergang
auf den unteren Spannungspcgel aufweisen. Das ist insbesondere dann von Vorteil, wenn diese Schaltungen
zum Abschalten von Vorlade-Elementen in monolithischen Halbleiterspeichern eingesetzt werden sollen.
Solche Vorlade-Elemente werden normalerweise eingesetzt, um vor einer Speicherselektion die Potentiale der
Bitleitungen auszugleichen. Unmittelbar mit dem Auftreten eines Selektionsimpulses ist es jedoch erwünscht,
diese Vorlade-Elemente möglichst schnell abschalten zu können, was durch die angegebenen Schaltkreise möglieh
ist.
Anhand von F i g. 2 soll im folgenden die Arbeitsweise einer Schaltung der in Fig. 1 angegebenen Art näher
beschriebe*« v/erder·. Dsbei is· 2π™εΓΐθϊΜΪΐΐ£" d«ß die
Eingangssignale einen unteren Spannungspegel ent· sprechend Massepotential und einen oberen Spannungspegel
entsprechend + V aufweisen. Am Ausgang sollen die oberen Spannungspegel durch das Potential
+ V, die unteren logischen Spannungspegel jedoch durch ein dem Substratpotential V SUB möglichst nahekommendes
Potential dargestellt werden. Um ein Beispiel zu geben, sei beispielsweise für + Vein Wert von
ungefähr 5 V und ein Substratpotential von ungefähr —5 V angenommen. Die an den Eingängen A und B
anliegenden Eingangssignale werden als gegenphasige Signale zum Gegentaktbetrieb der Eingangsstufe vorausgesetzt.
Das Eingangssignal am Anschluß A kann beispielsweise ein Chip-Auswahlimpuls (CS) sein, während
bei einem Betrieb mit einem monolithischen Speicher das Eingangssignal am Anschluß B das dazu gegenphasige
Eingangssignal wäre, wenn nämlich ein solcher Auswahlvorgang nicht vorliegt. Liegt am Eingang A der
obere Spannungspegel, wird 71 voll eingeschaltet, während
infolge des unteren Spannungspegels an B 72 voll ausgeschaltet ist. Dadurch nimmt der Schaltungsknoten
N1 das Potential + Van. Festzuhalten ist, daß das Potential
am Schaltungsknoten /Vl niemals ganz auf Massepotential
heruntergeht, da durch ein Signal mit dem unteren Spannungspegel an A 71 nie völlig ausgeschaltet
wird.
Das Signal an N\ wird kapazitiv auf den Schaltungsknoten N 2 gekoppelt Da der Schaltungsknoten Λ/2
vorher auf dem Substratpotential von ungefähr —5 V gehalten wurde, wird durch die kapazitive Einkopplung
des Signals mit einer Amplitude von nahezu 5 V (4,6 V) das Potential an N2 auf etwa —1 V erhöht. (Dabei ist
ein kleiner Spannungsabfall über dem Kondensator CB bereits berücksichtigt.) Dadurch wird eine Gate-Source-Vorspannung
von etwa 4 V für den Transistor C 7 bereitgestellt, der daraufhin einschaltet und den Schaltungsknoten
N 3 auf einen Potentialwert nahe dem Substratpotential bringt Ganz wird das Substratpotential
am Schaltungsknoten JV3 wegen des verbleibenden Stromes durch den Verarmungstyp-Transistor T6 nicht
erreicht Der Potentialwert von N 3 kann mit etwa —4,5 V angenommen werden. Mit dem Einschalten von
77 wird auch 74 eingeschaltet und entlädt die Lastkapazität CL, wodurch der Ausgang ungefähr auf das Substratpotential
heruntergezogen wird. Bei einer Spannung von —4,5 V an JV 3 befindet sich 73 im Zustand
geringer Leitfähigkeit (hochohmig), wobei jedoch weiterhin ein Reststrom fließen kann, da 7"3 ein Verarmungstyp-Feldeffekttransistor
ist Aus diesem Grund geht das Potential am Ausgang nicht vollständig auf den
Wert der Substratspannung, sondern nur auf ungefähr —4,5 V herunter. Dadurch wird ein Gleichstrompfad
von + V über 73 und 74 nach VSUB gebildet, der in manchen Anwendungsfällen unerwünscht sein kann und
■ ; durch die Ausführungsform entsprechend F i g. 3 besei-
;' tigt wird.
v' Beim Umschi'.ten des Eingangssignals wird 72 wie-
j'; der eingeschalte! und Tl ausgeschaltet. Dadurch geht
■Δ das Potential des Schaltungsknotens N1 auf ungefähr
b 0,4 V, d. h. etwa Massepotential. Dieser negative Impuls-
iji übergang wird über den Kondensator Cßauf den Schal-
;; tungsknoten 2 gekoppelt, der dadurch das Substratpo-
iwjj tential von —5 V annimmt und 77 und 74 ausschaltet.
ψ: Beim Ausschalten von 77 wird der Schaltungsknoten
ü /V3 über 76 auf + V aufgeladen, wodurch 75 voll ein-
Sj geschaltet wird und dadurch den Schaltungsknoten N 2
|j auf Substratpotential hält. Eine wichtige Funktion von
75 besteht darin, den Schaltungsknoten /V 2 auf dem
Substratpotential zu halten, um über CB eine Vorspannung von ungefähr 5 V aufrechtzuerhalten. Durch die
Aufladung des Schaltungsknotens Λ/3 auf + V wird ferner 73 voll eingeschaltet und bringt das Potential am
Ausgang auf + V, wodurch die Lastkapazität auf + V aufgeladen wird.
Unter Bezugnahme auf Fig.3 sollen im folgenden einige mit wenigen zusätzlichen Bauelementen erzielbare
Verbesserungen hinsichtlich einer gegenüber Fig.) erzielbaren geringeren Verlustleistung erläutert werden.
Für die Eingangssignale werden dazu mit der obigen Beschreibung vergleichbare Spannungspegel angenommen.
Liegt an Λ'ein Eingangssignal mit dem oberen Spannungspegel und gleichzeitig an B' ein Signal mit
dem unteren Spannungspegel, wird T11 voll eingeschaltet
und Γ12 voll ausgeschaltet, so daß der Schaltungsknoten NU das Potential + V annimmt. Dieses Signal
wird kapazitiv auf den Schaltungsknoten N12 gekoppelt.
Nimmt man an, daß + V etwa 5 V beträgt, beträgt der Potentialübergang etwa 5 V, wodurch der Schaltungsknoten
N12 vom Substratpotential auf etwa Massepotential
angehoben wird. Dadurch werden T14 und -to
TM ein- und Γ16 ausgeschaltet. T14 entlädt dabei die
Lastkapazität CL' auf das Substratpotential. Beim Einschalten von Γ17 wird der Schaltungsknoten Λ/13 auf
nahezu Substratpotential gebracht, wodurch 713 voll ausschaltet. Zu diesem Zeitpunkt existiert kein deichstrompfad
von + K zum Substrat außer über den Verarmungstyp-Feldeffekttransistor
719, der jedoch so klein ausgelegt ist, daß darüber nur ein hinsichtlich der Verlustleistung
vernachlässigbarer Strom fließen kann, was gleichermaßen für die Reihenschaltung von 716, 718
und 717 gilt
Geht das Signal am Eingang Λ'wieder auf den unteren
Spannungspegel während das Signal am Eingang B' auf den oberen Spannungspegel übergeht, wird 711
wieder in seinen geringen Leitfähigkeitszustand geschaltet und 712 voll eingeschaltet Dadurch wird der
Schaltungsknoten /VIl von + V auf nahezu Massepotential
entladen, wobei der kleine Reststrom durch 711 berücksichtigt ist Dieser negative Signalübergang wird
über den Kondensator CB' auf den Schaltungsknoten w>
N12 gekoppelt, der dadurch wieder auf das Substratpotential
zurückgeht und dabei die Transistoren 714, 716 und 717 abschaltet 715 wird durch den oberen Spannungspegel
am Schaltungsknoten N13 eingeschaltet wodurch sichergestellt ist, daß der Schaltungsknoten
N12 auf einem Potentialwert nahe VSUB bleibt, so daß
über dem Kondensator CB' eine Vorspannung von 5 V aufrechterhalten bleibt. In diesem Zusammenhang ist
festzuhalten, daß, .vie in der Schaltung nach F i g. 1, die
Potentialdifferenz über CB' entweder durch Massepotential gegenüber VSUB oder durch + V gegenüber
Massepotential gebildet wird. Weiterhin ist festzuhalten, daß der Schaltungsknoten N 14 über den Stromfluß
durch 716 auf etwa + V aufgeladen war. Wird 714 ausgeschaltet, beginnt das Potential am Ausgang anzusteigen.
Dieser Spannungsübergang am Ausgang wird über den Bootstrap-Kondensator CA auf den Schaltungsknoten
N14 gekoppelt, der dadurch auf einen Potentialwert
über + V angehoben wird. In an sich bekannter Bootstrap-Wirkungsweise wird beim Anstieg
des Ausgangspotentials auf + Vfür die Schaltungsknoten
N 14, N 13 sowie das Gate von 713 ein Potentialwert größer als + V erreicht, wodurch der Ausgangsknoten
auf den vollen Wert + Vder Versorgungsspannung
ansteigen kann. Bei sehr langen Impulszeiten wird über den Transistor 719 genügend Strom auf den Ausgangsknoten
geliefert, um ihn auf + K zu halten, selbst wenn das Potential am Schaltungsknoten N 13 auf + V
oder darunter abnehmen sollte.
Damit ist eine Schaltung angegeben, mit der Verarmungstyp-Feldeffekttransistorschaltungen
zuverlässig und schnell ausgeschaltet werden können. Werden solche Schaltungsanordnungen im Zusammenhang mit
Vorladeschaltungen im Rahmen monolithischer Speicheranordnungen eingesetzt, können sie direkt als Aufladespannungsquelle
dienen, um ausreichend negative Spannungen zum Ausschalten der Verarmungstyp-Bauelemente
zu liefern, wodurch Gleichstromverluste und eine unerwünscht hohe Dauerverlustleistung in den peripheren
Speicherschaltungen vermieden werden können.
Hierzu 2 Blatt Zeichnungen
Claims (13)
1. Schaltungsanordnung zur Spannungspegelumsetzung
von Binärsignalen mit in einem gemeinsamen Halbleitersubstrat - angeordneten Anreicherungstyp-
und Verarmungstyp-Feldeffekttransistoren
sowie daraus gebildeten Gegeniaktstuf en, insbesondere zur Bereitstellung potentialmäßig zuverlässiger
Ausschaltspannungen für Verarmungstyp-Feldeffekttransistoren in Folgeschaltkreisen, gekennzeichnet
durch eine an sich bekannte Eingangsgegentaktstufe mit einem ersten Paar von Feldeffekttransistoren (Tl, 72; TU, Γ12), die zwischen
einem ersten und einem zweiten Betriebspotential in Reihe geschaltet sind, sowie durch eine
über Koppelschaltmittel damit verbundene Ausgangsstufe mit einem zweiten Paar von Feldeffekttransistoren
(7"3, T4; T13, T14), die zwischen dem
ersten und einem dritten, vom Sabstratpctentia! abgeleiteten
Betriebspotential in Reihe geschaltet sind und deren gemeinsamer Verbindungspunkt den
Schaltungsausgang bildet
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Koppelschaltmittel
mindestens zwei weitere Feldeffekttransistoren (T6, TT; T16— 718) umfassen, die zwischen dem ersten
und dem dritten Betriebspotential in Reihe geschaltet sind.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Koppelschaltmittel
weiterhin einen Kondensator (CH, CB') zur Herstellung
einer Kopplung einer ßingangsstufe mit der Ausgangsstufe und einem der weueren Feldeffekttransistoren
(T7, T17) sowie einen Verarmungstyp-Feldeffekttransistor
(T5, T15) umfassen, dessen
Drain-Source-Schaltstrecke zwischen dem Kondensator und dem dritten Betriebspoteniial (VSUB)
liegt.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Kondensator (CB,
CB') als Feldeffekttransistorstruktur ausgebildet ist, dessen Gate mit der Eingangsstufe verbunden ist
und über dessen Gate-Vorspannung im Halbleitersubstrat
unterhalb der Gate-Elektrode ein Inversionsbereich aufrechterhalten wird.
5. Schaltungsanordnung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der Verarmungstyp-Feldeffekttransistor
(T5, T15) hinsichtlich seines
Drain-Gebietes elektrisch mit der Source und/oder Drain der den Kondensator darstellenden Feldeffekttransistorstruktur
verbunden ist.
6. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, insbesondere nach Anspruch 2, dadurch gekennzeichnet, daß die im Rahmen der
Koppelschältmittel vorgesehenen weiteren Feldeffekttransistoren aus der Reihenschaltung eines ersten
Feldeffekttransistors (Tl) vom Anreicherungstyp und eines zweiten Feldeffekttransistors (T6)
vom Verarmungstyp bestehen, daß die Drain des Verarmungstyp-Feldeffekttransistors (TB) mit dem
ersten Betriebspotential, die Source des Anreicherungstyp-Feldeffekttransistors (T7) mit dem dritten
Betriebspotential sowie die Source des Verarmungstyp-Feldeffekttransistors mit der Drain des Anreicherungstyp-Feldeffekttransistors
verbunden ist.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, insbesondere nach Anspruch 2, dadurch
gekennzeichnet, daß die im Rahmen der Koppelschaltmittel vorgesehenen weiteren Feldeffekttransistoren
aus der Reihenschaltung eines ersten sowie eines zweiten Verarmungstyp-Feldeffekttransistors
(T 16, T18) sowie eines dritten Anreicherungstyp-Feldeffekttransistors
(T 17) bestehen, daß die Drain des ersten Verarmungstyp-Feldeffekttransistors
(T 16) an das erste Betriebspotential, die Draüi des
zweiten Verarmungstyp-Feldeffekttransistors (T 18) an die Source des ersten Feldeffekttransistors (TlS),
die Drain des dritten Feldeffekttransistors (T 17) vom Anreicherungstyp mit der Source des zweiten
Verarmungstyp-Feldefiekttransistors (TlS) und die Source des Anreicherungstyp-Feldeffekttransistors
(T17) an das dritte Betriebspotential (VSUB) angeschlossen ist
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß ein Bootstrap-Kondensator
(CA) zwischen den Schaltungsausgang und den gemeinsamen Verbindungspunkt der beiden Verarmungstyp-Feldeffekttransistoren
(T 16, 718) der im Rahmen der Koppelschaltmittel vorgesehenen weiteren
Feldeffekttransistoren eingeschaltet ist
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß der Bootstrap-Kondensator
(CA) als Fe?<leffekttransistorstruktur, insbesondere
vom Verarmungstyp, ausgebildet ist dessen Gate mit dem gemeinsamen Verbindungspunkt der
beiden Verarmungstyp-Feldeffekttransistoren (T 16, T18) und dessen Source und/oder Drain mit dem
Schaltungsausgang verbunden ist
10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
die Eingangsstufe aus der Reihenschaltung eines Anreicherungstyp-Feldeffekttransistors
(T2, T12) und eines Verarmungstyp-Feldeffekttransistors (Ti,
Τίί) besteht deren jeweilige Gate-Elektroden mit
Eingängen für die in gegenphasige" Form vorliegenden Eingangssignale verbunden sind.
11. Schaltungsanordnung nach einem der vorhergehenden
Ansprüche, dadurch gekennzeichnet, daß das in der Ausgangsstufe vorgesehene Paar von
Feldeffekttransistoren (76, 77) aus einem Verarmungstyp-Feldeffekttransistor
und einem Anreicherungstyp-Feldeffekttransistor besteht.
12. Schaltungsanordnung nach einem der Ansprüche
1 bis 10, dadurch gekennzeichnet, daß das in der Ausgangsstufe vorgesehene weitere Paar von Feldeffekttransistoren
(T 13, 714) aus zwei in Reihe geschalteten Anreicherungstyp- Feldeffekttransistoren
besteht.
13. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
zwischen den Schaltungsausgang und das erste Betriebspotential die Drain-Source-Schaltstrecke eines
weiteren Feldeffekttransistors vom Verarmungütyp (719) eingeschaltet ist, dessen Gate-Elektrode mit
dem Schaltungsausgang verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/764,494 US4093875A (en) | 1977-01-31 | 1977-01-31 | Field effect transistor (FET) circuit utilizing substrate potential for turning off depletion mode devices |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2802595A1 DE2802595A1 (de) | 1978-08-03 |
DE2802595C2 true DE2802595C2 (de) | 1985-04-18 |
Family
ID=25070892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2802595A Expired DE2802595C2 (de) | 1977-01-31 | 1978-01-21 | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4093875A (de) |
JP (1) | JPS5396660A (de) |
DE (1) | DE2802595C2 (de) |
FR (1) | FR2379200A1 (de) |
GB (1) | GB1542239A (de) |
IT (1) | IT1114184B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1573771A (en) * | 1977-09-26 | 1980-08-28 | Philips Electronic Associated | Buffer circuit |
US4176289A (en) * | 1978-06-23 | 1979-11-27 | Electronic Memories & Magnetics Corporation | Driving circuit for integrated circuit semiconductor memory |
US4356412A (en) * | 1979-03-05 | 1982-10-26 | Motorola, Inc. | Substrate bias regulator |
US4570244A (en) * | 1980-07-28 | 1986-02-11 | Inmos Corporation | Bootstrap driver for a static RAM |
US4500799A (en) * | 1980-07-28 | 1985-02-19 | Inmos Corporation | Bootstrap driver circuits for an MOS memory |
JPS5750109A (en) * | 1980-09-10 | 1982-03-24 | Toshiba Corp | High impedance circuit for integrated circuit |
JPS5936427A (ja) * | 1982-08-24 | 1984-02-28 | Mitsubishi Electric Corp | 出力回路 |
IT1185851B (it) * | 1985-08-02 | 1987-11-18 | Sgs Microelettronica Spa | Circuito di pilotaggio con boctstrap in tecnologia n-mos per carichi capacitivi |
US5514995A (en) * | 1995-01-30 | 1996-05-07 | Micrel, Inc. | PCMCIA power interface |
CN103178811A (zh) * | 2011-12-24 | 2013-06-26 | 鸿富锦精密工业(深圳)有限公司 | 卡装置驱动电路 |
US9525063B2 (en) | 2013-10-30 | 2016-12-20 | Infineon Technologies Austria Ag | Switching circuit |
US9048838B2 (en) * | 2013-10-30 | 2015-06-02 | Infineon Technologies Austria Ag | Switching circuit |
JP6470284B2 (ja) * | 2013-11-15 | 2019-02-13 | 日本テキサス・インスツルメンツ合同会社 | デプリーションモードトランジスタを制御するための方法及び回路要素 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609414A (en) * | 1968-08-20 | 1971-09-28 | Ibm | Apparatus for stabilizing field effect transistor thresholds |
US3912948A (en) * | 1971-08-30 | 1975-10-14 | Nat Semiconductor Corp | Mos bootstrap inverter circuit |
US4016476A (en) * | 1972-09-20 | 1977-04-05 | Citizen Watch Co., Ltd. | Booster circuits |
JPS49114337A (de) * | 1973-02-28 | 1974-10-31 | ||
US3938108A (en) * | 1975-02-03 | 1976-02-10 | Intel Corporation | Erasable programmable read-only memory |
DE2521949A1 (de) * | 1975-05-16 | 1976-11-25 | Itt Ind Gmbh Deutsche | Monolithisch integrierbare mis- treiberstufe |
US3995172A (en) * | 1975-06-05 | 1976-11-30 | International Business Machines Corporation | Enhancement-and depletion-type field effect transistors connected in parallel |
-
1977
- 1977-01-31 US US05/764,494 patent/US4093875A/en not_active Expired - Lifetime
- 1977-12-12 JP JP14825777A patent/JPS5396660A/ja active Granted
- 1977-12-19 GB GB7752712A patent/GB1542239A/en not_active Expired
- 1977-12-22 IT IT31119/77A patent/IT1114184B/it active
- 1977-12-23 FR FR7739914A patent/FR2379200A1/fr active Granted
-
1978
- 1978-01-21 DE DE2802595A patent/DE2802595C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB1542239A (en) | 1979-03-14 |
DE2802595A1 (de) | 1978-08-03 |
JPS5396660A (en) | 1978-08-24 |
US4093875A (en) | 1978-06-06 |
FR2379200A1 (fr) | 1978-08-25 |
IT1114184B (it) | 1986-01-27 |
FR2379200B1 (de) | 1980-08-22 |
JPS5737257B2 (de) | 1982-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2411839C3 (de) | Integrierte Feldeffekttransistor-Schaltung | |
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE3327260A1 (de) | Schmitt-trigger | |
DE10307320A1 (de) | Treiberschaltung mit niedrigem Stromverbrauch | |
DE3735948A1 (de) | Pegelumsetzerschaltung | |
DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE2534181A1 (de) | Schaltungsanordnung zur anpassung von spannungspegeln | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2522341A1 (de) | Koppelschaltung, insbesondere fuer integrierte schaltkreise bei elektronischen kleinuhren | |
DE2225428A1 (de) | Schieberegister unter verwendung komplementaerer feldeffekttransistoren | |
DE3237778A1 (de) | Dynamisches schieberegister | |
EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
EP0022931B1 (de) | Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren | |
DE4331542C2 (de) | Eingabeschaltung für integrierte Halbleiterschaltungsvorrichtung | |
DE3343700C2 (de) | ||
DE4117882A1 (de) | Boosterschaltung fuer einen halbleiterspeicher | |
DE2224738A1 (de) | Schaltungsanordnung zur Vermeidung unkontrollierter Ausgangssignale in Iso herschicht FET Treiberschaltungen | |
DE2825443C2 (de) | Logische Schaltung mit Feldeffekt- Transistoren | |
DE2552849C3 (de) | Logische Schaltung | |
DE2450882A1 (de) | Komplementaere mos-logische schaltung | |
DE2834964A1 (de) | Signalgenerator oder treiberstufe | |
EP0009085B1 (de) | Verriegelungsschaltung zur Phasenaufspaltung und Pegelumsetzung eines TTL-Eingangssignals mit Feldeffekttransistoren und entsprechendes Betriebsverfahren | |
DE3940358C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |