DE2752473A1 - Gegentakt-treiberschaltung - Google Patents

Gegentakt-treiberschaltung

Info

Publication number
DE2752473A1
DE2752473A1 DE19772752473 DE2752473A DE2752473A1 DE 2752473 A1 DE2752473 A1 DE 2752473A1 DE 19772752473 DE19772752473 DE 19772752473 DE 2752473 A DE2752473 A DE 2752473A DE 2752473 A1 DE2752473 A1 DE 2752473A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
input
driver circuit
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772752473
Other languages
English (en)
Inventor
Ronald William Knepper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2752473A1 publication Critical patent/DE2752473A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H03K19/09445—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors with active depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Description

Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504 moe / sue
Gegentakt-Treiberschaltung
Die Erfindung bezieht sich auf eine Gegentakt-Treiberschaltung nach dem Oberbegriff des Patentanspruchs 1. Sie betrifft in engerem Sinne mit Feldeffekttransistoren, insbesondere solchen vom Anreicherungs- und Verarmungstyp aufgebaute Treiberschaltungen, die bei minimaler Dauerverlust leistungsauf nähme schnelle und den vollen Betriebsspannungswert erreichende Ausgangssignale bereitstellen.
Eine zum Stand der Technik gehörende mit Anreicherungsund Verarmungstyp Feldeffekttransistoren aufgebaute Treiberschaltung findet sich im IBM Technical Disclosure Bulletin, VoI 19, No. 3, August 1976, auf den Seiten 922 und 923. In der dort angegebenen Schaltung ist ein Paar von Anreicherungs-Feldeffekttransistoren in Reihe zwischen die Pole einer Betriebsspannungsquelle geschaltet, wobei ein Ausgangssignal am gemeinsamen Verbindungspunkt der beiden Feldeffekttransistoren erhalten wird. Die an die Gate-Elektroden der beiden in Reihe geschalteten ausgangsseitigen Transistoren angelegten Signale sind zueinander gegenphasig, um einen direkten Stromfluß über diesen Schaltungszweig möglichst klein zu halten. In dieser Schaltung sind weiterhin Feldeffekttransistoren vom Verarmungstyp enthalten, die an ihrer Gate-Elektrode mit einem Eingangssignal beaufschlagt werden.
Ein im Zusammenhang mit Feldeffekttransistoren vom Verarmungstyp bekannter Vorteil besteht darin, daß der sog. Schwellenspannungsabfall, wie er im Zusammenhang mit Feldeffekttransistoren vom Anreicherungstyp auftritt, dort ausgeschaltet ist. Zu den Vorteilen von geschalteten Verarmungstyp-Bauelementen gegenüber solchen mit einer Eigen-Fi 976 028 8098 22/0818
2752A73
vorspannung gehören eine bessere Ablaufsteuerung und reduzierte Anstiegsverzögerungszelten. Eine Lösung des genannten Problems des Schwellenspannungsabfalls bei Feldeffekttransistoren vom Anreicherungstyp bestand darin, daß man einen sog. Bootstrap-Kondensator zwischen Gate und Source des Feldeffekttransistors vorsah, vgl. z. B. die US-Patentschrift 3 506 851. Dabei 1st jedoch nur einer der In Reihe geschalteten Ausgangstransistoren bezüglich seiner Gate-Elektrode mit einer Eingangssignalquelle verbunden und es sind keine Feldeffekttransistoren vom Verarmungstyp benutzt.
Aufgabe der Erfindung ist es, eine demgegenüber verbesserte Treiberschaltung anzugeben, die bei weiter verringerter Verlustleistungsaufnahme mit hoher Schaltgeschwindigkeit Ausgangssignale bereitstellt, die den vollen Wert der Betriebsspannung erreichen. Diese Aufgabe wird bei der eingangs erwähnten Treiberschaltung entsprechend dem im Kennzeichen des Anspruch 1 angegebenen Merkmalen gelöst. Merkmale vorteilhafter Weiterbildungen und Ausgestaltungen der Erfindung finden sich in den weiteren Patentansprüchen.
Zusammengefaßt wird im Rahmen der Erfindung von einer Gegentakt-Treiberschaltung ausgegangen, die durch zwei bezüglich ihrer Schaltetrecken in Reihe zwischen die Pole der Betriebsspannungsquelle geschaltete Feldeffekttransistoren vom Anreicherungstyp gebildet ist. Der Gate-Elektrode des einen der beiden Feldeffekttransistoren wird ein Eingangssignal zugeführt, während das Ausgangssignal vom Verbindungspunkt zwischen den beiden Feldeffekttransistoren über einen Schaltungszweig enthaltend einen Kondensator und einen Feldeffekttransistor vom Verarmungstyp auf die Gate-Elektrode des jeweils anderen der beiden genannten Feldeffekttransistoren gekoppelt wird. Durch diesen (sozusagen geschalteten) Bootstrap-Zweig wird die Ansprechzeit der Schaltung erheblich verbessert. Ein zusätzlicher parallel zu dem alt Bootstrap-Wirkung ausgestatteten
*i 976 028 809822/0818
"" D —
Ausgangstransistor geschalteter Feldeffekttransistor vom Verarmungstyp hält ein Ausgangssignal aufrecht, das im Ruhezustand den vollen V7ert der Betriebsspannung aufrechterhält.
In einer bevorzugten Ausführung ist der in Reihe mit dem Bootstrap-Kondensator vorgesehene Feldeffekttransistor vom Verarmungstyp bezüglich seiner Gate-Elektrode mit dem einen Phasenzustand des Eingangssignals beaufschlagt, während zwei zusätzlich in Reihe zu dem genannten Feldeffekttransistor vom Verarmungstyp geschaltete Transistoren mit ihren Gate-Elektroden mit dem jeweils gegenphasigen Eingangssignal gekoppelt sind. Das gegenphasige Eingangssignal wird über einen Inverter-Schaltkreis bereitgestellt, der einen Feldeffekttransistor vom Anreicherungstyp sowie einen dazu in Reihe geschalteten Feldeffekttransistor vom Verarmungstyp mit Eigenvorspannung enthält. Auf diese Weise wird ein Eingangssignal mit dem unteren Signalpegel zu einem entsprechenden Ausgangssignal mit ebenfalls dem unteren Signalpegel führen, wobei auf den detaillierten Betriebsablauf später noch näher eingegangen werden wird. Beim Auftreten eines Eingangssignals vom oberen Spannungspegel wird mit dem Ansteigen des Ausgangssignals der in Reihe zu dem Bootstrap-Kondensator liegende Feldeffekttransistor vom Verarmungstyp eingeschaltet und veranlaßt einen schnellen Anstieg des Ausgangssignals auf die volle Betriebsspannung.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher beschrieben.
Es zeigen:
Fig. 1 ein erstes Ausführungsbeispiel der
Erfindung;
FI 976 O28 809822/0818
Fig. 2 einige Spannungsverläufe zur Erläuterung
der Betriebswelse der Schaltung nach Fig. 1»
Fig. 3 ein weiteres Ausführungsbeispiel der
Erfindung.
Bei dem in Fig. 1 gezeigten bevorzugten Ausführungsbeispiel der Erfindung wird die Eingangsspannung V£ auf einen Inverter-Schaltkreis gekoppelt, der den Verarmungs-FET T1 und den Anreicherungs-FET T2 enthält. T1 und T2 sind bezüglich ihrer Drain-Source-Schaltstrecken in Reihe zueinander geschaltet, wobei die Drain-Elektrode von T1 mit dem einen Pol der Betriebsspannungsguelle (+V) und die Source-Elektrode von T2 mit dem anderen Pol der Betriebsspannungsquelle (Masse) verbunden ist. T1 ist mit einer Eigenvorspannung ausgestattet, die aus einer Verbindung seiner Gate- und Source-Elektrode besteht. Die Drain-Elektrode von T2 ist mit der Source-Elektrode von T1 verbunden, wobei an dem mit N1 bezeichneten gemeinsamen Verbindungepunkt ein Ausgangssignal dieser Stufe zur Verfügung steht. Die Gate-Elektrode von T2 erhält das Eingangssignal zugeführt.
Eine zweite ähnliche Reihenschaltung zwischen den beiden Polen der Betriebsspannung wird durch den Verarmungs-FET T3, den Verarmungs-FET T4 und den Anreicherungs-FET T5 gebildet. Die Drain-Elektrode von T3 liegt an +V, während die Source-Elektrode von T3 mit der Drain-Elektrode von T4 verbunden j ist. Die Source-Elektrode von T4 ist ihrerseits mit der Drain-Elektrode von T5 gekoppelt, während die Source-Elektrode von T5 an Massepotential liegt. Die Gate-Elektroden von T3 und T5 sind gemeinsam mit dem Schaltungsknoten NI verbunden, während im Rahmen des im Zusammenhang mit Fig. beschriebenen Ausführungsbeispiels der Erfindung die Gate-Elektrode von T4 mit dem Eingangsanschluß für V£ gekoppelt ist. Der Verbindungspunkt zwischen T3 und T4 ist mit N2 FI 976 028 On9822/0818
und der Verbindungspunkt zwischen T4 und T5 mit N3 bezeichnet.
Weiterhin ist in der in Fig. 1 gezeigten Schaltung eine Gegentakt-Ausgangsstufe zwischen den beiden Polen der Betriebsspannung vorgesehen. Sie enthält die beiden in Reihe zueinander geschalteten Anreicherungs-FET T6 und T7. Die Drain-Elektrode von T6 liegt am +V, während die Source-Elektrode von T7 auf Massepotential liegt. Am Verbindungspunkt der Source-Elektrode von T6 mit der Drain-Elektrode von T7 steht das Ausgangssignal von V. der Treiberschaltung zur Verfügung. Der erste Eingang der Gegentakt-Ausgangsstufe ist mit der Gate-Elektrode von T7 verbunden. Wie aus dem Schaltbild hervorgeht, liegt insoweit eine Verbindung vom Schaltungsknoten N1 vor, der ein bezüglich des Eingangssignals VE invertiertes, d. h. gegenphasiges Signal führt.
Der Ausgang der Gegentaktstufe ist mit einem Rückkoppelkondensator CB, der auch als Bootstrap-Kondensator bezeichnet wird, verbunden. Die andere Seite dieses Kondensators ist mit dem Schaltungsknoten N2 verbunden. Der zweite Eingang der Gegentaktstufe liegt an der Gate-Elektrode von T6 vor, die mit dem Schaltungsknoten N3 verbunden ist. Auf diese Weise ist die Gate-Elektrode von T6 mit dem Ausgang der Gegentaktstufe über einen Schaltungszweig verbunden, der eine Reihenschaltung des Kondensators CB und des Verarmungs-FET T4 enthält. Zwischen dem einen Pol (+V) der Betriebsspannungsquelle und dem Ausgangsanschluß liegt ferner ein zusätzlicher Verarmungs-FET T8. Bei dem in Fig. gezeigten AusfUhrungsbeispiel ist T8 mit einer Eigenvorspannung ausgestattet, die über die gemeinsame Verbindung der Gate- und Source-Eiektroden mit dem Ausgangsanschlufi erreicht wird. Weiterhin ist eine mit den Ausgangsanschluß verbundene Lastkapazität CL gezeigt. Dadurch soll ange- !deutet werden, daß eine derartige Treiberschaltung insbesondere zum Treiben von kapazitiven Lasten dienen soll.
FI976028 809822/0818
Eine weitere mit CN bezeichnete Kapazität ist zwischen N3 und Masse angedeutet. Dadurch soll ebenfalls eine an dieser Stelle wirksame parasitäre Kapazität berücksichtigt werden. Es handelt sich dabei um eine unerwünschte Kapazität, die lediglich im Schaltbild berücksichtigt ist, um zu zeigen, daß der Bootstrap-Kondensator CB erheblich größer sein muß als die parasitäre Kapazität CN, um die gewünschte Bootstrap-Funktion zu leisten.
Unter Bezugnahme auf Fig. 3 soll eine alternative AusfUhrungsform der Erfindung erläutert werden. Beide Schaltungen sind vom Konzept her ähnlich, so daß einander entsprechende Schaltungselemente entsprechend bezeichnet sind. Der Bootsstrap-Kondensator CB1 ist in diesem Ausführungsbeispiel als Verarraungs-FET gezeigt, dessen Drain- und Source-Elektroden miteinander und mit dem Ausgangsknoten verbunden sind. Die Gate-Elektrode des Verarmungs-FET CB* ist mit den Schaltungsknoten N21 verbunden. Dabei handelt es sich um die bevorzugte Art der Herstellung eines Kondensators in integrierter Form. Unterschiedlich gegenüber Fig. 1 ist in diesem Ausführungsbeispiel die Eigenvorspannung in Form der Gate-Source-Verbindung des Transistors T41, die an den Schaltungsknoten N31 angeschlossen ist. Dadurch wird eine vom Eingang auf die Gate-Elektrode von T4* führende Ansteuerleitung eingespart, was jedoch ggf. die Anpassung der Vielte-/ Längenverhältnisse (W/L) von T3(, T4' und T5' erfordert. Weiterhin kann eine vorteilhafte Abänderung der Schaltung nach Fig. 1 insofern vorgenommen werden, als die Gate-Elektrode von T8* in der in Fig. 3 gezeigten Weise mit dem Eingangsanschluß verbunden wird. Setzt man eine derart schaltbare Version ein, läßt sich die Ansprechzeit für das Aufladen am Ausgang noch etwas verbessern.
In diesem Zusammenhang ist festzustellen, daß für den Fachmann die verschiedenen Gesichtspunkte zur Bestimmung der jeweiligen W/L-Verhältnisse für bestimmte Feldeffekttran-
FI 976 O28 8 0 9 8 2 2/0818
sistoren weitgehend bekannt sind. Solche Gesichtspunkte gilt es auch bei der Entscheidung abzuwägen, ob ein Transistor , z. B. T4 oder T8, mit Eigen- oder Fremdvorspannung betrieben werden soll. Bei einer Eigenvorspannung liegt eine längere Verzögerung bis zum Anstieg vor, die Anstiegsflanke ist aber steiler. Umgekehrt zeigt ein durch einen Steuerimpuls angesteuerter FET eine kürzere Verzögerung bis zum Anstieg, weist jedoch eine längere Anstiegszeit auf. Im allgemeinen benötigt ein Bauelement mit einem kleinen W/L-Verhältnis eine minimale Halbleiterfläche und ist charkterisiert durch eine geringe Eingangskapazität, kann aber auch nur geringen Strom liefern. Umgekehrt kann ein FET mit einem großen W/L-Verhältnis relativ hohe Ströme liefern, weist aber eine höhere Eingangskapazität auf und benötigt eine größere Halbleiterfläche.
Ohne die Erfindung auf die im folgenden angegebenen VJerte zu beschränken, sollen einige typische Bereiche für die jeweiligen W/L-Verhältnisse angegeben werden. Beim Transistor T8 handelt es sich um ein Minimalelement mit einem W/L-Verhältnis von 1/1. Während T8 das kleinste Bauelement ist, sind T6 und T7, die die Gegentakt-Verstärkerstufe bilden, die bei we it era größten Bauelemente. Das ist wegen des Erfordernisses, einen hohen Strom zu liefern, nötig. Transistor T6 (und entsprechend T61) können demzufolge mit einem W/L-Verhältnis von 200/1, je nach dem Wert der Lastkapazität, ausgelegt sein. Mit dem angegebenen Wert für die Größe von T6 kann eine Lastkapazität von 50 pF betrieben werden. Im Falle einer kleineren Lastkapazität, ιz. B. von 10 pF würde ein W/L-Verhältnis von 50/1 ausreichend sein. In gleicher Weise beträgt das W/L-Verhältnis für T7 (bzw. T71) ebenfalls 200/1. Auch dieses Verhältnis hängt von der Größe der Lastkapazität sowie von dem Stromerfordernis beim unteren Spannungspegelzustand des Nachfolgeschaltkreises ab. Die übrigen in den Fign. 1 und 3 angegebenen Bauelemente sind hinsichtlich ihrer Größe mit
FI 976 O28 809822/08 18
dazwischenliegenden W/L-Verhältnissen bis hoch zu etwa 20/1 auszulegen. T1 (bzw. TI1) können ein entsprechendes Verhältnis von 5/1 zeigen, während T2 (bzw. T2') ungefähr dreimal größer sind. In ähnlicher Beziehung können die W/L-Verhältnisse für T3 mit 10/1, für T4 mit 3/1 und für T5 mit 10/1 gewählt werden. Bei Wahl einer Eigenvorspannung für T4* kann dessen W/L-Verhältnis auf beispielsweise 4,5/1 erhöht werden, während es entsprechend für T3* 12/1 und für T5* 13/1 betragen würde. Ein typischer Kapazitätswert für CB (bzw. CB1) kann mit ungefähr 3 pF angenommen werden.
Aus den vorstehenden Äußerungen sollte deutlich werden, daß der von einem bestimmten Schaltkreis benötigte Aufwand an Halbleiterfläche wesentlich durch die Größe der einzelnen Bauelemente und nicht so sehr bzw. nicht in erster Linie oder ausschließlich durch die Anzahl der Bauelemente beeinflußt wird. Weiterhin ist festzustellen, daß bei einer relativ geringen Eingangsimpedanz, wie sie in der vorliegenden Schaltung durch T2 (bzw. T21) repräsentiert wird keine besonderen Anforderungen an die Ausgangsstufe der vorhergehenden Schaltstufe gestellt werden. Dies würde natürlich nicht der Fall sein, wenn der Eingangsanschluß direkt mit einem relativ groß auszulegenden Bauelement, z. B. T7 (bzw. T7·), verbunden wäre.
Die vorliegende Treiberschaltung liefert bei ihrem Betrieb ein volles Ausgangssignal an eine große kapazitive Last mit entsprechend hohen Stromerfordernissen. Mit dem Ausdruck "volles Ausgangssignal" ist ein Spannungshub gemeint, dessen oberer Spannungspegel entsprechend der zugeordneten Binärbedeutung das volle Vereorgungsepannungspotential +V und dessen unterer Spannungswert Massepotential erreicht. Die dem Stand der Technik angehörenden Schaltungen haben sich dabei mit der Problematik des um den Wert einer Schwellen-Spannung dea Transistors T6 (bzw· T6') verringerten oberen pi 976 028 809822/0818
Spannungspegels befaßt. Die Leistungsaufnahme und Verlustleistung wird dadurch minimal gehalten, daß man einem der Transistoren T6 oder T7 zu jedem Zeitpunkt gesperrt hält, so daß durch die groß ausgelegten Ausgangstransistoren zu keinem Zeitpunkt ein Gleichstrompfad gebildet wird.
Im folgenden soll unter Bezugnahme auf Fig. 2 die Arbeitsweise der Schaltung nach Fig. 1 näher beschrieben werden. Dabei soll dem unteren logischen Spannungspegel Massepotential und dem oberen logischen Spannungspegel das Versorgungsspannungspotential +V zugeordnet sein. Ist das Eingangssignal V„ auf seinem unteren Wert, ist T2 gesperrt, so daß T1 den Schaltungsknoten N1 auf den oberen Spannungswert aufladen kann. Dieser obere Spannungspegel am Schaltungsknoten N1 hält T7 eingeschaltet und damit das Ausgangspotential V auf dem unteren Spannungspegel, über den oberen Spannungspegel an N1 wird ebenfalls T5 eingeschaltet, so daß N3 potentialmäßig ausreichend niedrig gehalten wird (unterhalb der Schwellenspannung von T6), um T6 ausgeschaltet zu halten. Zu diesem Zeitpunkt fließt ein kleiner Drain-Strom durch T8, der jedoch nicht ausreicht, am Ausgang den unteren Spannungspegel durchzusetzen. Dadurch, daß der Schaltungsknoten N1 auf dem oberen Spannungspegel liegt, wird T3 stark eingeschaltet, wodurch der Schaltungsknoten N2 (und die Kapazität CB) auf den oberen Spannungspegel aufgeladen werden. Charakteristisch für Verarmungs-FET ist, daß sie nicht durch eine Nullspannung zwischen Gate und Source ausgeschaltet werden. Demzufolge wird selbst bei Anliegen des unteren Spannungspegels (Massepotential) am Gate von T4 ein kleiner Drain-Strom durch T4 fließen, der den Schaltungsknoten N3 leicht auflädt, und zwar auf einen Potentialwert, der mit Vn. bezeichnet ist. Dieser untere Spannungspegel ist aber praktisch ungefähr 0 V und dient demselben Zweck wie ein exaktes Nullpotential, indem es beim Anliegen am Gate von T6 diesen ausgeschaltet hält.
FI 976 °28 809822/08 18
Sobald die Eingangsspannung V-, auf den oberen Spannungspegel übergeht, wird T2 eingeschaltet und T4 gegenüber dem Vorzustand noch stärker eingeschaltet. Der Schaltungsknoten N1 wird auf den unteren Spannungspegel und damit auf Massepotential entladen. Dadurch wird T7 ausgeschaltet und bringt das Gate von T3 auf nahezu Massepotential, wodurch T3 weniger leitend und praktisch ausgeschaltet wird. T4 ist leitend, so daß der Schaltungsknoten N3 potentialmäßig über die Schwellenspannung von T6 ansteigt und T6 demzufolge einschaltet, während T7 im Gegensatz dazu ja ausgeschaltet wurde. Der Spannungsanstieg am Ausgang wird durch den Kondensator CB auf den Schaltungsknoten N2 übertragen, der auf einen Wert über +V ansteigt und damit T3 völlig ausgeschaltet hält. Mit ansteigender Spannung am Schaltungsknoten N2 wird bei leitendem Transistor T4 die Spannung am Schaltungsknoten N3 gleichermaßen ansteigen und das Gate-Potential von T6 erhöhen. Letztlich ergibt sich damit, daß vor einem Anstieg des Ausgangssignals vom unteren auf den oberen Spannungspegel die Spannung am Schaltungsknoten N2 vom oberen Spannungspegel auf den doppelten Wert des dem oberen Spannungspegel zugeordneten Potentials ansteigt. Dieses Potential am Schaltungsknoten N2 wird über den Transistor T4 auf das Gate von T6 geführt, so daß T6 den vollen oberen logischen Spannungspegel an den Ausgang weitergeben kann. Praktisch wird die Spannung am Schaltungsknoten N3 auf ein Potential von +V zuzüglich der Schwellenspannung des Verarmungs-FET T4 ansteigen.
Damit die beschriebene Bootstrap-Funktion voll wirksam werden kann, ist es erforderlich, daß die Kapazität CB beträchtlich größer als die gesamte parasitäre Schaltkapazität CN an den Knoten N2 und N3 ist. In typischen Fällen weist der Kondensator CB einen Wert auf, der zwei- bis fünfmal größer ist als CN. Wenn der dem oberen Spannungspegel zugehörige Binärzustand längere Zeit andauert, werden die Schaltungsknoten N2 und N3 beginnen, sich infolge parasitärer
Fi 976 028 809822/0818
Leckströme zum Substrat langsam auf einen niedrigeren Potentialwert zu entladen. Um auch in diesem Fall den vollen oberen Spannungspegel am Ausgang aufrechtzuerhalten, ist T8 vorgesehen, der im eingeschalteten Zustand den Ausgang auf +V hält. Selbst bei einem sehr klein ausgelegten Transistor T8, kann darüber genügend Strom zur Kompensierung der Leckströme am Ausgang bereitgestellt werden. Geht die Eingangsspannung v/ieder auf den unteren Spannungspegel über, wird T2 auch ausgeschaltet und T1 lädt den Schaltungsknoten N1 wieder auf +V auf. T5 wird ebenfalls wieder leitend und entlädt den Schaltungsknoten N3 auf den unteren Spannungspegel. Über die am Gate von T4 anliegende Eingangsspannung wird auch dieser Transistor in den Zustand nur geringer Leitfähigkeit übergehen und den Strom im Schaltungszweig mit den Transistoren T3/T4/T5 begrenzen. T3 schaltet erneut stark ein und lädt wiederum den Kondensator CB auf +V auf, um ihn für den nächsten Sjhc.ltzyklus vorzubereiten. Zur gleichen Zeit wird T7 durch den oberen Spannungspegel am Schaltungsknoten N1 eingeschaltet und entlädt den Ausgangsknoten auf 0 V. Da N3 auf nahezu 0 V entladen ist, schaltet Transistor T6 aus und begrenzt den in dem Gegentakt-Ausgangszweig fließenden Strom auf den minimalen Wert, der noch durch die Transistoren T8 und T7 fließt. Wie bereits erwähnt wurde, wird eine geringe Gleichstromleistungsaufnahme dadurch möglich, daß T6 und T7 nicht gleichzeitig eingeschaltet sind. Die Schaltung bietet somit einerseits eine sehr geringe Eingangskapazität und ist dennoch auf der anderen Seite in der Lage, relativ hohe Ausgangsströme bei minimaler Eigenverlustleistung bereitzustellen. !
'Die Betriebsweise der Schaltung nach Fig. 3 ist im wesentlichen ähnlich zu der der Schaltung von Fig. 1. Lediglich !wird durch die Eigenvorspannung des Transistors T41 die !Ansprechzeit beim übertragen eines auf den oberen Spannungs-.pegel übergehenden Signals vom Knoten N2* auf den Knoten N31 etwas beeinflußt. Daraus kann eine etwas längere Um-
FI 976 °28 8 0 9 8 2 2/0818
schaltzeit bzw. Verzögerung resultieren, die jedoch in vielen Anwendungsfällen gegenüber den oben erläuterten Vorteilen dieses Ausführungsbeispiels nicht ins Gewicht fällt.
FI976O2e 809822/0818

Claims (12)

  1. PATENTANSPRÜCHE
    Treiberschaltung mit zwei bezüglich ihrer Schaltstrecken in Reihe zwischen die Pole einer Betriebsspannungsquelle geschalteten Feldeffekttransistoren, deren gemeinsamer Verbindungspunkt den Schaltungsaus gang und deren jeweilige Gateelektrode einen Eingang der derart gebildeten Gegentaktstufe darstellt, von denen einer mit dem Schaltungseingang gekoppelt ist, dadurch gekennzeichnet, daß der andere Eingang der Gegentaktstufe (T6, T7) über einen die Reihenschaltung eines Kondensators (CB) und eines dritten Feldeffekttransistors (T4) enthaltenden Schaltungszweig mit dem Schaltungsausgang gekoppelt ist.
  2. 2. Treiberschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Feldeffekttransistor (T4) ein Verarmungstyp-Feldeffekttransistor ist.
  3. 3. Treiberschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dritte Feldeffekttransistor (T41) eine Eigen-Vorspannung aufweist, indem seine Gate- und Source-Elektroden miteinander verbunden sind (Fig. 3).
  4. 4. Treiberschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der dritte Feldeffekttransistor (T4) fremdgesteuert ist, indem an seiner Gate-Elektrode ein Steuersignal angelegt ist (Fig. 1).
  5. 5. Treiberschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Gate-Elektrode des dritten Feldeffekttransistors (T4) an ein mit der Eingangsspannung (Vg) gleichphasiges Steuersignal angeschlossen ist, und daß der andere Eingang der
    Fi 976 028 809822/0818
    Gegentaktstufe (T6, Τ7) mit einem gegenüber dem Eingangssignal gegenphasigen Signal beaufschlagt ist.
  6. 6. Treiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in Reihe zu dem dritten Feldeffekttransistor (T4, T41) ein weiterer Feldeffekttransistor vom Verarmungstyp (T3, T3') zum einem Pol (+V) der Betriebsspannungsquelle und ein weiterer Feldeffekttransistor vom Anreicherungstyp (T5, T51) zum anderen Pol (Massepotential) der Betriebsspannungsquelle vorgesehen ist, und daß die Gate-Elektroden der weiteren Feldeffekttransistoren (T3, T5 bzw. T31, Τ51) miteinander sowie mit dem einen Eingang der Gegentakts tufe verbunden sind.
  7. 7. Treiberschaltung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine zwischen den Schaltungseingang (V„) und den freien Eingang der Gegentaktstufe (T6, T7) eingefügte an sich bekannte Inverterschaltung (T1, T2).
  8. 8. Treiberschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen dem Schaltungsausgang (VA) und dem einen Pol (+V) der Betriebsspannungsquelle ein weiterer Feldeffekttransistor vom Verarmungstyp (T8) angeordnet ist.
  9. 9. Treiberschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der weitere Feldeffekttransistor vom Verarmungstyp (T8) hinsichtlich seiner Gate-Elektrode mit dem Schaltungsausgang (V.) verbunden ist.
    Fi 976 028 8 0 9 8 2 2/0818
  10. 10. Treiberschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der weitere Feldeffekttransistor vom Verarmungstyp (T8*) hinsichtlich seiner Gate-Elektrode mit dem Schaltungseingang (V„) verbunden ist (Fig. 3).
  11. 11. Treiberschaltung nach einem der vorhergehenden Ansprüche» dadurch gekennzeichnet, daß der im Schaltungszweig vom Schaltungsausgang (V.) zum anderen Eingang der Gegentaktstufe CT6, T71) vorgesehene Kondensator (CB') durch einen Feldeffekttransistor vom Verarmungstyp gebildet ist, dessen Source- und Drain-Gebiete miteinander und dem Schaltungsausgang und dessen Gate-Elektrode mit dem dritten Feldeffekttransistor (T41) verbunden ist.
  12. 12. Treiberschaltung nach einem der vorhergegenden Ansprüche, dadurch gekennzeichnet, daß sie eine Ausgangsstufe (T6, T7) mit einem steuerbar auftrennbaren Bootstrap-Rückkopplungszweig enthält.
    PI 976 O28 8 0 982 2/0818
DE19772752473 1976-11-29 1977-11-24 Gegentakt-treiberschaltung Withdrawn DE2752473A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/745,735 US4071783A (en) 1976-11-29 1976-11-29 Enhancement/depletion mode field effect transistor driver

Publications (1)

Publication Number Publication Date
DE2752473A1 true DE2752473A1 (de) 1978-06-01

Family

ID=24998029

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772752473 Withdrawn DE2752473A1 (de) 1976-11-29 1977-11-24 Gegentakt-treiberschaltung

Country Status (5)

Country Link
US (1) US4071783A (de)
JP (1) JPS5368967A (de)
DE (1) DE2752473A1 (de)
FR (1) FR2372548A1 (de)
GB (1) GB1589414A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2851825A1 (de) * 1978-11-30 1980-06-12 Siemens Ag Integrierte halbleiterschaltung mit mis-feldeffekttransistoren
DE3220205A1 (de) * 1981-05-29 1983-06-01 Hitachi, Ltd., Tokyo Elektrische schaltungsanordnung
DE19515789A1 (de) * 1994-04-29 1995-11-23 Hyundai Electronics Ind Bootstrap-Schaltkreis

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1573771A (en) * 1977-09-26 1980-08-28 Philips Electronic Associated Buffer circuit
JPS54152454A (en) * 1978-05-22 1979-11-30 Nec Corp Mos inverter buffer circuit
US4176289A (en) * 1978-06-23 1979-11-27 Electronic Memories & Magnetics Corporation Driving circuit for integrated circuit semiconductor memory
US4295064A (en) * 1978-06-30 1981-10-13 International Business Machines Corporation Logic and array logic driving circuits
JPS5513566A (en) * 1978-07-17 1980-01-30 Hitachi Ltd Mis field effect semiconductor circuit device
US4239991A (en) * 1978-09-07 1980-12-16 Texas Instruments Incorporated Clock voltage generator for semiconductor memory
US4239990A (en) * 1978-09-07 1980-12-16 Texas Instruments Incorporated Clock voltage generator for semiconductor memory with reduced power dissipation
US4318013A (en) * 1979-05-01 1982-03-02 Motorola, Inc. High voltage detection circuit
US4284905A (en) * 1979-05-31 1981-08-18 Bell Telephone Laboratories, Incorporated IGFET Bootstrap circuit
JPS5619585A (en) * 1979-07-26 1981-02-24 Toshiba Corp Semiconductor memory unit
JPS5628527A (en) * 1979-08-15 1981-03-20 Nec Corp Driving circuit
US4395644A (en) * 1979-08-15 1983-07-26 Nippon Electric Co., Ltd. Drive circuit
US4317051A (en) * 1979-10-09 1982-02-23 Bell Telephone Laboratories, Incorporated Clock generator (buffer) circuit
JPS5693422A (en) * 1979-12-05 1981-07-29 Fujitsu Ltd Level-up circuit
US4309630A (en) * 1979-12-10 1982-01-05 Bell Telephone Laboratories, Incorporated Buffer circuitry
JPS56129570A (en) * 1980-03-14 1981-10-09 Mitsubishi Electric Corp Booster circuit
US4500799A (en) * 1980-07-28 1985-02-19 Inmos Corporation Bootstrap driver circuits for an MOS memory
US4570244A (en) * 1980-07-28 1986-02-11 Inmos Corporation Bootstrap driver for a static RAM
US4376252A (en) * 1980-08-25 1983-03-08 International Business Machines Corporation Bootstrapped driver circuit
DE3174470D1 (en) * 1980-09-26 1986-05-28 Toshiba Kk Dynamic signal generation circuit
US4491748A (en) * 1981-04-16 1985-01-01 International Business Machines Corporation High performance FET driver circuit
US4441039A (en) * 1981-11-20 1984-04-03 International Business Machines Corporation Input buffer circuit for semiconductor memory
US4472644A (en) * 1981-12-10 1984-09-18 Mostek Corporation Bootstrapped clock driver including delay means
JPS58185091A (ja) * 1982-04-24 1983-10-28 Toshiba Corp 昇圧電圧出力回路および昇圧電圧出力回路を備えたアドレスデコ−ド回路
JPS58215823A (ja) * 1982-06-09 1983-12-15 Mitsubishi Electric Corp ドライバ−回路
US4546276A (en) * 1982-07-29 1985-10-08 At&T Bell Laboratories Full output voltage driver circuit using bootstrap capacitor and controlled delay circuitry
US4518926A (en) * 1982-12-20 1985-05-21 At&T Bell Laboratories Gate-coupled field-effect transistor pair amplifier
USH97H (en) * 1982-12-21 1986-08-05 At&T Bell Laboratories Row-address-decoder-driver circuit
US4542310A (en) * 1983-06-29 1985-09-17 International Business Machines Corporation CMOS bootstrapped pull up circuit
DE3323446A1 (de) * 1983-06-29 1985-01-10 Siemens AG, 1000 Berlin und 8000 München Eingangssignalpegelwandler fuer eine mos-digitalschaltung
US4585953A (en) * 1983-07-20 1986-04-29 International Business Machines Corporation Low power off-chip driver circuit
DE3329093A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Dynamischer mos-schaltkreis
US4522504A (en) * 1983-12-08 1985-06-11 Pyles Division Linear in-line mixing system
US4599520A (en) * 1984-01-31 1986-07-08 International Business Machines Corporation Boosted phase driver
NL8400523A (nl) * 1984-02-20 1985-09-16 Philips Nv Geintegreerde logische bufferschakeling.
JP2544343B2 (ja) * 1985-02-07 1996-10-16 株式会社日立製作所 半導体集積回路装置
US4694201A (en) * 1985-04-30 1987-09-15 Motorola, Inc. Current-saving CMOS input buffer
IT1185851B (it) * 1985-08-02 1987-11-18 Sgs Microelettronica Spa Circuito di pilotaggio con boctstrap in tecnologia n-mos per carichi capacitivi
US4656367A (en) * 1985-10-18 1987-04-07 International Business Machines Corporation Speed up of up-going transition of TTL or DTL circuits under high _capacitive load
US4798972A (en) * 1987-03-03 1989-01-17 Digital Equipment Corporation Apparatus and method for capacitor coupled complementary buffering
US4777389A (en) * 1987-08-13 1988-10-11 Advanced Micro Devices, Inc. Output buffer circuits for reducing ground bounce noise
US4823024A (en) * 1988-06-29 1989-04-18 Ncr Corporation Signal edge trimmer circuit
FR2760151B1 (fr) * 1997-02-25 1999-05-14 Sgs Thomson Microelectronics Amplificateur-tampon de commande de bus
DE19739807C2 (de) * 1997-09-10 2000-06-15 Siemens Ag Pegelumsetzschaltung
US6154063A (en) * 1999-04-26 2000-11-28 Maxim Integrated Products, Inc. Class AB emitter follower buffers
US6426613B1 (en) * 2001-05-04 2002-07-30 Semiconductor Components Industries Llc Reduced drop out driver and method of using
KR100621561B1 (ko) * 2004-11-05 2006-09-19 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 구동 방법
US7898301B2 (en) * 2008-03-21 2011-03-01 Freescale Semiconductor, Inc. Zero input current-drain comparator with high accuracy trip point above supply voltage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3912948A (en) * 1971-08-30 1975-10-14 Nat Semiconductor Corp Mos bootstrap inverter circuit
US3855581A (en) * 1971-12-30 1974-12-17 Mos Technology Inc Semiconductor device and circuits
US3988617A (en) * 1974-12-23 1976-10-26 International Business Machines Corporation Field effect transistor bias circuit
DE2521949A1 (de) * 1975-05-16 1976-11-25 Itt Ind Gmbh Deutsche Monolithisch integrierbare mis- treiberstufe

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2851825A1 (de) * 1978-11-30 1980-06-12 Siemens Ag Integrierte halbleiterschaltung mit mis-feldeffekttransistoren
DE3220205A1 (de) * 1981-05-29 1983-06-01 Hitachi, Ltd., Tokyo Elektrische schaltungsanordnung
DE19515789A1 (de) * 1994-04-29 1995-11-23 Hyundai Electronics Ind Bootstrap-Schaltkreis
US5594380A (en) * 1994-04-29 1997-01-14 Hyubdai Electronics Industries Co., Ltd. Bootstrap circuit and data output buffer having the bootstrap circuit

Also Published As

Publication number Publication date
FR2372548B1 (de) 1982-10-15
JPS5368967A (en) 1978-06-19
US4071783A (en) 1978-01-31
FR2372548A1 (fr) 1978-06-23
GB1589414A (en) 1981-05-13
JPS5647733B2 (de) 1981-11-11

Similar Documents

Publication Publication Date Title
DE2752473A1 (de) Gegentakt-treiberschaltung
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE2525075C3 (de) Spannungs-Vervielfacherschaltung
DE2544974C3 (de) Schaltkreis zur Realisierung logischer Funktionen
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
DE2545450A1 (de) Bootstrapschaltung mit feldeffekttransistoren
EP0044066A2 (de) Treiberstufe in integrierter MOS-Schaltkreistechnik mit grossem Ausgangssignalverhältnis
DE2917599C2 (de) Integrierte monolithische komplementäre Metalloxyd-Halbleiterschaltung
DE2837855C2 (de) Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE2835692C3 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
EP0022931B1 (de) Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren
DE2314015C3 (de) Signalverstärker
DE2825443C2 (de) Logische Schaltung mit Feldeffekt- Transistoren
DE3727948C2 (de)
DE2165162B2 (de) CMOS-Halbleiteranordnung als exklusive NOR-Schaltung
DE2165160C2 (de) CMOS-Schaltung als exklusives ODER-Glied
DE3213916C2 (de) Halbleiterschaltung mit Pufferkreis
DE2438519A1 (de) Logische gatterschaltung
DE2355408A1 (de) Logische schaltung
DE3626092C2 (de) In N-MOS ausgebildete Bootstrap-Steuerschaltung für kapazitive Lasten
EP2458737A1 (de) Diodenersatzschaltung und diese jeweils enthaltende Aufwärtswandlerschaltung, Abwärtswandlerschaltung und Brückengleichrichterschaltung
EP0518847B1 (de) Integrierte Schaltungsanordnung mit Junction-, MOS- und Bipolar-Transistoren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee