DE2835692C3 - Binäres logisches ODER-Glied für programmierte logische Anordnungen - Google Patents

Binäres logisches ODER-Glied für programmierte logische Anordnungen

Info

Publication number
DE2835692C3
DE2835692C3 DE2835692A DE2835692A DE2835692C3 DE 2835692 C3 DE2835692 C3 DE 2835692C3 DE 2835692 A DE2835692 A DE 2835692A DE 2835692 A DE2835692 A DE 2835692A DE 2835692 C3 DE2835692 C3 DE 2835692C3
Authority
DE
Germany
Prior art keywords
node
input
load device
logical
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2835692A
Other languages
English (en)
Other versions
DE2835692A1 (de
DE2835692B2 (de
Inventor
William Francis Hyde Park N.Y. Washburn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2835692A1 publication Critical patent/DE2835692A1/de
Publication of DE2835692B2 publication Critical patent/DE2835692B2/de
Application granted granted Critical
Publication of DE2835692C3 publication Critical patent/DE2835692C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
    • H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
    • H03K19/1772—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register with synchronous operation of at least one of the logical matrixes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft ein binäres logisches ODER-Glied für die Anwendung in programmierten logischen Anordnungen (PLA), mit einer Anzahl von Eingangs- κι transistoren, die jeweils zwischen einem ersten und einem zweiten Knotenpunkt eingeschaltet und durch ein eingangsseitig zugeführtes, binäres logisches Signal vom Sperrzustand in den leitenden Zustand umschaltbar sind, wobei zwischen dem ersten Knotenpunkt und einer c> Spannungsquelle eine umsteuerbare erste nichtlineare Lastvorrichtung eingeschaltet ist.
Bei statischen logischen ODER-Gliedern gemäß dem Stande der Technik in programmierten logischen Anordnungen, wie sie beispielsweise in Fig. 2 der vi US-Patentschrift 35 66 153 dargestellt sind, sind die Source-Elektroden der Eingangstransistoren der aus ODER-Gliedern bestehenden Anordnung an Erdbczugspotential angeschlossen. Für einen relativ schnellen Spannungsanstieg an den Drain-Elektroden dieser -v, Eingangstransistoren, die an einzelnen, genau bezeichneten Punkten miteinander verbunden sind und eine hohe Streukapazität aufweisen, muß die widerstandsbehaftete Last eine relativ kleine Impedanz haben. Wenn die widerstandsbehaftete Last eine niedrige Impedanz mi aufweist, dann müssen alle Eingangstransistoren der Anordnung mit breiten Kanälen ausgelegt sein, so daß ein Eingangstransistor einen noch niedrigeren Eingangswiderstand aufweist, damit die nächste Stufe der Schaltung zuverlässig abgeschaltet werden kann. Somit ir> werden große Flächen auf dein Silicium!lalbleiter benötigt und hohe Ströme verbraucht.
Die US-Palcntschrifl 38 Ib 725 zeigt eine ähnliche Anordnung, jedoch mit anderen Spannungspolariläten und anderen Anschlüssen von Source- und Drain-Elektroden. Auch diese bekannte Anordnung benötigt eine relativ große Fläche und verbraucht viel Leistung.
Es ist ferner bekannt, daß durch Verwendung von durch Phasentaktsignale umgeschaltete Lastwiderständc der Leistungsverbrauch verringert werden kann. F i g. I der US-Patentschrift 36 01 627 zeigt ein Beispiel einer allgemeinen einsetzbaren dynamischen logischen Schaltung mit umschaltbaren Lade- und Entladevorrichtungen. Fig. 2 der US-Patentschrift 39 74 366 zeigt eine Anwendung von umschaltbaren Lastwiderständen auf programmierbare logische Anordnungen. Eine vollständige Erläuterung einer programmierten logischen Anordnung unter Verwendung von taktmäßig phasengesteuerten Widerstünden, die auch als dynamische, logische Schallungen bezeichnet werden, ist beispielsweise in IBM Journal of Research and Development, Band 19, Nr. 4, vom Juli 1975 in einem Aufsatz von R. S. Wood mit dem Titel »High Speed Dynamic Programmable Logic Array Chip« gegeben. Obgleich der Leistungsverbrauch der in der US-Palentschrift 3l) 74 366 offenbarten dynamischen, logischen Schaltungen etwas verbessert ist, wird doch dadurch eine merkliche /.eilliche Verzögerung verursacht, daß während der Voraufladung der Ausgangsleitungen 111, 131 der aus UND-Gliedern !icstehenden Anordnung aus der Erregung der Eingang.iransistorcn 24, 25 und 26 der ODER-Glieder die Erzeugung von ungültigen Signalen i'rhindert werden muß, während die Ausgangsknolenpuiikte 211, 2)1 der aus ODER-Gliedern bestehenden
Anordnung voraufgeladen werden. Diese äußere Taktgabe kann, wie dies die US-Patentschrift 39 74 366 zeigt, zwischen den einzelnen Blocks vorgenommen werden, doch wird dadurch die Konstruktion einer programmierbaren logischen Anordnung aus einer großen Anzahl von UND-Gliedern, wie sie Deispielsweise Fig. 3 der DE-OS 25 56 273 zeigt, schwieriger.
Ein weiteres Beispie! des Standes der Technik zeigt die US-Patentschrift 36 78 293. Diese Patentschrift zeigt Transistoren L4 und Q4, die eine zuverlässige Umschaltung eines Transistors Q3 dadurch erreichen, daß dessen Source-Potential für eine Kompensation der Spannungsabfälle über der Diffusion und anderen verteilten Impedanzen, die als Rl bezeichnet sind, angehoben wird. Es findet sich dort keine Lehre, dabei den Q3 durchfließenden Strom oder die Größe von Q3 selbst herabzusetzen. Diese Patentschrift ist ein gutes Beispiel einer anderen Ausführungsform für Inverterstufen 41 und 42 in F i g. 1 der vorliegenden Anmeldung.
Ferner ist aus der DE-OS 25 22 588 die Umsteuerung eines Lastwiderstandes RL durch einen parallel geschalteten, von seinem Sperrzustand in seinen Leitzustand umschaltbaren Transistor bekannt, der durch zwei als Inverterstufe arbeitende komplementäre FETs angesteuert wird. Diese bekannte Schaltung benötigt zwingend komplementäre Feldeffekttransistoren. Dies ist einmal bei nochintegrierten Schaltungen in der Herstellung nicht besonders günstig. Die Umladung des Knotenpunktes, an dem der Lastwiderstand angeschlossen ist, ist zudem ziemlich langsam.
Der Erfindung liegt nun die Aufgabe zugrunde, ein binäres logisches ODER-Glied der eingangs angegeL-enen Art zu schaffen, das sich aus lauter gleichartigen Transistoren in hochintegrierter Schaltungstechnik aufbauen läßt, welches im Vergleich mit bekannten Schaltungen dieser Art sehr schnell umschaltet. Dies wird erfindungsgemäß dadurch erreicht, daß zwischen dem zweiten Knotenpunkt und einem festen Bezugspotential eine zweite umsteuerbare Lastvorrichtung eingeschaltet und mit ihrer Steuerelektrode an dem ersten Knotenpunkt angeschlossen ist und daß zwischen der Steuerelektrode der ersten umsteuerbaren Lastvorrichtung und dem festen Bezugspotential ein Rückkopplungsschalter eingeschaltet ist, dessen Steuerelektrode an dem zweiten Knotenpunkt angeschlossen ist und daß zwischen der Spannungsquelle und dem Ausgangsknolenpunkt eine dritte Lastvorrichtung angeschlossen ist, die den Lastwiderstand eines damit in Reihe geschalteten, am zweiten Knotenpunkt angeschlossenen und mit seiner Steuerelektrode am ersten Knotenpunkt angeschlossenen Ausgangstransistors bildet.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit den Zeichnungen im einzelnen beschrieben. In den Zeichnungen zeigt
Fig. I ein Blockschaltbild einer programmierten, logischen Anordnung gemäß der Erfindung,
F i g. 2 ein Diagramm von Spannungsverläufen beim Gleichspannungsbetrieb einer aus ODER-Gliedern bestehenden Anordnung 32 als Funktion der Eingangsspannung bei irgendeinem der Eingangstransistoren, während die anderen Eingangstransistoren gesperrt sind, und
Fig. 3 eine Anzahl von Spannungsverläufen als Funktion der Zeit zur Darstellung der F.inschwingvorgänge an verschiedenen Knotenpunkten der Schaltung Ϊ2 in Abhängigkeit von einer Abnahme der Eingangsspannung an den Eingangstransisioren der aus ODER-Gliedern bestehenden Anordnung.
F i g. 1 zeigt eine bevorzugte Ausführungsform einer programmierten, logischen Anordnung (PLA), bei der von der Erfindung Gebrauch gemacht wird. Logische Eingangsschaltungen 10 mit den Eingängen A, B. Y, Z r. und den entsprechenden wahren und komplementären Ausgängen sind als Block dargestellt und entsprechen in ihren Einzelheiten den in den DE-OS 20 63 199 und DE-OS 25 32 125 dargestellten Schaltungen. Die Ausgangsleitungen 11 bis 18 der logischen Eingangsschal-
H) Uingen 10 werden einer aus logischen UND-Gliedern bestehenden Anordnung 20 zugeführt, die mindestens die UND-Glieder 21, 22, 23 und 24 enthält. Das UND-Glied 22 ist in seinen Einzelheiten dargestellt und dient als Beispiel für jedes der UND-Glieder in der
ι ί Anordnung 20.
Während derTaklphase 1 lädt der Ladetransistor 201 die !anggestreckte Diffusionszone 203 auf im wesentlichen + V, vermindait um eine FET-Schwellwertspunnung von etwa 0,5 Volt auf.
Während der Taktphase 2 stellt Entladetransistor 205 einen Serienstromkreis für die Entladung der Eigenkapazität der Drain-Diffusionszone 203 durch einen der Eingangstransistoren 207, 209, 211, 213 des UND-Glie des dar, an dessen Gate-Metallisierung ein Signal mit
?"> einem positiven Potential anliegt. Die Eingangstransistoren 207, 209, 211 und 213 sind dabei zwischen einer langgestreckten Source-Diffusionszone 205 und der Drain-Diffusionszone 203 hergestellt, deren Abstand so gewählt ist, daß zwischen diesen beiden Diffusionszonen
i<> ein Kanalbereich entsteht, wobei eine dünne Oxidschicht den Kanalbereich eines jeden Transistors von seiner Eingangsleitung 11 bis 18 isoliert, die ebenfalls als Gate-Metallisierung dient. In den Positionen innerhalb der aus UND-Gliedern bestehenden Anordnung 20. in
t'i welchen kein Eingangstransistor erforderlich ist. ist zwischen der Eingangsleitung und dem Kanalbereich eine dicke Oxidschicht vorgesehen. Diese dicke Oxidschicht ist in Fig. 1 mit X bezeichnet, und die dünne Oxidschicht ist durch einen kreisförmigen Punkt
4» dargestellt, der die logischen Signalanschlüsse kennzeichnet. Weitere Einzelheiten der Herstellung solcher aus Feldeffekttransistoren bestehender Anordnungen sind den US-Patentschriften 36 11 437 und 39 91 408 zu entnehmen.
4i Die Ausgangssignale der aus UND-Gliedern aufgebauten Anordnung 20 treten auf Leitungen 25 bis 28 auf. die als Eingangsleitungen für eine aus ODER-Gliedern aufgebaute Anordnung 30 dienen. Diese Anordnung 30 enthält die ODER-Glieder 31, 32 und 33. Die
">(> Schaltungseinzelheiten des ODER-Gliedes 32 sind als Beispiel für jedes der ODER-Glieder in der Anordnung 30 dargestellt. Wie bei der aus UND-Gliedern aufgebauten Anordnung 20 sind die Eingangstransistoren 301, 302 und 303 der Anordnung 32 zwischen einer
ν-, langgestreckten Source-Diffusionszone 321 und einer langgestreckten Drain-Diffusionszone 320 angeordnet, deren Abstand einen Kanalbereich definiert. Eingangstransistoren werden wiederum dadurch gebildet, daß man zwischen der Eingangsleitungs-Metallisiming und
mi dem Kanalbereich eine dünne Oxidschicht vorsieht und dies durch einen runden Punkt in der Zeichnung darstellt. Beispielsweise dient die Metallisierung der Eingangsleitung 25 als Gate-Metallisierung für den Eingangs-Feldeffekttransistor 301.
ιΓι Di:· Drain-Diffusionszone, die die Drain-Elektroden der Kingangslraiisistoren JOl, 302 und 303 bildet und miteinander verbindet, ist an einem ersten Lasttransistor 315 und dem Gate des Ausgangstransistors MO
sowie an der Gate-Elektrode eines zweiten Lasttransistors 312 angeschlossen. Die Eingan^s-Source-Diffusionszone 321 ist an der Drain-Elektrode des zweiten Lasttransistors 312 und an der Sourcc-Elektrode des Ausgangsschalttransistors 310 angeschlossen. Die Drain-Elektrode des Ausgangsschalttransistors 310 ist am Ausgang des ι )DER-Gliedes 32 und außerdem an einem dritten Lasttransistor 311 angeschlossen.
Die Last transistoren 42, 44, 311, 315 und 319 werden bei dieser bevorzugten Ausführungsform als Feldeffekttransistoren vom Verarmungstyp hergestellt. Verwendet man Feldeffekttransistoren vom Verarmungstyp, statt vom Anreicherungstyp, so verschiebt sich damit der Schwellwert der Gate-Spannung um etwa 3 Volt nach unten. Mit anderen Worten beginnt ein Transistor vom Anreicherungsiyp einzuschalten, wenn seine Gate-Spannung um etwa 1 Volt oder mehr gegenüber der Source-Elektrode positiv ist und wird demnach gesperrt, wenn seine Gate-Spannung gleich der Source-Spannung ist. Ein Feldeffekttransistor vom Verarmungstyp schaltet dagegen ein, wenn seine Gate-Spannung auf einen Wert von angenähert 2 Volt oder weniger negativ in bezug auf die Source-Spannung ansteigt, und daher ist ein Feldeffekttransistor vom Verarmungstyp weil in seinen aktiven Bereich vorgespannt, wenn seine Gate-Spannung gleich der Source-Spannung ist.
Da die Drain-Diffusionszone 320 und die Source-Diffusionszone 321 relativ lang sind und viele Eingangstransistoren bilden, von denen lediglich 3 gezeigt sind, um keine unnötig großen Zeichnungen zu erhalten, weisen diese Diffusionszonen hohe verteilte, parasitäre Kapazitäten auf, die hier durch die Kondensatoren 323 und 325 angedeutet sind. Die Kondensatoren 323 und 325 sind hier als äquivalente Kapazitäten nach Masse dargestellt und umfassen sämtliche Kapazitäten zwischen Gate- und Drain-, Gate- und Source- und Drain- und Source-Elektroden sowie andere parasitäre Kapazitäten. Die Länge der Diffusionszonen 320 und 321 bedeutet außerdem, daß ihr Widerstand nicht langer vernachlässigbar ist, so daß die am weitesten rechts liegenden Knotenpunkte 320', 32Γ und die am weitesten links liegenden Knotenpunkte 320" und 321" für eine Diskussion der in der Schaltung auftretenden Spannungen in bezug auf F i g. 2 und 3 definiert sind.
Die verbesserte Arbeitsweise des ODER-Gliedes 32 wird dadurch erreicht, daß im Rückkopplungsstromkreis ein Abfühltransistor 317 vorgesehen ist, dessen Gate-Elektrode an der Source-Diffusionszone 321 angeschlossen ist, während seine Source-Elektrode mit Erdpotential verbunden ist. Die Drain-Elektrode des Rückkoppiungstransistors 317 ist an der Gate-Elektrode des Lasttransistors 315 und einem relativ kleinen, vierten Lasttransistor 319 angeschlossen.
Der Ausgang eines jeden ODER-Gliedes 31, 32 und 33 ist dabei an der nächsten logischen Schaltung angeschlossen, die beispielsweise eine Inverterstufe sein kann. Die an den Lasttransistoren 42 und 44 angeschlossenen Schalttransistoren 41 bzw. 43 können beispielsweise als Inverterstufen angesehen werden. Das Verhältnis der Kanalbereichsfläche der Schalttransistoren 41, 43 in bezug auf die Lasttransistoren 42 und 44 kann größer gewählt werden, so daß die Schalttransistoren 41, 43, die an ihren Drain-Elektroden liegende Spannung praktisch bis auf den unteren binären Pegel verringern, obgleich die Eingangsspannung der Schalttransistoren 41 und 43 etwas höher ist. als sie ohne das r.infügcn eines zweiten Lastwiderstandes 312 sein würde. Im Hinblick auf die Talsache, daß der zweite als Laslwiderstand arbeitende Transistor 312 und der Schalttransistor 310 beide durch die Drain-Diffusionszone 320 leitend gemacht werden, sieht man in ·-, Verbindimg mit F i g. 2, daß das untere binäre Potential am Ausgang 35, 37, 39 eines jeden ODER-Gliedes bei etwa 0,5 Volt liegt.
Arbeitsweise der bevorzugten Ausführungsform
in Die Arbeitsweise des ODER-Gliedes 32 wird nun im Zusammenhang mit den Fig.2 und 3 beschrieben. F i g. 2 enthält dabei mehrere Spannungsverläufe an den wesentlichen Knotenpunkten innerhalb des ODER-Gliedes 32 als Funktion der Eingangsspannung an einem
r> der Eingangstransistoren, wie zum Beispiel Eingangstransistor 303. Wenn die auf der Eingangsleitung 28 liegende Eingangsspannung langsam zunimmt, dann beginnt der Transistor 303 bei etwa 1,5 Volt einzuschalten. Diese Änderung erkennt man aus dem mit V320' bezeichneten Spannungsabfall am Knotenpunkt 320', und dem mit ^321' bezeichneten Anstieg der Spannung am Knotenpunkt 32Γ. Die Knotenpunkte 32Γ und 321" sind im wesentlichen auf gleichem Potential, nur mit der Ausnahme, daß die Source-Diffusionszone 321 einen gewissen Widerstand aufweist, so daß am äußeren linken Ende der Source-Diffusionszone 321 die Spannung geringer ist als am äußersten rechten, mit 321' bezeichneten Ende der Source-Diffusionszone. Wenn die Spannung auf der Eingangsleitung 28 etwa 3,5 Volt
j» erreicht, dann beträgt der Spannungsabfall zwischen Drain- und Source-Elektrode des Eingangstransistors 303 weniger als 0,5 Volt, so daß die mit V320' bezeichnete Spannung am Knotenpunkt 320' steil in bezug auf die Spannung 321' abfällt, wodurch der
y, Transistor 312 gesperrt wird. Der durch den Transistor 303 hindurchfließende Strom wird weiterhin durch den Spannungsabfall 1/318 am Knotenpunkt 318 begrenzt, welcher durch den Rückkopplungstransistor 317 verursacht wird, dessen Stromleitung wegen des Spannungs-
4Ii anstiegs am Knotenpunkt 321 zunimmt, wodurch die Gate-Source-Spannung des Lasttransistors 315 herabgesezt wird.
Anhand der F i g. 3 wird nunmehr der Wechselstrombetrieb der erfindungsgemäß aufgebauten Schaltung im
4-j einzelnen erläutert. Die große Anzahl von Eingangstransistoren 301, 302 und 303 des ODER-Gliedes und die beachtliche Länge der Drain-Diffusionszone 320 und der Source-Diffusionszone 321 bilden sehr große verteilte, kapazitive Belastungen längs dieser Diffusionszonen, die durch die Drain-Streukapazität 323 und durch die parasitäre Source-Streukapazität 325 dargestellt sind. Die größte Einschaltverzögerung tritt dann auf, wenn eine große Anzahl von Eingangstransistoren parallel arbeiten. In diesem Fall sind die parasitären
5t Kapazitäten 323 und 325 am größten, und die ursprüngliche Gate-Source-Spannung am Ausgangstransistor 310 ist nahe 0 Volt Weiter sei für die ungünstigsten Bedingungen angenommen, daß die Drain-Versorgungsspannung + V an ihrer untersten
«i negativen Toleranzgrenze von +4,5 Volt liegt, daß die Substratvorspannung an ihrer obersten positiven Toleranzgrenze von —4,5 Volt liegt und die Eingangssignale auf den von der aus UND-Gliedern bestehenden Anordnung 20 kommenden Eingangssignalleitungen 25,
hi 26, 27 und 28 an ihrer positiven Toleranzgrenze von + 5 Volt liegen. Eine Betrachtung der F i g. 3 läßt die Vorteile der erfindungsgemäß aufgebauten Schaltung klar erkennen, die zunächst für geringen Leistungsver-
brauch einen effektiv hohen Lastwiderstand darstellt, jedoch rasch nach einer niedrigen Impedanz umschaltet, so daß sich die Kapazität 323 der Drain-Diffusionszone rasch auflädt und die Kapazität 325 der Source-Diffusionszone sich rasch entlädt, wenn die eingangsseitig zugeführte Signalspannung abzufallen beginnt. Es sei beispielsweise darauf verwiesen, daß nach nur etwa 25 Nanosekunden die Spannung V318 am Knotenpunkt 318 in Abhängigkeit von dem am Knotenpunkt 321 durch den erhöhten Widerstand der Eingangstransistoren 301, 302, 303 Absinken der Spannung in Abhängigkeit vom Abfall der Eingangssignale anzusteigen beginnt. Der wesentliche Anstieg der Spannung V318 am Knotenpunkt 318 zwischen 25 und 75 Nanosekunden senkt den spezifischen Widerstand des Lasttransistors 315 drastisch ab, so daß der Spannungsverlauf V320" am Knotenpunkt 320" von einer Abnahme sich nach einem schnellen ÄC-Anstieg ändert. Natürlich verursacht der spezifische Widerstand der Drain-Diffusionszone 320 eine gewisse Verzögerung in der Anstiegszeit des Spannungsverlaufs V320' am äußersten rechten Ende 320' der Drain-Diffusionszone. Da jedoch die Source-Diffusionsspannung weiter abfällt, überschreitet die Potentialdifferenz zwischen der
κι Drain-Diffusionsspannung V320'und der Source-Diffusionsspannung Κ32Γ bei 75 Nanosekunden die Schwellwertspannung des FET, so daß der Ausgangsschalttransistor 310 nach nur 75 Nanosekunden einzuschalten beginnt.
Hierzu 2 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Binäres logisches ODER-Glied mit einer Anzahl von Eingangstransistoren, die jeweils zwischen einem ersten und einem zweiten Knotenpunkt eingeschaltet und durch ein eingangsseitig zugeführtes, binäres logisches Signal vom Sperrzustand in den leitenden Zustand umschaltbar sind, wobei zwischen dem ersten Knotenpunkt und einer Spannungsquelle eine umsteuerbare erste nichtlineare Lastvorrichtung eingeschaltet ist, dadurch gekennzeichnet,
daß zwischen dem zweiten Knotenpunkt (321) und einem festen Bezugspotential eine zweite umsteuerbare Last vorrichtung (312) eingeschaltet und mit ihrer Steuerelektrode an dem ersten Knotenpunkt (320) angeschlossen ist und
daß zwischen der Steuerelektrode (318) der ersten umsteuerbaren Lastvorrichtung (315) und dem festen Bezugspotentail ein Rückkopplungsschalter (317) eingeschaltet ist, dessen Steuerelektrode an dem zweiten Knotenpunkt (321) angeschlossen ist und
daß zwischen der Sparmungsquelle (+ V) und dem Ausgangsknoienpunkt (37) eine dritte Lastvorrichtung (311) angeschlossen ist, die den Lastwiderstand eines damit in Reihe geschalteten, am zweiten Knotenpunkt (321) angeschlossenen und mit seiner Steuerelektrode am ersten Knotenpunkt (320) angeschlossenen Ausgangstransistors (310) bildet.
2. Logisches ODER-Glied nach Anspruch 1, dadurch gekennzeichnet, daß die erste nichtlineare Lastvorrichtung (315) mit ihrer Steuerelektrode (318) über eine vierte Lastvorrichtung (319) an der Spannungsquelle angeschlossen ist.
3. Logisches ODER-Glied nach Anspruch 2, dadurch gekennzeichnet,
daß die Eingangsschalteiemente, das Ausgangsschaltglied und das Rückkopplungselement (317) Feldeffekttransistoren vom Anre'cherungstyp sind und
daß die erste, driite und vierte Lastvorrichtung Feldeffekttransistoren vom Verarmungstyp sind.
4. Logisches ODER-Gl:ed nach Anspruch 3, dadurch gekennzeichnet,
daß der erste und der zweite Knotenpunkt aus langgestreckten Drain- bzw. Source-Diffusionszonen bestehen,
daß die erste und d'e zweite Lastvorrichtung (315, 312) an einem Ende der Source- bzw. Drain-Diffusionszone angeordnet und angeschlossen sind und
daß das Ausg3ngsschaltglied in der Nähe des anderen Endes der Drain- und Source-Diffusionszonen angeordnet und an diesen angeschlossen ist.
5. Logisches ODER-Glied nach Anspruch 1, dadurch gekennzeichnet, daß der effektive Widerstand der dritten Lastvorrichtung (311) dann, wenn das Ausgangsschaltglied (310) leitet, um mindestens I00°'o größer ist, als der effektive Widerstand der ersten Lastvorrichtung (315), wenn eines der Eingangsschalteiemente(301,302,303) leitend ist.
DE2835692A 1977-09-08 1978-08-16 Binäres logisches ODER-Glied für programmierte logische Anordnungen Expired DE2835692C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/831,582 US4123669A (en) 1977-09-08 1977-09-08 Logical OR circuit for programmed logic arrays

Publications (3)

Publication Number Publication Date
DE2835692A1 DE2835692A1 (de) 1979-03-15
DE2835692B2 DE2835692B2 (de) 1980-10-02
DE2835692C3 true DE2835692C3 (de) 1981-09-10

Family

ID=25259389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2835692A Expired DE2835692C3 (de) 1977-09-08 1978-08-16 Binäres logisches ODER-Glied für programmierte logische Anordnungen

Country Status (6)

Country Link
US (1) US4123669A (de)
JP (1) JPS5441638A (de)
DE (1) DE2835692C3 (de)
FR (1) FR2402973A1 (de)
GB (1) GB1597807A (de)
IT (1) IT1110170B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295064A (en) * 1978-06-30 1981-10-13 International Business Machines Corporation Logic and array logic driving circuits
DE3001389A1 (de) * 1980-01-16 1981-07-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung in integrierter schaltungstechnik mit feldeffekttransistoren
IT1139929B (it) * 1981-02-06 1986-09-24 Rca Corp Circuito generatore di impulsi utilizzante una sorgente di corrente
US4467439A (en) * 1981-06-30 1984-08-21 Ibm Corporation OR Product term function in the search array of a PLA
US4429238A (en) * 1981-08-14 1984-01-31 Bell Telephone Laboratories, Incorporated Structured logic array
US4409499A (en) * 1982-06-14 1983-10-11 Standard Microsystems Corporation High-speed merged plane logic function array
US4516040A (en) * 1982-06-14 1985-05-07 Standard Microsystems Corporation High-speed merged plane logic function array
US4500800A (en) * 1982-08-30 1985-02-19 International Business Machines Corporation Logic performing cell for use in array structures
US4661922A (en) * 1982-12-08 1987-04-28 American Telephone And Telegraph Company Programmed logic array with two-level control timing
US4554640A (en) * 1984-01-30 1985-11-19 Monolithic Memories, Inc. Programmable array logic circuit with shared product terms
USRE34363E (en) * 1984-03-12 1993-08-31 Xilinx, Inc. Configurable electrical circuit having configurable logic elements and configurable interconnects
US4641046A (en) * 1985-06-17 1987-02-03 Signetics Corporation NOR gate with logical low output clamp
US5045723A (en) * 1990-07-31 1991-09-03 International Business Machines Corporation Multiple input CMOS logic circuits

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566153A (en) * 1969-04-30 1971-02-23 Texas Instruments Inc Programmable sequential logic
US3593317A (en) * 1969-12-30 1971-07-13 Ibm Partitioning logic operations in a generalized matrix system
US3601627A (en) * 1970-07-13 1971-08-24 North American Rockwell Multiple phase logic gates for shift register stages
US3678293A (en) * 1971-01-08 1972-07-18 Gen Instrument Corp Self-biasing inverter
US3816725A (en) * 1972-04-28 1974-06-11 Gen Electric Multiple level associative logic circuits
US4053792A (en) * 1974-06-27 1977-10-11 International Business Machines Corporation Low power complementary field effect transistor (cfet) logic circuit
US3924243A (en) * 1974-08-06 1975-12-02 Ibm Cross-field-partitioning in array logic modules
IT1042852B (it) * 1974-09-30 1980-01-30 Siemens Ag Disposizione di circuiti logici integrata e programmabile
DE2455178C2 (de) * 1974-11-21 1982-12-23 Siemens AG, 1000 Berlin und 8000 München Integrierte, programmierbare Logikanordnung
JPS5178683A (en) * 1974-12-24 1976-07-08 Ibm Cmos toranjisutaronrikairo
US3975623A (en) * 1974-12-30 1976-08-17 Ibm Corporation Logic array with multiple readout tables
US4025799A (en) * 1975-11-06 1977-05-24 Ibm Corporation Decoder structure for a folded logic array
US4065736A (en) * 1976-05-27 1977-12-27 Motorola, Inc. Amplitude and phase programmable acoustic surface wave matched filter
US4032894A (en) * 1976-06-01 1977-06-28 International Business Machines Corporation Logic array with enhanced flexibility
US4084152A (en) * 1976-06-30 1978-04-11 International Business Machines Corporation Time shared programmable logic array

Also Published As

Publication number Publication date
FR2402973B1 (de) 1982-06-04
FR2402973A1 (fr) 1979-04-06
IT1110170B (it) 1985-12-23
JPS5441638A (en) 1979-04-03
DE2835692A1 (de) 1979-03-15
JPS5648096B2 (de) 1981-11-13
GB1597807A (en) 1981-09-09
US4123669A (en) 1978-10-31
DE2835692B2 (de) 1980-10-02
IT7827015A0 (it) 1978-08-25

Similar Documents

Publication Publication Date Title
DE3782367T2 (de) Mos-halbleiterschaltung.
DE69308978T2 (de) Verzögerungsschaltung
DE3750463T2 (de) Schalteinrichtung mit dynamischer Hysterese.
DE4034458C2 (de)
DE2929450C2 (de) Schaltungsanordnung zur Pegelanpassung
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
DE2752473A1 (de) Gegentakt-treiberschaltung
DE3802363A1 (de) Halbleiterspeicher
DE2835692C3 (de) Binäres logisches ODER-Glied für programmierte logische Anordnungen
DE69019665T2 (de) CMOS-Treiberschaltung.
DE69100528T2 (de) Schaltung mit einstellbarer Zeitkonstante und ihre Anwendung für einstellbare Verzögerungsleitung.
DE1462952B2 (de) Schaltungsanordnung zur realisierung logischer funktionen
DE69023817T2 (de) Verzögerungsschaltung mit stabiler Verzögerungszeit.
DE2545450A1 (de) Bootstrapschaltung mit feldeffekttransistoren
DE3904901A1 (de) Integrierte gegentakt-ausgangsstufe
DE2359151A1 (de) Steuerschaltung fuer feldeffekttransistoren
DE2510604C2 (de) Integrierte Digitalschaltung
DE69936677T2 (de) Schutzstruktur für eine integrierte Schaltungshalbleiteranordnung gegen elektrostatische Entladungen
DE69128500T2 (de) Emittergekoppelte logische Schaltung
DE3240189A1 (de) Aus feldeffekttransistoren mit isoliertem gate bestehender (igfet)-schaltkreis
DE2802595C2 (de) Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung
EP0022931B1 (de) Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren
DE2712742A1 (de) Feldeffekt-transistorschaltkreis
DE69013498T2 (de) Komplementäre feldeffekt-transistorlogik mit hoher geschwindigkeit.
DE2825443C2 (de) Logische Schaltung mit Feldeffekt- Transistoren

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee