-
Die Erfindung betrifft eine Schaltung mit Zeitkonstante, deren Charakteristiken in
Abhängigkeit von einem Einstellwert modifiziert werden können. Die Erfindung betrifft
außerdem eine Schaltung mit variabler Verzögerung, die eine solche Schaltung mit
Zeitkonstante verwendet. Das Dokument DE-C-3 636 757 offenbart ein Beispiel einer
Schaltung mit variabler Verzögerung.
-
Diese Schaltungen finden zahlreiche Anwendungen, von denen eine der wichtigsten die
Einstellung der Phase eines in einem komplexen synchronen System verwendeten
Taktsignals ist. Diese Einstellung der Phase hat zum Ziel, die Synchronisationsabweichungen,
die durch die elektrische Verbindungen und vor allem durch Herstellungsschwankungen
hervorgerufen werden können, zu kompensieren. Diese parasitären Verzögerungen, die
gewöhnlich "skew" genannt werden, können vorteilhaft korrigiert werden, indem die
erfindungsgemaße Schaltung mit Zeitkonstante verwendet wird.
-
Das Hauptziel der Erfindung besteht darin, eine solche Schaltung vorzuschlagen, mit der
eine einstellbare Verzögerung erhalten werden kann, die unabhängig von der Frequenz des
zu korrigierenden Taktsignals ist, und mit der insbesondere ein schrittweiser Betrieb des
Taktgebers möglich ist. Die Erfindung hat außerdem zum Ziel, eine Ausführungsform zu
schaffen, die in der MOS- oder CMOS- Technologie leicht integrierbar ist.
-
Die bekannten Verzögerungsschaltungen verwenden oftmals eine
Phasenverriegelungsschleife vom dynamischen Typ, die sie von der Taktfrequenz abhängig macht und ihre
Verwendung für einen schrittweisen Betrieb verbietet. Daher muß eine Lösung unter den
Schaltungen mit statischem Betrieb gesucht werden. Sie können anhand einer Schaltung
vom RC-Typ verwirklicht werden, bei der der Wert R des Widerstandes durch
Steuersignale in Abhängigkeit vom Einstellwert modifiziert werden kann.
-
Außerdem wird im Rahmen einer Ausführung in einer integrierten Schaltung bevorzugt,
daß der Einstellwert auf digitale Weise definiert wird, derart, daß sie vor Problemen
geschützt ist, die mit Herstellungsschwankungen in Verbindung stehen. Hierzu kann die
Schaltung vorteilhaft aus einer RC-Schaltung bestehen, deren Widerstand R mittels
mehrerer
Elementarwiderstände verwirklicht ist, die in Abhängigkeit von einer digitalen
Einstellsteuerung wahlweise parallel geschaltet werden.
-
Andererseits ist die Schaltung vorzugsweise so beschaffen, daß leicht ihre Integration in
eine integrierte Schaltung möglich ist, welche die MOS- oder CMOS-Technologie oder
allgemeiner die auf Feldeffekttransistoren mit isoliertem Gate (IGFET-Transistoren in der
englischen Terminologie) basierende Technologie verwendet. In diesem Zusammenhang
besteht die bequemste Weise der Verwirklichung eines gesteuerten Widerstandes darin,
den Drain-Source-Pfad eines MOS-Transistors zu verwenden, dessen Dimensionierung den
Wert des Widerstandes bedingt. Die Verschaltung des Widerstandes in der Schaltung kann
dann einfach dadurch bewerkstelligt werden, daß an das Gate des Transistors ein
Steuersignal mit geeigneter Polarität angelegt wird. Somit erfüllt jeder MOS-Transistor die
doppelte Funktion eines Schalters und eines Widerstandes. Selbstverständlich kann eine
funktional äquivalente Verwirklichung darin bestehen, daß dieser Transistor durch mehrere
Transistoren desselben Typs und/oder durch komplementäre Transistoren ersetzt wird,
vorausgesetzt, daß in diesem letzteren Fall an deren Gates Steuersignale mit der richtigen
Polarität angelegt werden. Es kann beispielsweise der "Übertragungsgatter" genannte
Aufbau verwendet werden, der aus einem NMOS-Transistor und einem dazu parallel
geschalteten PMOS-Transistor aufgebaut ist, deren Gates Steuersignale mit
entgegengesetzten Polaritäten empfangen. Es ist andererseits bekannt, daß die Transistoren
mit isoliertem Gate im leitenden Zustand die Eigenschaft besitzen, daß sie zwischen ihrem
Gate und jeder ihrer anderen Elektroden eine große Kapazität besitzen. Somit bildet ein als
Schalter angeordneter MOS-Transistor oder ein CMOS-Übertragungsgatter auf natürliche
Weise eine RC-Schaltung. Es ist daher klug, aus dieser Eigenschaft einen Vorteil zu
ziehen, indem die Verwirklichung einer Schaltung mit Zeitkonstante versucht wird, die
hauptsächlich aus MOS-Schaltern oder aus CMOS-Übertragungsgattern gebildet ist, wobei
die Kapazität C der Schaltung RC dann die strukturelle Kapazität des Aufbaus ist.
-
Um eine präzise Einstellung der Zeitkonstanten erhalten zu können, muß wahlweise ein
Widerstand mit hohem Wert parallel geschaltet werden können. In der Praxis wird der
Widerstand des Drain-Source-Pfades eines MOS-Transistors eingestellt, indem die Breite
des Transistors verändert wird. Um somit den Widerstand des Transistors zu erhöhen,
muß seine Breite verringert werden. Da für eine gegebene Technologie seine Länge
praktisch fest ist, werden die Gate-Drain-Kapazität oder die Gate-Source-Kapazität des
Transistors verringert. Andererseits ist die kapazitive Wirkung des Transistors praktisch
nur dann vorhanden, wenn dieser leitend ist. Daraus ergeben sich die obenerwähnten
Betrachtungen, daß die Erhöhung des Widerstandes eines Transistors die Verringerung der
globalen Kapazität des Aufbaus zur Folge hat, was in der zur gesuchten Wirkung
entgegengesetzten Richtung läuft, d.h. daß die Zeitkonstante erhöht wird. Um daher eine
große Zeitkonstante zu haben, muß der Widerstand des Transistors weit mehr erhöht und
daher seine Breite verringert werden, was schnell dazu führt, daß eine durch die
Technologie auferlegte untere Grenze erreicht wird.
-
Außerdem wird die maximale Zeitkonstante erhalten, wenn der Transistor mit größtem
Widerstand der einzige ist, der leitend ist. Da die anderen Transistoren gesperrt sind, wird
deren Beitrag zu der sich ergebenden Kapazität des Aufbaus praktisch unterdrückt. Um
diese Nachteile zu beseitigen, schlägt die Erfindung eine Schaltung vom obendefinierten
Typ vor, in der die sich ergebende Kapazität vom gesperrten oder nicht gesperrten Zustand
der die Rolle des Widerstandes spielenden Transistoren praktisch unabhängig gemacht ist.
-
Genauer hat die Erfindung eine Schaltung mit einstellbarer Zeitkonstante zum Gegenstand,
die versehen ist mit mehreren Übertragungsgattern, deren Ausgänge miteinander
verbunden sind, wobei die Übertragungsgatter durch Steuersignale, die von einem
Einstellwert abhängen, wahlweise aktiviert werden, dadurch gekennzeichnet, daß jedes
Übertragungsgatter mittels wenigstens eines Feldeffekttransistors mit isoliertem Gate
verwirklicht ist, dessen Drain-Source-Pfad das Widerstandselement des Gatters bildet und
dessen Gate die Steuersignale empfängt, daß jedes Übertragungsgatter einer Hilfsschaltung
zur Kompensation zugeordnet ist, die, wenn sie aktiviert ist, eine Kapazität mit demselben
Wert wie die Kapazität des Gatters im leitenden Zustand einführt, und daß sie Steuermittel
enthalt, um die Hilfsschaltung zu aktivieren, wenn das zugehörige Gatter desaktiviert ist,
und umgekehrt.
-
Hinsichtlich einer Ausführung in Form einer integrierten Schaltung ist es angebracht
festzustellen, daß die wirklichen Charakteristiken eines Transistors mit einer bestimmten
Dimensionierung von einer Schaltung zur nächsten aufgrund der Herstellungsschwankungen
sehr verschieden sein können. Dagegen sind die Schwankungen in derselben integrierten
Schaltung zwischen Transistoren derselben Dimensionierung sehr gering. Außerdem wird
die beste Kompensationswirkung dadurch erhalten, daß eine Hilfsschaltung verwendet
wird, deren Aufbau und deren Dimensionierung mit dem Übertragungsgatter, das ihr
zugeordnet ist, identisch sind.
-
Es ist andererseits vorteilhaft, die Zeitkonstante auf präzise Weise in einem Wertebereich
einzustellen, der so groß wie möglich ist, ohne hierzu die Steuerung kompliziert zu
machen.
-
In einer Ausführungsvariante ist die Schaltung gemäß der Erfindung auch dadurch
gekennzeichnet, daß die mehreren Übertragungsgatter so dimensioniert sind, daß
Widerstandwerte eingeführt werden, die sämtlich verschieden und proportional zu einer
Zweierpotenz sind, daß der Einstellwert durch eine binäre Zahl definiert ist und daß jedes
Bit der binären Zahl das Steuersignal eines zugehörigen Übertragungsgatters definiert.
-
Im allgemeinen darf die Zeitkonstante für eine gegebene Anwendung einen bestimmten
Wert nicht übersteigen. Hierzu und gemäß einem weiteren Merkmal der Erfindung ist
eines der Übertragungsgatter ständig aktiviert und so dimensioniert, daß ein
Widerstandswert eingefhhrt wird, der einen vorgegebenen Maximalwert der Zeitkonstante
der Schaltung definiert.
-
Die Schaltung gemäß der Erfindung weist schließlich den Vorteil auf, leicht in der CMOS-
Technologie verwirklicht werden zu können.
-
Die Erfindung hat außerdem eine Verzögerungsschaltung zum Gegenstand, mit der ein
Eingangssignal in Abhängigkeit von einem Einstellwert verzögert werden kann, wobei
diese Verzögerungsschaltung die oben dargestellte Schaltung mit Zeitkonstante verwendet.
Hierzu genügt es, den Ausgang der Schaltung mit Zeitkonstante gemäß der Erfindung in
den Eingang eines Verstärkers mit einer bestimmten Auslöseschwelle einzugeben.
-
Es muß jedoch angemerkt werden, daß es für die Verzögerung eines Signals wie etwa
eines Taktsignals günstig ist, die Anstiegsflanken und die Abstiegsflanken dieses Signals
um denselben Wert zu verzögern. Folglich können die Schaltungen unabhängig von der
verwendeten Technologie und insbesondere mit der CMOS-Technologie ein
unterschiedliches Verhalten zeigen, je nachdem ob sie auf die Anstiegsflanke oder auf die
Abstiegsflanke des Eingangssignals einwirken.
-
Um dieses Problem zu lösen, ist die Verzögerungsschaltung gemäß der Erfindung auch
dadurch gekennzeichnet, daß das Eingangssignal an die Übertragungsgatter einer ersten
Schaltung mit Zeitkonstante über einen ersten CMOS-Inverter eingegeben wird und daß
die Ausgänge der Übertragungsgatter der genannten ersten Schaltung mit den Eingängen
von Übertragungsgattern einer mit der ersten Schaltung identischen zweiten Schaltung mit
Zeitkonstante über einen zweiten CMOS-Inverter verbunden sind.
-
Für die obenerwähnte Schaltung muß angemerkt werden, daß die einzelnen Widerstände
nicht mehr nur durch den Drain-Source-Widerstand der Übertragungsgatter definiert sind,
weil sie außerdem von den Drain-Source-Widerständen der Transistoren abhängen, die die
vorgeschalteten Inverter bilden. Im Hinblick auf das Ziel, einen präzisen und großen
Einstellbereich zu haben, ist es insbesondere bei Verwendung einer binären
Widerstandseinteilung günstig, daß der durch jeden Inverter eingeführte Widerstand zu
demjenigen der Transistoren des zugehörigen Übertragungsgatters proportional ist. Hierzu
ist es daher günstig, sämtliche Transistoren identisch oder proportional zu dimensionieren.
-
Weitere Aspekte und Einzelheiten der Verwirklichung der Erfindung werden in der
folgenden Beschreibung dargelegt.
-
- Die Fig. 1 zeigt die Schaltung mit einstellbarer Zeitkonstante gemäß der Erfindung
in allgemeinster Form.
-
- Die Fig. 2 zeigt eine Schaltung mit einstellbarer Verzögerung, die die Schaltung
mit Zeitkonstante gemäß der Erfindung in CMOS-Ausführung verwendet.
-
Die in Fig. 1 gezeigte Schaltung mit Zeitkonstante ist von mehreren Modulen
M0, M1, ..., Mn gebildet. Jeder Modul, beispielsweise M0, enthält einen Schalter, der
hier von einem NMOS-Transistor G0 gebildet ist, der durch das in sein Gate eingegebene
Signal RE0 gesteuert wird. Eine der Hauptelektroden (Drain oder Source) von G0
empfängt das Eingangssignal CK über einen Verstärker, wobei die dritte Elektrode mit
dem Ausgangsanschluß X der Schaltung verbunden ist.
-
Der Modul M0 enthält andererseits die Kompensationsschaltung GC0, die aus einem
Schalter SW0 gebildet ist, der mit der Kompensationskapazität C0 in Reihe geschaltet ist.
Die Reihenschaltung SW0, C0 ist zwischen den Ausgang X und einen Punkt mit festem
Potential, beispielsweise Masse, geschaltet. Der Schalter SW0 wird durch das Signal
RE0*, das das Komplement von RE0 ist, gesteuert.
-
Die Transistoren G0, G1, ..., Gn besitzen Breiten, die so dimensioniert sind, daß
zwischen den Ausgang des Verstärkers und den Ausgang X der Schaltung ein
vorgegebener Widerstand eingeführt wird. Jeder dieser Transistoren trägt durch seine
Kapazität zwischen seinem Gate und dem Ausgang X zur resultierenden Kapazität der
Schaltung bei, wobei die Kapazitäten C0, C1, ..., Cn der Kompensationsschaltungen
GC0, GC1, ..., GCn so dimensioniert sind, daß sie denselben Wert wie die Kapazitäten
der zugehörigen Transistoren besitzen.
-
Die Schaltung von Fig. 1 arbeitet auf die folgende Weise. Wenn der Einstellwert durch
eine binäre Zahl von n Bits definiert ist, weist jedes Bit dieser Zahl, beispielsweise das Bit
1, die Polarität eines zugehörigen Steuersignals, beispielsweise RE1, zu. Wenn dieses Bit
1 ist, ist RE1 positiv, während RE1* Null ist. Der Transistor G1 ist daher leitend und der
Schalter SW1 ist geöffnet. Der Beitrag des Transistors G1 zur resultierenden Kapazität ist
daher gleich der Kapazität zwischen dem Gate und dem Ausgang X des Transistors G1 im
Durchlaßzustand. Wenn dagegen das Bit 0 ist, ist der Transistor G1 gesperrt, so daß seine
Kapazität vernachlässigbar ist. Dagegen ist der Schalter SW1 geschlossen, wobei seine
Kapazität C1 zur resultierenden Kapazität einen Beitrag liefert.
-
Vorteilhafterweise sind die Widerstände der Transistoren G0 bis Gn zu einer Zweierpotenz
proportional, derart, daß ein großer Einstellbereich mit guter Genauigkeit abgedeckt wird.
Gemäß einer Ausführungsvariante kann ein besonderer Modul vorgesehen werden, dessen
Transistor ständig auf den leitenden Zustand gesteuert wird (Gate mit einem positiven
Versorgungsanschluß verbunden) und so dimensioniert ist, daß ein vorgegebener
maximaler Wert der Zeitkonstante definiert wird.
-
Die Schaltung der Fig. 1 kann selbstverständlich den Gegenstand zahlreicher Varianten
bilden, um die Schalter G0 bis Gn und die Kompensationsschaltungen GC0 bis GCn zu
verwirklichen. So kann jeder Transistor G0 durch mehrere parallel geschaltete
Transistoren ersetzt werden, wobei sie im Falle einer CMOS-Verwirklichung entweder
vom selben Typ oder vom komplementären Typ sein können. Andererseits kann jede
Kompensationsschaltung, beispielsweise GC0, mittels eines oder mehreren MOS-
Transistoren verwirklicht sein, die identisch mit dem zugehörigen Schalter G0 angeordnet
und dimensioniert sind. In diesem Fall sind die homologen Hauptelektroden der
Transistoren der Schaltung GC0 sämtlich mit dem Ausgang X verbunden, während die
anderen Hauptelektroden miteinander verbunden sind. Die Gates dieser Transistoren
empfangen dann die Signale, die zu denjenigen komplementär sind, die an die Gates der
Transistoren desselben Typs des zugehörigen Schalters angelegt werden.
-
Nun wird mit Bezug auf Fig. 2 eine detaillierte Ausführungsform in CMOS-Technologie
im Rahmen einer Anwendung auf eine Verzögerungsschaltung genauer betrachtet.
-
Die Verzögerungsschaltung gemäß der Erfindung ist aus mehreren Modulen aufgebaut, die
zu dem in Fig. 2 gezeigten identisch sind. Jeder Modul wird durch ein zugehöriges
Steuersignal RE gesteuert, das zu einem der oben definierten Befehle RE0 bis REn analog
ist. Die Verzögerungsschaltung ist mittels zweier Schaltungen mit Zeitkonstante gemäß der
Erfindung verwirklicht. Jeder Modul enthält einen ersten und einen zweiten Schalter GA,
GB, die mit einer ersten bzw. einer zweiten Kompensatlonsschaltung GCA, GCB
verbunden sind. GA, GCA einerseits und GB, GCB andererseits bilden einen Teil der
ersten bzw. der zweiten Schaltung mit Zeitkonstante.
-
In der folgenden Beschreibung werden die Buchstaben N und P dazu verwendet, MOS-
Transistoren mit N-Kanal bzw. P-Kanal zu bezeichnen.
-
Der Schalter GA ist mittels eines CMOS-Übertragungsgatters verwirklicht, das aus parallel
geschalteten komplementären Transistoren N1, P1 gebildet ist. Eine der Hauptelektroden
eines jeden dieser Transistoren ist mit dem Ausgang des CMOS-Inverters I1 verbunden,
der aus komplementären Transistoren P3, M3 gebildet ist. Die anderen Hauptelektroden
der Transistoren N1 und P1 sind im gemeinsamen Punkt X mit sämtlichen Modulen der
Verzögerungsschaltung verbunden. Die Kompensationsschaltung GCA des Gatters GA ist
ebenfalls mittels eines CMOS-Übertragungsgatters verwirklicht, dessen komplementäre
Transistoren NC1, PC1 Dimensionierungen besitzen, die mit denjenigen der Transistoren
N1 beziehungsweise P1 identisch sind. Der Ausgang des Gatters GCA ist mit dem Punkt
X verbunden.
-
Wenn die Elemente der zweiten Schaltung mit Zeitkonstante dem gezeigten Modul
zugehören, sind analog die Übertragungsgatter GB und GCB mit den Gattern GA bzw.
GCA identisch. Die Ausgänge der Gatter GB, GCB sind ebenfalls miteinander verbunden,
um den Ausgang Y der Verzögerungsschaltung zu schließen. Das zu verzögernde Signal
CK wird in den Eingang des CMOS-Inverters 1A eingegeben. Der Ausgang X der ersten
Schaltung mit Zeitkonstante wird in den Eingang des Übertragungsgatters GB eines jeden
Moduls über einen zweiten CMOS-Inverter IB, der von Transistoren P4, N4 gebildet ist,
eingegeben.
-
Das Steuersignal RE wird in den Eingang eines Inverters A1 eingegeben, dessen Ausgang
RE* mit den Gates der Transistoren NC1, P1, NC2, P2 verbunden ist. Der Ausgang RE*
ist mit dem Eingang eines zweiten Inverters A2 verbunden, dessen Ausgang mit den Gates
der Transistoren PC1, N1, PC2, N2 verbunden ist.
-
Die Schaltung von Fig. 2 arbeitet auf die folgende Weise. Wenn der Modul gewählt ist,
liegt das Steuersignal RE auf 1, außerdem sind die Transistoren NC1, PC1, NC2, PC2
gesperrt, während die Transistoren P1, N1, P2, N2 im Durchlaßzustand sind. Wenn
dagegen der Modul nicht gewählt ist, liegt das Signal RE auf 0, während sein Komplement
RE* auf 1 liegt und die Transistoren PC1, NC1, PC2, NC2 im Durchlaßzustand sind und
die Transistoren P1, N1, P2, N2 gesperrt sind. Somit bleibt die resultierende Kapazität der
beiden Schaltungen unabhängig von den gewählten Modulen konstant.
-
Es ist anzumerken, daß der Beitrag eines der Module, der hinsichtlich der Charakteristiken
der ersten Schaltung mit Zeitkonstante gewählt ist, beispielsweise nicht nur von der
Dimensionierung der Transistoren P1 ,N1 der Übertragungsgatter, sondern auch von
denjenigen der Transistoren P3, N3 und P4, N4 der stromaufseitigen und stromabseitigen
Inverter abhängt. Die Zeitkonstante hängt nämlich vom Drain-Source-Widerstand der
Transistoren P1 und N1 ab, sie hängt jedoch entsprechend der Polarität des
Eingangssignals CK auch vom Drain-Source-Widerstand des Transistors P3 oder N3 des
Inverters IA ab. Ebenso hängt die Kapazität von den Transistoren P1 und N1 ab, sie hängt
jedoch je nach Polarität der Spannung X auch von der Kapazität der Transistoren N4 oder
P4 ab. Folglich können die Charakteristiken der MOS-Transistoren vom Typ P von
denjenigen der Transistoren vom Typ N je nach verwendetem Herstellungsverfahren
verschieden sein. Diese Anmerkung erlaubt die Rechtfertigung des Interesses an dem
vorgeschlagenen Aufbau, der zwei Schaltungen mit identischer Zeitkonstante verwendet,
die über einen Inverter in Reihe geschaltet sind, weil die an den Anstiegsflanken des
Eingangssignals ausgeführten Bearbeitungen dann mit denjenigen identisch sind, denen die
Abstiegsflanken unterworfen werden, wobei selbstverständlich der Ausgang Y seinerseits
normalerweise in den Eingang eines nicht gezeigten dritten Inverters eingegeben wird.
-
Da schließlich die von den Modulen einer jeden Schaltung mit Zeitkonstante eingeführten
Widerstände vorteilhafterweise zueinander proportional sind (beispielsweise gemäß einer
Zweierpotenz), ist es interessant, hierzu vorzusehen, daß die Transistoren eines jeden
Inverters so dimensioniert sind, daß sie einen Widerstand besitzen, der zu demjenigen des
Übertragungsgatters, das sie versorgen, proportional ist. Eine besonders einfache Lösung
kann darin bestehen, daß dieselbe Dimensionierung für sämtliche NMOS-Transistoren und
eine andere, hiermit verträgliche Dimensionierung für sämtliche PMOS-Transistoren
desselben Moduls gewählt werden.