DE2811074C2 - Komplementäre, leistungslose Komparator/Inverter-Schaltung - Google Patents
Komplementäre, leistungslose Komparator/Inverter-SchaltungInfo
- Publication number
- DE2811074C2 DE2811074C2 DE2811074A DE2811074A DE2811074C2 DE 2811074 C2 DE2811074 C2 DE 2811074C2 DE 2811074 A DE2811074 A DE 2811074A DE 2811074 A DE2811074 A DE 2811074A DE 2811074 C2 DE2811074 C2 DE 2811074C2
- Authority
- DE
- Germany
- Prior art keywords
- node
- mosfet
- circuit
- voltage
- transition point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Description
50
Die Erfindung betrifft eine Komparator/Inverter-Schaltung
mit einem exakten Übergangspunkt und mit einer Eingangsstufe zur Aufnahme eines Eingangssignals,
einer ersten Spannungsklemme und einer zweiten Spannungsklemme, einer Bezugseinrichtung zwischen
der ersten und der zweiten Spannungsklemme, um eine Bezugsspannung zu erzeugen, einer ersten Verstärkereinrichtung,
welche an die Bezugseinrichtung angeschlossen ist, um in Reaktion auf das Eingangssignal ein
verstärktes Signal zu erzeugen, welches einen ersten «>
Übergangspunkt aufweist, der durch die Bezugsspannung festgelegt ist, einer zweiten Verstärkereinrichtung
die mit der ersten Verstärkereinrichtung verbunden ist, um ein verstärktes invertiertes Ausgangssignal zu
erzeugen, welches einen zweiten Übergangspunkt hat, der durch den ersten Übergangspunkt in Reaktion auf
das verstärkte Signal bestimmt ist, mit ferner einer ersten und zweiten Energiesteuervorrichtung zum
selektiven Verbinden der Bezugseinrichtung und der ersten Verstärkereinrichtung mit den Spannungsklemmen,
wobei die erste Energiesteuereinrichtung die Bezugseinrichtung in selektiver Weise elektrisch mit der
ersten oder der zweiten Spannungsklemme verbindet
Eine solche Schaltung ist aus der US-PS 40 04 158 bekannt
Diese Schaltung erfordert zusätzlich zum eigentlichen Eingangssigna!, das den Komparator ansteuert, ein
Steuersignal, welches die dort vorgesehene Bezugseinrichtung und Verstärkereinrichtung durchschaltet und
sperrt Bei einer Ausführung dieser Schaltungsanordnung als zusammenhängender Baustein wäre zur
Zuführung dieses zusätzlichen Steuersignals ein eigener Bausteinanschluß erforderlich.
Herkömmliche CMOS-Inverter haben einen P-Kanal-MOSFET
und einen N-Kanal-MOSFET, welche zwischen einer positiven und einer negativen Versorgungsspannung
angeordnet sind. Die Gate-Elektroden des P-Kanal- und des N-Kanal-MOSFET sind miteinander
verbunden und bilden den Eingang. Die Drain-Anschlüsse sind ebenfalls miteinander verbunden und
bilden den Ausgang. Die Schaltschwelle bzw. der Übergangspunkt, welcher als diejenige Eingangsspannung
definiert werden kann, welche erforderlich ist, damit das Ausgangssignal gleich der Hälfte der
Versorgungsspannung wird, ist durch eine Anzahl von Parametern festgelegt, zu denen auch das Verhältnis der
Kanallänge zur Kanalbreite des P-Kanal-MOSFET und des N-Kanal-MOSFET gehört Weiterhin wird der
Übergangspunkt durch die Größen der Schwellenspannung des N-Kanal-MOSFET und des P-Kanal-MOSFET
sowie durch die Mobilität in den Kanalbereichen der beiden MOSFETs beeinflußt. Bei herkömmlichen
Herstellungsverfahren kann die Veränderung in dem Übergangspunkt eines CMOS-Inverters bei einer
10-V-Spannungsversorgung in der Größenordnung von
± 1 Volt gegenüber dem Nennwert des Übergangspunktes schwanken. Bei bestimmten Anwendungsfällen,
insbesondere bei einem Komparator, ist ein viel schärfer festgelegter Übergangspunkt erwünscht, der wesentlich
weniger stark von Veränderungen der Fertigungsparameter abhängt.
Der Erfindung liegt die Aufgabe zugrunde, eine in CMOS-Technik aufgebaute Komparator/Inverter-Schaltung
zu schaffen, die ohne die Notwendigkeit zusätzlicher Steuersignale ausschlie31ich durch das
Eingangssignal geschaltet wird und deren Übergangspunkt von Schwankungen der Herstellungs- oder
Verarbeitungsparameter im wesentlichen unabhängig ist.
Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß die erste Energiesteuereinrichtung in selektiver
Weise die Bezugseinrichtung elektrisch mit der ersten oder der zweiten Spannungsklemme in Reaktion auf das
Eingangssignal verbindet und daß die zweite Energiesteuereinrichtung in selektiver Weise die erste Verstärkereinrichtung
mit der ersten und der zweiten Spannungsklemme in Reaktion auf das Eingangssignal
verbindet.
Mit der erfindungsgemäßen Schaltungsanordnung ist der wesentliche Vorteil erreichbar, daß der Übergangspunkt der Schaltung in erster Linie durch eine
Bezugsspannung exakt festgelegt werden kann und daß die Schaltungsanordnung außerhalb der Schaltübergänge,
d. h. in einem der beiden Schaltzustände, praktisch ohne Leistungsverbrauch arbeitet.
Vorteilhafte Ausgestaltungen der Erfindung sind in
den Unteransprüchen dargelegt
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt
F i g. 1 ein Schaltschema einer bevorzugten Ausführungsform des Erfindungsgegenstandes,
F i g. 2 ein Schaltschema einer weiteren bevorzugten Ausführungsform des Erfindungsgegenstandes und
Fig.3 ein Schaltschema einer dritten bevorzugten
Ausführungsform des Erfindungsgegenstandes.
Die F i g. 1 zeigt eine leistungslose Komparator/Inverter-Schaltung
mit einem einzelnen Eingang. Die Schaltung 10 weist einen Eingang 12 auf, der mit Vein
bezeichnet ist, und hat einen Ausgang 14, der mit VAus
bezeichnet ist Weiterhin ist die Schaltung zwischen einer mit Vdd bezeichneten Leitung 18 und einer
Masseleitung 16 angeordnet Die Schaltung 10 besteht aus einem Differenzverstärker 20, einer Bezugsschaltung
22 und einem Inverter 24. Der Inverter 24 ist ein herkömmlicher CMOS-Konverter, welcher einen P-Kanal-MOSFET
74 und einen N-Kanal-MOSFET 76 aufweist welche in Reihe zwischen Vdd und der Masse
angeordnet sind. Die Drain-Anschlüsse der MOSFET-Elemente 74 und 76 sind an Vaus angeschlossen und die
Gate-Elektroden sind gemeinsam an den Knoten 56 angeschlossen. Die Bezugsschaltung 22 weist MOSFET-Elemente
69, 72 und 64 sowie Widerstände 65 und 68 auf. Die Widerstände 68 und 65, welche mit R 1 bzw. R 2
bezeichnet sind, können diskrete Präzisionswiderstände sein, können jedoch auch diffundierte Widerstände oder
Dünnfilmwiderstände sein, beispielsweise polykristalline Siliziumwiderstände. Die Bezugsschaltung 22 erzeugt
am Knoten 66 eine Bezugsspannung Vref- Der P-Kanal-MOSFET69 ist zwischen Vbound dem Knoten
70 angeordnet, und sein Gate ist an Vein angeschlossen. Der Widerstand 68 ist zwischen dem Knoten 66 und
dem Knoten 70 angeordnet. Der Widerstand 65 ist zwischen dem Knoten 66 und dem Knoten 63
angeordnet. Der N-Kanal-MOSFET 64 hat ein Gate, welches an Vein angeschlossen ist, während seine Drain
mit dem Knoten 63 verbunden ist und seine Source an Masse gelegt ist. Der Differenzverstärker 20 weist eine
Stromqueilenschaltung auf, weiche die MOSFET-EIemente
26, 30, 35, 42 und 44 sowie den Widerstand 28 enthält. Der P-Kanal-MOSFET26 ist zwischen Vdd und
dem Knoten 32 angeordnet, und sein Gate ist mit Vein verbunden. Der Widerstand 28 ist zwischen dem Knoten
32 und dem Knoten 34 angeordnet. Das Gate und die Drain des MOSFET 30 sind mit dem Knoten 34
verbunden, und seine Source ist mit dem Knoten 36 verbunden. Das Gate des N-Kanal-MOSFET 35 ist mit
Vein verbunden, seine Source ist an Masse gelegt und
seine Drain ist mit dem Knoten 36 verbunden. Das Gate des N-Kanal-MOSFET 42 ist mit dem Knoten 34
verbunden, seine Source ist mit dem Knoten 36 verbunden und seine Drain ist mit dem Knoten 46
verbunden. Das Gate des N-Kanal-MOSFET 44 ist mit dem Knoten 63 verbunden, seine Source ist an Masse
gelegt und seine Drain ist mit dem Knoten 46 verbunden. Der Verstärkungsteil des Differenzverstärkers
20 weist N-Kanal-MOSFET-Elemente 38 und 40
sowie P-Kanal-MOSFET-Elemente 48 und 42 auf, und
hat Leistungssteuer-MOSFET-Elemente 50, 60, 61 und 62. Das Gate des MOSFET 38 ist mit Vein verbunden,
seine Source ist mit dem Knoten 46 verbunden und seine Drain ist mit dem Knoten 54 verbunden. Das Gate des
MOSFET 40 ist mit dem Knoten 66 verbunden, seine Source ist mit dem Knoten 46 verbunden und seine
Drain ist mit dem Knoten 56 verbunden. Die Source des MOSFET 48 ist mit dem Knoten 58 verbunden, sein
Gate ist mit dem Knoten 54 verbunden und seine Drain ist mit dem Knoten 54 verbunden. Die Drain des
MOSFET 52 ist mit dem Knoten 56 verbunden, sein Gate üt mit dem Knoten 54 verbunden und seine Source
ist mit dem Knoten 58 verbunden. Das Gate des P-Kanal-MOSFET 50 ist mit dem Knoten 57 verbunden,
seine Source ist mit dem Knoten 58 verbunden und seine Drain ist mit dem Knoten 54 verbunden. Die Source des
ίο P-Kanal-MOSFET 60 ist mit dem Knoten Vdd
verbunden, sein Gate ist mit Vein verbunden und seine Drain ist mit dem Knoten 58 verbunden. Der
P-Kanal-MOSFET 61 und der N-Kanal-MOSFET 62
bilden einen CMOS-Inverter, dessen Ausgang mit dem Knoten 57 verbunden ist und dessen Eingang mit dem
Knoten 63 verbunden ist
Die Fig.2 veranschaulicht eine Komparator/Inverter-Schaltung
mit einem einzelnen Eingang, welche im wesentlichen mit der Schaltung gemäß F i g. 1 identisch
ist, mit der Ausnahme, daß die MOSFET-Elemente 26, 60 und 69 nicht vorhanden sind und die Widerstände 28
und 68 und der Knoten 58 jeweils direkt mit Vdd verbunden sind. Die Schaltung gemäß Fig.2 ist nur
dann leistungslos, wenn Vein auf Massepotential liegt, jedoch nicht, wenn Vein bei Vdd Volt liegt. Diese
Ausführungsform ist für viele Anwendungsfälle geeignet in welchen eine Leistungsverminderung erforderlich
ist, und sie ist weniger kompliziert und teuer als die Ausführungsform gemäß F i g. 1.
Die F i g. 3 ist ein Schaltschema einer Komparator/Inverter-Schaltung
mit zwei Eingängen. Die Bezugsschaltung, der Differenzverstärker und der Ausgangsinverter
sind im wesentlichen der Schaltung gemäß F i g. 1 ähnlich. Jedoch ist bei der Schaltung gemäß F i g. 3 die
Eingangschaltung hinzugefügt, um ein gewünschtes Ansprechverhalten auf zwei Eingangssignale zu erreichen.
Die Fig.3 weist einen Eingang 12Λ auf, welcher
mit VfWi bezeichnet ist und sie hat einen weiteren
Eingang 125, welcher mit Vein2 bezeichnet ist Die
P-Kanal-MOSFET-Elemente 102 und 104 sind in Reihe zwischen Vdd und dem Knoten 106 angeordnet. Das
Gate des MOSFET 102 ist an den Eingang 12Λ angeschlossen, und das Gate des MOSFET 104 ist an
den Eingang 12Ä angeschlossen. Die N-Kanal-MOS-FET-Elemente
114 und 116 sind parallel zwischen der Masse und dem Knoten 118 angeordnet. Das Gate des
MOSFET 114 ist mit Vein ι verbunden und das Gate des MOSFET 116 ist mit Vein 2 verbunden. Der P-Kanal-MOSFET
110 und der N-Kanal-MOSFET 108 sind derartgeschaltet, daß ein Inverter zwischen Vdd und der
Masse gebildet ist. Das Gate des MOSFET 110 und des MOSFET 108 ist jeweils mit dem Knoten 106
verbunden. Es ist zu bemerken, daß die entsprechenden MOSFET-Elemente gemäß F i g. 1 dieselben Bezugszeichen
haben wie bei der Fi g. 3. Der Knoten 106 ist auch mit dem Gate des P-Kanal-MOSFET 72 verbunden. Die
Drain des MOSFET 108 und des MOSFET 110 ist jeweils mit 112 verbunden, und von dort aus ist jeweils
eine Verbindung an die Eingänge der MOSFET-EIemente 26 und 60 geführt.
■ Der P-Kanal-MOSFET 120 und der N-Kanal-MOSFET
122 bilden einen weiteren Inverter, welcher zwischen Vdd und der Masse angeordnet ist. Das Gate
des MOSFET 120 und des MOSFET 122 ist jeweils mit dem Knoten 118 verbunden, während die entsprechenden
Drain-Anschlüsse mit den Knoten 124 verbunden sind. Der Knoten 124 ist mit dem Gate des MOSFET 35
und dem Gate des MOSFET 50 verbunden. Der
Widerstand R1 der Bezugsschaltung ist zwischen dem
Knoten 66 und dem Knoten 106 angeordnet. Der Widerstand R 2 ist zwischen dem Knoten 66 und dem
Knoten 118 angeordnet.
Es ist ersichtlich, daß die Anordnung gemäß F i g. 1 im wesentlichen zu einem CMOS-Inverter äquivalent ist,
der einen sehr genauen Übergangspunkt aufweist. Weiterhin ist die Anordnung äquivalent zu einem
CMOS-Inverter, bei welchem der Gleichstrom des Inverters auf Null abfällt, wenn das Eingangssignal bei
Vdd oder auf Massepotential liegt. Bei dieser Schaltung
ist der Obergangspunkt fast unabhängig von den Verarbeitungsveränderungen oder Betriebsveränderungen.
Dies ist bei einem normalen CMOS-Inverter nicht der Fall. Der Übergangspunkt ist definiert als derjenige
Wert von Vein, welcher erforderlich ist, damit das Ausgangssignal gleich der Hälfte von Vdd ist. Für
herkömmliche CMOS-Herstellungsverfahren kann der
Übergangspunkt eines CMOS-Inverters eines bestimmten Entwurfs um ± 1 Volt gegenüber einem Nennwert
schwanken, und zwar für Vdd gleich 10 Volt. Die Schaltung gemäß Fig. 1 überwindet diesen Nachteil
dadurch, daß ihr Übergangspunkt für Vdd gleich 10 Volt nur etwa ±50 Millivolt über dem üblichen Fertigungsverarbeitungsbereich
liegt. Die Schaltung gemäß F i g. 1 ist nahezu unabhängig von Verarbeitungsveränderungen
und relativen Impedanzen der verschiedenen P-Kanal-Einrichtungen und N-Kanal-Einrichtungen. Es
ist wichtig, daß das Paar von N-Kanal-MOSFET-Elementen,
welches aus dem N-Kanal-MOSFET-Elementen
38 und 40 gebildet wird, sowie das Paar von P-Kanal-MOSFET-EIementen 48 und 52 eine so geringe
Versatzspannung wie möglich aufweisen (das heißt, Differenz in der Schwellenspannung). Bei einer
integrierten Schaltung kann die Versatzspannungs-Schwankung durch geeignete topografische Ausbildung
auf ein Minimum gebracht werden.
Die Schaltung gemäß F i g. 1 weist im wesentlichen eine Stromspiegel-Energiequelle, einen Differenzverstärker,
einen Ausgangspuffer und zugehörige Schaltereinrichtungen auf. um die Schaltung für die logische »0«
und die logische »1« als Eingangssignale leistungslos werden zu lassen.
Die Schaltung gemäß F i g. 1 arbeitet folgendermaßen: Zunächst sei angenommen, daß Vein gleich 0 Voit ist
Dann ist der MOSFET 35 abgeschaltet und es fließt kein Strom im Knoten 34 der Stromquelle. Der MOSFET 38
des Differenzverstärkers ist ebenfalls abgeschaltet, so daß kein Strom durch diesen Zweig des Differenzverstärkers
20 fließt Aufgrund der Wirkung der Lasteinrichtungen 4» und 52 ist der MOSFET 52 im Zustand
einer sehr hohen Impedanz. Um zu gewährleisten, daß der MOSFET 52 abgeschaltet ist, bringt der MOSFET
50 den Knoten 54 auf VDD. Da der MOSFET 64
abgeschaltet ist, gehen der Knoten 63 und der Knoten 66 auf VpD- Der MOSFET 40 und der MOSFET 44
werden eingeschaltet wodurch gewährleistet wird, daß der Knoten 56 auf Massepotential bleibt wodurch
wiederum bewirkt wird, daß VAus&uf Vb0VoIt bleibt
Wenn Vein anzusteigen beginnt, und die N-Kanal-Schwelle
überschreitet werden der MOSFET 35 und der MOSFET 64 eingeschaltet Dann fließt Strom in der
Stromquelle. Es wird angenommen, daß der in der Stromquelle fließende Strom im wesentlichen durch den
Widerstand R^ bestimmt wird. Es wird auch der Knoten
auf Masse gebracht Es wird weiterhin angenommen, daß die Reihenschaltung aus den Widerständen R 1 und
R 2 einen wesentlich größeren Widerstandswert hat als der Widerstand des MOSFET 64 und des MOSFET 69
im eingeschalteten Zustand. Der Knoten 66 befindet sich dann auf Vref = [R 21(R 1 + R 2)] VDD.
Da die MOSFET-Elemente 50 und 44 nun abgeschaltet
sind, ist der Differenzverstärker in seinem aktiven Bereich. Wenn Vein sich Vref nähert, befindet sich der
Differenzverstärker im Bereich hoher Verstärkung, und der Knoten 56 nähert sich mit einem steilen Anstieg
Vdd· Während dieses Übergangs geht der Knoten 56 durch den Übergangspunkt des Ausgangspuffers,
welcher durch den MOSFET 74 und den MOSFET 76 gebildet wird. V/ti/sgehtvon VOc auf Massepotential.
Wenn die Größe von Vein — Vdd kleiner wird als die P-Kanal-Schwellenspannung, werden der MOSFET 26
und der MOSFET 60 abgeschaltet, wodurch der Strom durch die Stromquelle und den Differenzverstärker
abgeschaltet wird. Der MOSFET 69 wird abgeschaltet, wodurch die Knoten 66 und 70 auf Massepotential
gebracht werden. Dadurch wird der MOSFET 72 durchlässig, wodurch gewährleistet ist, daß der Knoten
56 auf Vdd Volt bleibt. Deshalb wirkt die Schaltung wie ein außerordentlich genauer Übergangspunkt-Komparator/Inverter,
welcher leistungslos ist, wenn das Eingangssignal Vein entweder auf Massepotentiai oder
bei Vdd Volt liegt.
Die Fig.2 zeigt dieselbe Schaltung wie Fig. 1, mit
der Ausnahme, daß diese Schaltung nur leistungslos wird, wenn Vein auf Massepotential liegt. Diese
Schaltung könnte beispielsweise für eine integrierte Großschaltung zweckmäßig sein, bei welcher eine
monostabile Schaltung oder ein Oszillator mit einem einzigen Anschluß wünschenswert ist, so daß ein
Bereitschafts-Null-Energie-Modus gebildet wird.
Die Schaltung gemäß F i g. 3 ist im wesentlichen zu der Schaltung in der F i g. 1 äquivalent, mit der
Ausnahme, daß ein weiterer Eingang vorhanden ist Der Ausgang der Schaltung wird tiefgelegt, wenn einer der
beiden Eingänge oder beide Eingänge ein Eingangssignal Vfw haben, welches größer ist als Vref- Diese
Schaltung ist anwendbar, wenn sie in Verbindung mit dem Komparator mit einem einzigen Eingang gemäß
F i g. 1 arbeitet.
Es sei zunächst angenommen, daß bei der Schaltung gemäß F i g. 3 Vein\ und Veini beide auf Massepotential
liegen. Weil der MOSFET 114 und der MOSFET 116 abgeschaltet sind, befinden sich die Knoten 118 und 106
auf Vdd- Deshalb ist der Knoten 66 bei Vdd Volt und es
fließt kein Strom durch die Bezugswiderstände R 1 und R 2. Die Knoten 124 und 112 sind auf Massepotential,
deshalb ist der MOSFET 35 abgeschaltet wodurch verhindert wird, daß ein Strom durch die Stromquelle
des Differenzverstärkers fließt. Der MOSFET 40 und der MOSFET 44 sind eingeschaltet, und deshalb liegt
der Knoten 56 auf Massepotential was dazu führt daß der Ausgang auf Vdd liegt
Wenn entweder VEm\ oder VEin2 anzusteigen beginnt
und die N-Kanal-Schwellenspannung überschreitet,
wird der Knoten 118 auf Massepotential gebracht. Es sei
angenommen, daß die Summe der Widerstände der Bjzugswiderstände Al und R2 viel größer ist als der
Einschaltwiderstand der MOSFET-Elemente 114, 116, 104 und 102. Der Knoten 66 wird von Vdd Volt auf das
Potential Vref gebracht welches durch die obige Gleichung vorgegeben ist Der Knoten 124 geht auf Vdd
Volt wodurch der MOSFET 35 eingeschaltet wird und der Differenzverstärkerteil aktiviert wird. Wenn Veini
oder Vein2 sich Vref nähert befindet sich der
Differenzverstärker in seinem Bereich hoher Verstärkung, und der Knoten 56 nähert sich Vdd sehr steil, was
der Verstärkung des Differenzverstärkerteils entspricht. Der Knoten 56 geht durch den Übergangspunkt des
Ausg.ingspuffers, welcher aus den MOSFET-Elementen 74 und 76 besteht, und Vaus geht von Vdd auf
Massepotential. Wenn die Größe von Vein — Vdd geringer wird als die P-Kanal-Schwellenspannung,
werden die Knoten 118 und 106 auf Massepotential gelegt. Der Bezugsknoten 66 geht auch auf Massepotential.
Der Knoten 112 geht auf Vdd, wodurch die MOSFET-Elemente 26 und 60 abgeschaltet werden,
wodurch wiederum verhindert wird, daß irgendein Strom durch die Stromquelle des Differenzverstärkers
fließt. Der MOSFET 72 wird eingeschaltet und gewährleistet, daß der Knoten 56 hochgelegt bleibt,
wodurch bewirkt wird, daß Vaus tief bleibt. Für alle Kombinationen der Eingangssignale, welche VOo sind
oder dem Massepotential entsprechen, ist die Schaltung leistungslos.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung mit einem exakten Übergangspunkt und mit einer Eingangsstufe zur
Aufnahme eines Eingangssignals, einer ersten Spannungsklemme und einer zweiten Spannungsklemme, einer Bezugseinrichtung zwischen der
ersten und der zweiten Spannungsklemme, um eine Bezugsspannung zu erzeugen, einer ersten Verstärkereinrichtung,
welche an die Bezugsemrichtung angeschlossen ist, um in Reaktion auf das Eingangssignal
ein verstärktes Signal zu erzeugen, welches einen ersten Obergangspunkt aufweist, der durch die
Bezugsspannung festgelegt ist, einer zweiten Verstärkereinrichtung
die mit der ersten Verstärkereinrichtung verbunden ist, um ein verstärktes invertiertes
Ausgangssignal zu erzeugen, welches einen zweiten Obergangspunkt hat, der durch den ersten
Übergangspunkt in Reaktion auf das verstärkte Signal bestimmt ist, mit ferner einer ersten und
zweiten Energiesteuervorrichtung zum selektiven Verbinden der Bezugseinrichtung und der ersten
Verstärkereinrichtung mit den Spannungsklemmen, wobei die erste Energiesteuereinrichtung die Bezugseinrichtung
in selektiver Weise elektrisch mit der ersten oder der zweiten Spannungsklemme verbindet, dadurch gekennzeichnet, daß
die erste Energiesteuereinrichtung (69, 64) in selektiver Weise die Bezugseinrichtung (65, 68)
elektrisch mit der ersten oder der zweiten Spannungsklemme in Reaktion auf das Eingangssignal
verbindet und daß die zweite Energiesteuereinrichtung (44, 60) in selektiver Weise die erste
Verstärkereinrichtung (38,40) mit der ersten und der zweiten Spannungsklemme in Reaktion auf das
Eingangssignal verbindet.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Verstärkereinrichtung
(38, 40) als Differenzverstärker ausgebildet ist, dem die Bezugsspannung an einem ersten Steuereingang
zugeführt wird und dem das Eingangssignal an einem zweiten Steuereingang zugeführt wird.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zweite Verstärkereinrichtung
(74,76) als komplementärer MOS-Inverter
ausgebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/781,076 US4103190A (en) | 1977-03-25 | 1977-03-25 | Complementary power saving comparator/inverter circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2811074A1 DE2811074A1 (de) | 1978-10-05 |
DE2811074C2 true DE2811074C2 (de) | 1983-10-27 |
Family
ID=25121606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2811074A Expired DE2811074C2 (de) | 1977-03-25 | 1978-03-14 | Komplementäre, leistungslose Komparator/Inverter-Schaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4103190A (de) |
JP (1) | JPS603249B2 (de) |
DE (1) | DE2811074C2 (de) |
FR (1) | FR2385269A1 (de) |
GB (1) | GB1596226A (de) |
HK (1) | HK40882A (de) |
MY (1) | MY8300193A (de) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4183020A (en) * | 1977-09-19 | 1980-01-08 | Rca Corporation | Amplifier with field effect and bipolar transistors |
US4262221A (en) * | 1979-03-09 | 1981-04-14 | Rca Corporation | Voltage comparator |
US4463270A (en) * | 1980-07-24 | 1984-07-31 | Fairchild Camera & Instrument Corp. | MOS Comparator circuit |
US4409501A (en) * | 1981-07-20 | 1983-10-11 | Motorola Inc. | Power-on reset circuit |
DE3300869A1 (de) * | 1982-01-26 | 1983-08-04 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Logischer cmos-schaltkreis |
JPS59186406A (ja) * | 1983-04-07 | 1984-10-23 | Sony Corp | レベル検出回路 |
US4518879A (en) * | 1983-08-31 | 1985-05-21 | Solid State Scientific, Inc. | Stable rail sense amplifier in CMOS memories |
US4533876A (en) * | 1983-10-18 | 1985-08-06 | American Microsystems, Inc. | Differential operational amplifier with common mode feedback |
US4612499A (en) * | 1983-11-07 | 1986-09-16 | Texas Instruments Incorporated | Test input demultiplexing circuit |
GB2155715B (en) * | 1984-03-14 | 1987-07-08 | Motorola Inc | Cmos power-on detection circuit |
GB2176959B (en) * | 1985-06-18 | 1989-07-19 | Motorola Inc | Cmos power-on detection circuit |
US4667337A (en) * | 1985-08-28 | 1987-05-19 | Westinghouse Electric Corp. | Integrated circuit having outputs configured for reduced state changes |
US4670671A (en) * | 1986-02-19 | 1987-06-02 | Advanced Micro Devices, Inc. | High speed comparator having controlled hysteresis |
EP0264614A1 (de) * | 1986-09-11 | 1988-04-27 | Matsushita Electric Industrial Co., Ltd. | MOSFET-Treiberschaltung mit Schutz gegen Durchschlag infolge transierter Spannungen |
JPH0564424A (ja) * | 1991-08-28 | 1993-03-12 | Sharp Corp | 半導体装置の電圧降下回路 |
US5557221A (en) | 1992-06-15 | 1996-09-17 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
US5517134A (en) * | 1994-09-16 | 1996-05-14 | Texas Instruments Incorporated | Offset comparator with common mode voltage stability |
JP3258229B2 (ja) * | 1996-03-18 | 2002-02-18 | 株式会社東芝 | レベル変換回路及び半導体集積回路 |
US6909659B2 (en) * | 2001-08-30 | 2005-06-21 | Micron Technology, Inc. | Zero power chip standby mode |
US6953328B2 (en) * | 2002-10-10 | 2005-10-11 | Independent Natural Resources, Inc. | Buoyancy pump device |
US7640444B2 (en) * | 2006-01-26 | 2009-12-29 | Nils Graef | Systems and methods for low power bus operation |
US20070208968A1 (en) * | 2006-03-01 | 2007-09-06 | Anand Krishnamurthy | At-speed multi-port memory array test method and apparatus |
US20080030240A1 (en) * | 2006-08-04 | 2008-02-07 | Eric Scheuerlein | Low systematic offset, temperature independent voltage buffering |
FR2911445B1 (fr) * | 2007-01-16 | 2009-02-27 | Commissariat Energie Atomique | Amplificateur a transconductance a linearite amelioree |
DE102007019356A1 (de) * | 2007-04-23 | 2008-10-30 | Micronas Gmbh | LIN-Receiver |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
FR2199123B3 (de) * | 1972-09-13 | 1975-10-17 | Schlumberger Compteurs | |
US3943380A (en) * | 1974-07-26 | 1976-03-09 | Rca Corporation | Keyed comparator |
US3956708A (en) * | 1974-09-11 | 1976-05-11 | Motorola, Inc. | MOSFET comparator |
US3984780A (en) * | 1974-09-11 | 1976-10-05 | Motorola, Inc. | CMOS voltage controlled current source |
US3947778A (en) * | 1974-09-11 | 1976-03-30 | Motorola, Inc. | Differential amplifier |
DE2542403A1 (de) * | 1974-11-26 | 1976-08-12 | Rca Corp | Komparatorschaltung |
US3961279A (en) * | 1975-01-29 | 1976-06-01 | National Semiconductor Corporation | CMOS differential amplifier circuit utilizing a CMOS current sinking transistor which tracks CMOS current sourcing transistors |
US3976895A (en) * | 1975-03-18 | 1976-08-24 | Bell Telephone Laboratories, Incorporated | Low power detector circuit |
-
1977
- 1977-03-25 US US05/781,076 patent/US4103190A/en not_active Expired - Lifetime
-
1978
- 1978-02-06 GB GB4716/78A patent/GB1596226A/en not_active Expired
- 1978-02-22 FR FR7805121A patent/FR2385269A1/fr active Granted
- 1978-03-14 DE DE2811074A patent/DE2811074C2/de not_active Expired
- 1978-03-24 JP JP53034003A patent/JPS603249B2/ja not_active Expired
-
1982
- 1982-09-16 HK HK408/82A patent/HK40882A/xx unknown
-
1983
- 1983-12-30 MY MY193/83A patent/MY8300193A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
DE2811074A1 (de) | 1978-10-05 |
MY8300193A (en) | 1983-12-31 |
GB1596226A (en) | 1981-08-19 |
JPS53119647A (en) | 1978-10-19 |
JPS603249B2 (ja) | 1985-01-26 |
HK40882A (en) | 1982-09-24 |
FR2385269B1 (de) | 1982-08-13 |
FR2385269A1 (fr) | 1978-10-20 |
US4103190A (en) | 1978-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2811074C2 (de) | Komplementäre, leistungslose Komparator/Inverter-Schaltung | |
DE2425973C3 (de) | Komplementär-Feldeffekttransistor-Verstärker | |
DE3523400C2 (de) | Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite | |
DE2641860A1 (de) | Integrierte stromversorgungsschaltung | |
DE2541352C2 (de) | Oszillator in C-MOS-Technologie | |
DE3423017C2 (de) | ||
DE3416268C2 (de) | Stromverstärkungseinrichtung | |
EP0483537B1 (de) | Stromquellenschaltung | |
DE2855303C2 (de) | ||
EP0591561B1 (de) | Integrierte Schaltung zur Erzeugung eines Reset-Signals | |
DE4133902A1 (de) | Cmos-leistungsverstaerker | |
EP0275940B1 (de) | Differenzverstärker mit steuerbarer Leistungsaufnahme | |
DE3723919A1 (de) | Vergleichsschaltung | |
EP0499673B1 (de) | Regelschaltung für einen Substratvorspannungsgenerator | |
DE3624207A1 (de) | Einstufiger differenz-operationsverstaerker mit hoher leerlaufverstaerkung | |
DE3106524C2 (de) | ||
DE2108101C3 (de) | Schalterstromkreis | |
DE2749051A1 (de) | Mos-eingangspuffer mit hysteresis | |
DE2543403C3 (de) | Schaltungsanordnung zur pegelabhänigigen Veränderung der Eingangsimpedanz eines Verstärkers für bipolare Signale | |
DE3717922C2 (de) | ||
DE3021678A1 (de) | Lineare differenzverstaerkerschaltung | |
DE3043951A1 (de) | Komplementaer-symmetrischer verstaerker | |
EP0351708A2 (de) | Differenzverstärker mit extern steuerbarer Leistungsaufnahme | |
DE2839459A1 (de) | Schaltungsanordnung zur signalpegelumsetzung | |
DE3700296A1 (de) | Halbleiter-differenzverstaerker |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8126 | Change of the secondary classification |
Ipc: H03K 19/094 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |