DE2809966C2 - Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften - Google Patents

Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften

Info

Publication number
DE2809966C2
DE2809966C2 DE2809966A DE2809966A DE2809966C2 DE 2809966 C2 DE2809966 C2 DE 2809966C2 DE 2809966 A DE2809966 A DE 2809966A DE 2809966 A DE2809966 A DE 2809966A DE 2809966 C2 DE2809966 C2 DE 2809966C2
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
substrate
voltage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2809966A
Other languages
English (en)
Other versions
DE2809966A1 (de
Inventor
Kenneth Kotecha Harish Narandas Manassas Va. Beilstein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2809966A1 publication Critical patent/DE2809966A1/de
Application granted granted Critical
Publication of DE2809966C2 publication Critical patent/DE2809966C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • H03K19/09443—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type using a combination of enhancement and depletion transistors

Description

Die Erfindung bezieht sich auf mit Feldeffekttransistoren aufgebaute Inverterschaltkreise mit einer verbesserten Laststromcharakteristik entsprechend dem Oberbegriff des Patentanspruchs 1.
Ein bei Inverterschaltungen mit Isolierschicht-Feldeffekttransistoren zu beobachtender wesentlicher Nachteil besteht darin, daß diese Schaltungen relativ schlechte Stromtreibereigenschaften aufweisen. Ein Isolierschicht-Feldeffekttransistor (IGFET) stellt praktisch einen modulierten Widerstand dar, so daß derartige IG-FET-Schaltungen große RC-Zeitkonstanten aufweisen, insbesondere während des Schaltübergangs beim Abschalten kapazitiver Lasten. Dieser Mangel fällt besonders dann ins Gewicht, wenn ein solcher IGFET-Inverter als sog. off-chip-Treiber für einen hochintegrierten Schaltkreis eingesetzt wird, d. h., nicht direkt mit der jeweiligen integrierten Schaltung zusammen ausgebildet ist, deren Kapazitäten er aufladen muß. Im folgenden soll k'irz auf die nach dem Stande der Technik verfügbaren derartigen IGFET-Inverterschaltungen eingegangen werden.
Der einfachste IGFET-Inverterschaltkreis besteht aus einem in Reihe zu einem IGFET vom Anreicherungstyp geschalteten Widerstand. Der Source-Anschluß des IGFET wird dabei an ein Referenzpotential bzw. Massepotential gelegt und der Widerstand liegt an einer Drain-Spannungsquelle. Die Ausgangsspannung dieser Schaltung wird am Verbindungpunkt zwischen dem Widerstand und dem IGFET abgenommen. Im Ausschaltzustand des Anreicherungstransistors liegt die Ausgangsspannung praktisch auf dem Drain-Potential der Versorgungsspannung, was typisch dem logischen »Eins«-Pegel entspricht. Wird der Anreicherungstransistor eingeschaltet, wird der Ausgang (unter Voraussetzung eines N-Kanal-Transistors) auf einem Spannungspegel abgesenkt, der in der Nähe der Bezugsspannung liegt und typisch dem logischen »Null«-Pegel entspricht. Dieser Spannungspegel für den logischen »Null«-Zustand hängt von dem Widerstandsverhältnis des Anreicherungs-IGFET und dem Lastwiderstand ab. Obwohl die Verwendung eines einfachen Widerstandes als Lastelement den Vorteil aufweist, daß einer der Ausgangspegel gleich der Drain-Versorgungsspannung ist, erweist sich ein solcher Schaltkreis nicht als günstig in einer integrierten Schaltungsausführung. Ein aus Verlustleistungsgründen zur Erzielung eines ausreichen hohen Widerstandswertes vorzusehendes Diffusionsgebiet auf dem Halbleiterchip würde nämlich einen erheblichen Anteil der Halbleiteroberfläche erfordern.
Als Ersatz für einen derartigen diffundierten Lastwiderstand ist die Verwendung eines Anreicherungs-IG-FET bekannt, dessen Gate- und Drain-Anschlüsse miteinander verbunden an der Drain-Versorgungsspannung liegen. Diese Schaltung weist jedoch den Nachteil auf, daß der Spannungspegel für die logische »Eins« am Ausgang nur ein Potential erreichen kann, das der Drain-Spannung abzüglich des Wertes einer Schwellcnspannung des Last-IGFET entspricht, wobei die Schwellenspannung in typischen Fällen größer als ein
Volt ist Ein weiterer Nachteil liegt darin, daß der Ausgangsstrom des Lastelements sehr schnell abnimmt, wenn die Spannung am Ausgangsknoten und damit das Source-Potential des Last-IGFET in Folge des stets in seinem Sättigungsbereich vorgespannter; Lasttransistors zunimmt Dieser Typ von Inverterschaltung wird deshalb auch als Inverter mit gesättigter Last bezeichnet
Eine weitere Ausführungsform des Lastelementes in einem IGFET-Inverterschaltkreis verwendet einen Anreicherungs'GFET, dessen Gate an eine Spannung angeschlossen ist, die größer als die zugehörige Drain-Versorgungsspannung ist Damit wird das Lastelement stets in seinem linearen Betriebsbereich vorgespannt, so daß der unerwünschte Laststromabfall entsprechend den Verhältnissen bei Schaltungen mit »gesättigter Last« entfällt Demzufolge wird dieser Typ von Inverterschaltkreisen auch als Inverter mit linearer Last bezeichnet Der Nachteil dieser Lösung besteht in dem Erfordernis einer zusätzlichen Spannungsquelle.
Eine weitere Ausführung nach dem Stand der Technik besteht in der Verwendung eines IGFET vom Verarmungstyp, dessen Gate und Source elektrisch verbunden sind, wodurch eine hinsichtlich der oben beschriebenen Lastelemente verbesserte Laststromcharakteristik mit größerer Stromlieferung erreichbar ist. Eine Inverterschaltung dieses Lastelementtyps weist einen Anreicherungs-IGFET mit demselben Kanal-Leitfähigkeitstyp wie das Lastelement vom Verarmungstyp auf, worüber der Ausgangsknoten mit der Source-Versorgungsspannung angeschlossen ist. Der Gate-Anschluß 1es Anreicherungstransistors dient als Eingang der Inverterschaltung. Wegen der Gate-Source-Verbindung des (Last)-EIements vom Verarmungstyp bleibt beim Übergang der Ausgangspannung auf dem Wert der Drain-Versorgungsspannung der Strom am Ausgang im wesentlichen konstant, wodurch die Schaltgeschwindigkeit des Inverterschaltkreises verbessert wird.
Schließlich benutzt ein weiterer IGFET-Inverterschaltkreis nach dem Stande der Technik ein Paar kornplementärer IGFET- bzw. CMOS-Transistoren. Ein N-Kanal Anreicherungstransistor ist mit der am wenigsten positiven und ein P-Kanal Anreicherutigstransistor mit der am meisten positiven Spannungsquelle verbunden, wobei die gemeinsamen Drain-Elektroden den Ausgang bilden. Die Gate-Anschlüsse der Transistoren sind miteinander verbunden und erhalten das Eingangssignal zugeführt. Befindet sich das Eingangssignal auf seinem unteren Spannungspegel, ist der N-Kanal-Anreicherungstransistor ausgeschaltet und der P-Kanal-Anreicherungstransistor ist eingeschaltet, so daß am Ausgang der Spannungspegel der am meisten positiven Spannungsquelle vorliegt. Befindet sich das Eingangssignal auf seinem oberen Pegelwert, ist der N-Kanal-Transistor eingeschaltet und der P-Kanal-Transistor ausgeschaltet, so daß am Ausgang der Spannungspegel der am wenigsten positiven Spannungsquelle vorliegt.
Da im Ruhezustand jeweils eines der beiden Elemente dieses Transistorpaares stets ausgeschaltet ist, wird dieser Schaltkreistyp auch als dynamische Schaltung bezeichnet. Damit wird zum Ausdruck gebracht, daß er Verlustleistung nur während der eigentlichen Schaltzeiten aufnimmt. Im Gegensatz dazu benötigen die zuvor beschriebenen Schaltkreistypen Verlustleistung sowohl während ihrer Schaltzeitpunkte als auch im Ruhezustand, weshalb man sie zu den Schaltkreisen vom sog. statischen Typ rechnet.
Ein Lösung des hier angesprochenen Problems, wonach IGFET-Halbleiterschaitungen mit off-chip-Treibern benötigt werden, die ausreichend große Ströme zur Bewältigung der Kapazitätsaufladungen liefern können, besteht in dem Einsatz von Bipolartransistoren für die Treiberzwecke in einem hybriden IGFET/Bipolarkonzept Wegen der höheren Kosten im Zusammenhang mit der Notwendigkeit einer zusätzlichen Bipolarprozeßlinie wurde dieser Lösungswert nicht allgemein beschriften.
Schließlich wurde auch bereits vorgeschlagen, die eine Inverterstufe bildenden beiden Feldeffekttransistoren für das aktive Schaltelement bzw. Lastelement als Kombination eines Anreicherungs- mit einem Verarmungs-FET auszulegen, wobei die beiden Feldeffekttransistoren in gegeneinander isolierten Substratbereichen gebildet sind. Dadurch läßt sich die bei einem Spannungsanstieg am Ausgang ansonsten unvermeidliche Source-Substratspannungserhöhung des Lastelements vermeiden, woraus eine verbesserte Laststromcharakteristik resultiert.
Es ist Aufgabe der Erfindung, einen demgegenüber mit weiter verbesserten Lastcharakteristik ausgestatteten FET-Inverterschaltkreis anzugeben. Insbesondere sol es damit möglich sein, Feldeffekttransistoren vom gleichen Kanalleitfähigkeitstyp einzusetzen und dennoch CMOS-Schaltungen vergleichbare Lastcharakteristiken bei verkürzter Stufenverzögerung zu erhalten.
Die zur Lösung dieser Aufgabe wesentlichen Merkmale samt vorteilhaften Weiterbildungen finden sich in den Patentansprüchen.
Zusammengefaßt wird nach der Erfindung eine im folgenden näher beschriebene Modulation der Substratvorspannung vorgesehen. Dadurch wird die Schwellenspannung des Lastelementes in einem FET-Inverterschaltkreis in dem Maße herabgesetzt, wie die Ausgangsspannung von ihrem anfänglichen Wert aus zunimmt. Die zugehörige Schaltungsstruktur sieht für das Lastelement einen isolierten Substratbereich vor. mit dem Schaltungsmittel zum Anheben der Substratspannung verbunden sind, wenn das Source-Potential des Lastelementes ansteigt. Bevorzugt findet ein zweistufiger Inverterschaltkreis Anwendung, dessen erste Stufe als Spannungsquelle für die Modulationsspannung dient. Der Ausgang der ersten Inverterstufe ist mit dem isolierten Substrat des Lastelementes in der zweiten Inverterstufe verbunden, so daß das Lastelement in der zweiten Inverterstufe derart mit einer modulierten Substratvorspannung betrieben wird, daß sich dessen Substratpotential schneller ändert als dessen Source-Potential. Die derart aufeinander abgestimmten Potentialveränderungen des Substrats relativ zur Source resultieren in einer Verringerung der Schwellenspannung in dem Maße, wie die Ausgangsspannung der zweiten Inverterstufe zunimmt.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigt:
Fig. IA ein schematisches Schaltbild eines Inverterschaltkreises nach einem älteren Vorschlag mit einem Lastelement mit isoliertem Substrat;
Fig. IB eine Veranschaulichung der Laststromcharakteristik für den Schaltkreis von Fig. IA;
F i g. 2 eine Querschnittdarstellung durch die Halbleiteranordnung für den Inverterschaltkreis nach Fig. IA;
Fig. 3 ein schematisch verallgemeinertes Schaltbild eines Inverterschaltkreises;
Fig.4 eine Veranschaulichung der normierten Last-
kennlinien für einen Schaltkreis entsprechend F i g. 3;
Fig.5 eine Veranschaulichung der Ausgangskennlinien für das Lastelement T2 in F i g. 6 für verschiedene Source-Substratvorspannungen;
Fig.6 ein schematisches Schaltbild des hinsichtlich seiner Substratvorspannung modulierten Inverterschaltkreises nach der Erfindung und
Fig. 7 einen Hinweis auf die Anwendung der Substratmodulation auf Lastelemente vom Bootstrap-Typ.
Bevorzugt werden bei den hier beschriebenen Schaltkreisen Anreicherungs- und Verarmungstransistoren vom N-Kanaltyp eingesetzt N-Kanal-Anreicherungstransistoren werden hergestellt, indem beabstandet N-Typ Source und Drain-Gebiete in ein Substrat vom P-Typ eindiffundiert werden. Über dem Kanalgebiet zwischen Source und Drain wird eine Isolierschicht, z. B. aus Siliciumdioxid, und darüber eine leitende Gate-Elektrode gebildet. Unter der Annahme, daß das Sourcegebiet eines solchen Transistors auf Massepotential liegt und das Drain-Gebiet auf einen positiven Spannungswert vorgespannt ist, wird der Transistor stets dann leitend werden, wenn seine Gate-Source-Spannung Vcs positiver ist als die Schwellenspannung W, wobei V7 einen positiven Wert aufweist. Ist Vcs geringer als Vt, wird praktisch keine Stromleitung auftreten.
N-Kanal Isolierschicht-Feldeffekttransistoren vom Verarmungstyp weisen im wesentlichen denselben Aufbau auf, wie oben beschrieben wurde, jedoch mit der Ausnahme, daß zwischen den diffundierten Gebieten ein normalerweise mittels Ionenimplantation hergestellter N-Kanal besteht. Ein Verfahren zur Implantation solcher N-leitfähigen Kanäle zur Herstellung von Verarmungstransistoren ist beschrieben im Artikel von L. Forbes »N-Channel Ion-implanted Enhancement/Dipletion FET Circuit and Fabrication Technology«, im IEEF. Journal of Solid State Circuits, Vol. SC-8, Juni 1973, Seiten 226 bis 230. N-Kanal Verarmungstransistoren weisen eine Schwellenspannung auf, die stets negativ ist, so daß sie bei Null-Spannung negativer Gate-Source-Spannungen leitend sind.
Im Rahmen der vorliegenden Erfindung können gleichermaßen auch P-Kanal Transistoren anstelle der beschriebenen N-Kanal Transistoren eingesetzt werden. P-Kanal Anreicherungs- und Verarmungstransistoren arbeiten in derselben Weise wie die entsprechenden N-Kanal Transistoren, jedoch mit der Ausnahme, daß die Spannungspolaritäten umgekehrt sind. Im Rahmen dieser Beschreibung entspricht deshalb die Bezeichnung »unterer Spannungspegel« der Source-Spannung, die üblicherweise Massepotential bedeutet, und der Ausdruck »oberer Spannungspegel« steht entsprechend für die Drain-Spannung, die für einen P-Kanal Transistor eine negative und für den N-Kanal eine positive Spannung sein wird. Gelegentlich wird es zweckmäßig sein, die Drain-Spannungspegel mit »logischer Eins-Pegel« zu bezeichnen, was für einen P-Kanal Transistor eine Spannung im typischen Bereich von —5 bis — 17 Volt und für einen N-Kanal Transistor einen typischen Bereich von +5 bis +17 Volt bedeuten wird. In gleicher Weise wird das Source- oder Massepotential gelegentlich zweckmäßig als »logischer Null-Pegel« bezeichnet werden, wobei dafür ein Bereich von 0 bis 2,2 Volt als positive Spannung für N-Kanal Transistoren bzw. als negative Spannung für P-Kanal Transistoren anzusehen ist
Das schematische Schaltbild eines verbesserten IG-FET-Inverterschaltkreises nach dem genannten älteren Vorschlag mit einem in einem isolierten Substratbereich angeordneten Lastelement ist in Fig. IA dargestellt, wobei die zugehörige Laststromkennlinie in F i g. 1B gezeigt ist. Zur Erleichterung des Vergleichs ist in F i g. 1B die entsprechende Kennlinie für einen üblichen Anreicherungs-ZVerarmungstransistor-Inverterschaltkreis
mit aufgenommen. Der in F i g. IA im Schaltbild gezeig- ' te Inverterschaltkreis kann in einer in Fig.2 im Quer^ schnitt gezeigten Halbleiterstruktur realisiert werden. Der Inverterschaltkreis von Fig. IA enthält einen Anreicherungs-IGFET als aktives Element 2 in einem er- ■ sten Bereich 4 des P-Ieitfähigen Halbleitersubstrates 6. Der Anreicherungs-IGFET 2 ist mit seiner Drain 8 an > einen Ausgangsschaltungsknoten 10, mit seiner Source j-12 an ein Source-Potential, in diesem Fall Massepotenti- ^1 al, und mit seinem Gate 14 an eine Eingangssignalspan- |j nung Ve angeschlossen. Dieser erste Bereich 4 des Sub- if strats 6 liegt auf einem ersten Substratpotential Vss- In einem zweiten Substratbereich 18, der von dem ersten Bereich 4 elektrisch isoliert ist, ist ein Verarmungs-IG-FET als Lastelement 16 angeordnet. Für die elektrische Isolation des Verarmungstransistors 16 ist ein gesperrter PN-Übergang 20 vorhanden, der zwischen dem N-leitfähigen Isolationsdiffusionsgebiet 22 und dem P-leitfähigen Substrat 6 gebildet wird. Das Lastelement 16 vom Verarmungstyp weist eine Verbindung seiner Source 24 mit seinem Gate 26 auf, die elektrisch mit dem von dem PN-Übergang umgebenen isolierten Substrat 18 verbunden ist. Die Source 24, das Gate 26 sowie der isolierte Substratbereich 18 sind mit dem Ausgang 10 des Inverterschaltkreises gemäß der Anordnung in F i g. 2 verbunden. Die Drain-Elektrode 28 liegt an einer f Drain-Versorgungsspannungsquelle Vdd· Diese Drain- < Spannung Vdd kann wahlweise mit dem N-leitfähigen Isolationsdiffusionsgebiet 22 verbunden sein, um dessen Sperrvorspannungszustand in bezug auf das Substrat 4 aufrechtzuerhalten. In diesem Fall sollte zur Flächenreduzierung des Lastelements vorteilhaft das Drain-Diffusionsgebiet 28 sowie das Isolations-Diffusionsgebiet 22 miteinander verschmolzen werden.
Für den in F i g. 1A gezeigten Inverterschaltkreis haben sowohl der Verarmungstyp-IGFET 16 wie auch der Anreicherungstyp-IGFET 2 denselben Kanal-Leitfähigkeitstyp, d. h. entweder einen P- oder einen N-Kanal.
Die Schaltung nach F i g. 1A beseitigt den Anstieg der Source-Substratvorspannung des Lastelements 16 vom Verarmungstyp, und liefert so für den Inverterschaltkreis eine in F i g. 1B gezeigte verbesserte Lastcharakteristik.
Die verminderte Stromlieferung eines konventionellen Anreicherungs-ZVerarmungs-IGFET-Inverterschaltkreises im Zustand des hohen Ausgangsspannungspegels (vgl. F i g. 1 B) ist bewirkt durch einen entsprechenden Anstieg der Source-Substratvorspannung bei gleichzeitiger Verminderung der Drain-Source-Vorspannung. Durch die Vermeidung des Anstiegs der Source-Substratvorspannung wird die in F i g. 1B dargestellte verbesserte Charakteristik erhalten, da dann die Herabsetzung der Drain-Source-Vorspannung allein verantwortlich für den Ausschaltvorgang ist
Die in F i g. 1A gezeigte Source-Substratverbindung des Verarmungstyp-Lastelementes kann in üblichen Anreicherungs-Verarmungstyp-Inverterschaltkreisen
nicht hergestellt werden, in denen sowohl das aktive Schaltelement 2 als auch das Lastelement 16 sich dasselbe Substrat teilen. Es ist vielmehr notwendig, das Substrat des Lastelementes 16 von dem Substratanteil für das aktive Schaltelement 2 zu isolieren. Das wird entsprechend der in F i g. 2 gezeigten Lösung durch Ver-
wendung einer Isolationsdiffusion 22 bewirkt, die mit einer den entsprechenden PN-Übergang sperrenden Spannung Vdd verbunden wird. In F i g. 2 ist diese Anordnung für ein p-leitfähiges Substrat gezeigt.
Im Rahmen der Erfindung wird eine weitere Verbesserung des in Fig. IA gezeigten Schaltkreises in der Form erreicht, daß die Schwellenspannung des Lastelements in dem Maße abnimmt, wie die Ausgangsspannung von ihrem anfänglichen Wert aus zunimmt. F i g. 6 zeigt die Schaltung eines entsprechenden Schaltkreises, bei dem für das FET-Laste!ement T2 ein isolierter Substratbereich sowie damit verbundene Schaltungsmittel in Form der Inverterstufe A vorgesehen sind, über die die Substratvorspannung von T2 in dem Maße angehoben wird, wie das Source-Potential von TI ansteigt. Der spezielle in F i g. 6 gezeigte Schaltkreis ist ein zweistufiger Inverterschaltkreis. Die erste Stufe A mit den Transistoren T3 und T4 kann als konventioneller Inverterschaltkreis ausgeführt sein, z. B. als solcher mit linearer Last, gesättigter Last oder als AnreicherungS'/Verarmungs-FET-Inverter, dessen Eingang mit der Eingangssignalspannung VV beaufschlagt wird. Der Ausgang der ersten Inverterstufe mit den Transistoren T3 und Γ 4 ist mit dem isolierten Substrat des FET-Lastelementes Γ2 einer zweiten Inverterstufe B mit den Transistoren Ti und T2, so daß das Lastelement Γ2 der zweiten Inverterstufe B hinsichtlich seines isolierten Substrats eine derart modulierte Vorspannung zugeführt bekommt, daß das Potential des isolierten Substrats sich schneller als das zugehörige Source-Potential ändert. Diese aufeinander abgestimmte Veränderung des Potentials des isolierten Substrats relativ zum Source-Potential für Tl vermindert die Schwellenspannung, wenn die Ausgangsspannung der zweiten Stufe zunimmt. In bevorzugter Ausführungsform können die erste und zweite Stufe Verarmungstyp-Lastelemente TI und T 4 mit einem isolierten Substrat enthalten.
Zur Verbesserung der Betriebseigenschaften derartiger Schaltungen wurden verschiedene grundsätzliche Schaltungsanordnungen sowohl mit P-Kanal als auch N-Kanal Feldeffekttransistoren vorgeschlagen. Beispielsweise ist bei dem in F i g. 3 gezeigten Inverterschaltkreis mit N-Kanal Feldeffekttransistoren bei einer Verbindung des Gates des Last-Feldeffekttransistors mit seinem Drain-Anschluß an Vdd die als Kurve 31 in F i g. 4 gezeigte Lastcharakteristik erzielbar.
Dies entspricht der eingangs abgehandelten Schaltungskonfiguration mit sog. gesättigter Last Festzuhalten ist, daß der Stromabfall bei zunehmender Ausgangsspannung Κι durch folgende Einflüsse bedingt ist:
a) Verminderung der Gate-Source-Vorspannung des Lastelements;
b) Verminderung der Substrat-Source-Vorspannung, die in der Zunahme der Schwellenspannung des Lastelements resultiert und schließlich
c) Abnahme der Drain-Source-Vorspannung, wodurch der Strom durch das Lastelement abgeschaltet wird.
Eine verbesserte Lastcharakteristik für den in F i g. 3 in allgemeiner Form gezeigten Inverterschaltkreis ließe sich erreichen, wenn das Gate des Lastelementes mit einer Spannungsquelle verbunden würde, die eine Spannung Vgl größer als Vdd lieferte. Die derart erzielbare sog. lineare Lastcharakteristik ist als Kennlinie 32 in F i g. 4 gezeigt. Bei dieser Betriebsweise wird der Stromabfall durch dieselben Faktoren, wie oben für die gesättigte Lastkennlinie beschrieben, bedingt, allerdings mit der Ausnahme, daß wegen der gegenüber Vdd größeren Gate-Vorspannung Vcz. durch Verringerung der relativen Änderung der Gate-Source-Vorspannung eine gewisse Verbesserung der Stromcharakteristik erzielt wird.
Nach einer weiteren für den in F i g. 3 allgemein dargestellten Inverterschaltkreis vorgesehene Betriebsweise wird die Verwendung eines Lastelementes vom Verarmungstyp vorgesehen, das eine negative Schwellenwertspannung aufweist, so daß bei einer Verbindung des Gates mit der Source die in F i g. 4 als Kennlinie 33 gezeigte Charakteristik erreicht wird. Dabei wird die Stromabnahme aufgrund des Faktors (a) bei gesättigter Last ausgeschaltet, da das Lastelement nunmehr eine konstante Gate-Source-Spannung von Null Volt aufweist. Das Lastelement wird in diesem Fall anfänglich im gesättigten Bereich betrieben, wobei der Strom proportional zum Quadrat der Schwellenspannung ist. Mit zunehmender Ausgangsspannung Va nimmt auch die Source-Substratvorspannung ab und die Schwellenspannung nimmt zu, wodurch ein Stromabfall bewirkt wird. Der Ausschaltvorgang findet schließlich statt, weil die Drain-Source-Vorspannung dabei auf null Volt zurückgeht.
Eine weitere Möglichkeit besteht darin, das Lastelement in dem in F i g. 3 in allgemeiner Form gezeigten Inverterschaltkreis mit einem isolierten Substratbereich vorzusehen, vgl. für den Fall von Dünnfilm-Feldeffekttransistorschaltungen das Buch »Physics of Semiconductor Devices«, von S.N. Sze, veröffentlicht im Verlag John Wiley, 1969, Seiten 568 bis 586. In diesem Fall kann durch Verbindung des Substrats mit der zugehörigen Source die Substrat-Source-Vorspannung konstant gehalten werden. Die daraus resultierende Lastcharakteristik ist mit 34 in der Darstellung von Fig.4 gekennzeichnet und hängt nur noch von den Bauelementeigenschaften ab.
Eine demgegenüber weitere Verbesserung wird nun im Rahmen der vorliegenden Erfindung dadurch erreicht, daß man die Schwellenspannung des FET-Lastelementes in dem Maße reduziert, wie die Ausgangsspannung VA von ihrem anfänglichen Wert aus über null Volt hinaus ansteigt. Da der Drain-Source-Strom in seiner Größe vom Quadrat der Schwellenspannung im isolierten Substratbereich abhängt, wird durch eine mit zunehmendem Va abnehmende Schwellenspannung die Strom- bzw. Lastcharakteristik 35 in den F i g. 4 und 5 weiter bedeutsam verbessert.
Zum besseren Verständnis dieses Zusammenhangs soll auf F i g. 5 Bezug genommen werden. Dort ist die Abhängigkeit des Drain-Source-Stromes (los) von der Drain-Source-Spannung (Vos) für verschiedene Source-Substrat-Vorspannungen bei Vcs = 0 V für das Lastelement T2 der Inverterstufe B von F i g. 6 dargestellt
Unter der Annahme von Vdd = 5 V, Vsx = — 5 V wird bei Ve = 5 V, VA ~ 0 V betragen. Nimmt Ks* zusammen mit VA zu, vorzugsweise um den gleichen Betrag, ergibt sich die resultierende Lastkennlinie 35 von F i g. 5 für den resultierenden Drain-Source-Strom. Aus der Lastkennlinie 35 geht hervor, daß bei einer modulierten Vorspannung des isolierten Substrats von T2 verbesserte Stromtreibereigenschaften des Elements gegen Ende des Einschaltvorgangs erzielt werden.
Einsatz kann ein im Rahmen der Erfindung aufgebauter Schaltkreis in sog. off-chip-Treiberschaltung finden, die gute Stromtreibereigenschaften erfordern. Ein zugehöriger Schaltkreis ist in F i g. 6 gezeigt, der aus der
grundsätzlichen Verarmungstyp-Inverterstufe B mit 72 als Lastelement in einem isolierten Substrat, das mit dem Ausgang der Inverterstufe A verbunden ist, besteht und dessen Eingang mit der Eingangssignalspannung Ve beaufschlagbar ist.
In der Inverterstufe A ist 73 hinsichtlich Source und Substrat mit einem Substratpotential von — 5 V verbunden beispielsweise so, daß der Ausgangsspannungshub Vsvb zwischen dem Substratpotential von — 5 V und der Drain-Spannung von +5 V liegt. Dieser größere Spannungshub von Vsub wird an das isolierte Substrat von 72 angelegt, so daß die Source-Substrat-Diodenvorspannung stets in Sperrichtung gepolt ist.
Für die Inverterstufe B beträgt bei einer Eingangsspannung VF = 5 V bei leitendem Transistor 71 die Ausgangsspannung VA ~ 0 V. Folglich wird TZ, der eine Schwellenspannung von über 5 V aufweist (was mittels Ionenimplantation oder einer dicken Gate-Isolierschicht erreicht werden kann) einschalten, so daß Vsub für den Inverter A — 5 V beträgt. Mit Vsub - — 5 V und VA ~ 0 V weist das Lastelement Tl für VSx einen Wert von — 5 V auf. Im anderen Extremfall, nämlich bei VE~QV, ist 71 ausgeschaltet und VA beträgt 5 V, wobei Γ3 ebenfalls ausgeschaltet ist und Vsub = 5 V beträgt. In diesem Fall beträgt V5Ar für T2 0 V. In der folgenden Tabelle sind zur Veranschaulichung verschiedene Vorspannungswerte angegeben, wenn Ve von 5 V nach 0 V umschaltet.
Tabelle
35
40
Aus der Tabelle ist ersichtlich, daß mit abnehmender Spannung VE von 5 V auf 0 V der Inverter A eine Spannungszunahme für Vsub von — 5 V auf +5 V erzeugt. Gleichzeitig erzeugt der Inverter B eine Spannungszunahme für Va und damit den Spannungshub für Gate und Source von 72 von 0 V auf +5 V. Die Source-Substrat-Spannung Vsx für 72 ändert sich dabei von — 5 V auf 0 V und entspricht damit dem Spannungshub für Va und somit der Spannung für Source und Gate von 72. Dadurch wird die Schwellenspannung W für das Lastelement 72 von ungefähr — 2 V auf — 3 V abnehmen, und zwar in dem Maße, wie sich VA seinem maxialen Wert nähert. Drmit kann ein zunehmend größerer Strom durch das Lastelement 72 fließen, wodurch die in Fig.4 gezeigte Stromcharakteristik 35 zustande kommt, die auf eine bessere Stromtreibereigenschaft während des Umschaltvorgangs hinweist.
Eine weitere Möglichkeit beim Einsatz dieses beschriebenen Konzepts besteht darin, die Schwellenspannung V7-mittels Ionenimplatation im Gate-Bereich von 72 so einzustellen, daß während des Schaltvorgangs beim Übergang von Ve von 5 V auf 0 V Vr sich von 0,2 V nach —0,8 V ändert. Daraus resultiert dann die in Fig.4 mit 36 gekennzeichnete Kennlinie. Die beschriebene Änderung der Schwellenspannung V't findet sich ebenfalls in der oben gezeigten Tabelle.
Bezüglich des Lastelements 72 sind darüber hinaus noch weitere Ausgestaltungen möglich, die jedoch dem-
VEIV VVV -5 / VWV V7ZV V7ZV
5 O -3 -5 -2,0 0,2
4 1 ·— 1 — 4 -2,2 0,0
3 2 1 -3 -2,4 -0,2
2 3 3 -2 -2,6 -0,4
1 4 5 -1 -2,8 -0,6
O 5 O -3 -0,8
gegenüber nicht so ausgeprägte Verbesserung der Lastcharakteristik bewirken. Beispielsweise kann 72 als sog. lineares Lastelement geschaltet sein, dessen Gate mit einer Spannung gleich oder größer als der Drain-Spannung verbunden ist. Weiterhin kann 72 durch einen Anreicherungstyp-FET dargestellt werden, dessen Gate mit seiner Drain verbunden ist.
Zusammengefaßt gibt die vorliegende Erfindung Maßnahmen zur Verbesserung der Betriebseigenschaften derartiger FET-Schaltkreise an, die isolierte Substratbereiche aufweisen, indem man die Substratvorspannung eines in diesen Schaltungen vorgesehenen Lastelementes »moduliert«. Nach dem gegenwärtigen Stand der Technik werden Verbesserungen der Betriebseigenschaften insbesondere durch Erhöhung der Gate-Spannungen der Lastelemente erzielt, wozu man sich der sog. Bootstrap-Techniken, vgl. z. B. US-PS 35 06 851, bedient. Durch gemeinsame Anwendung der oben beschriebenen modulierten Substratvorspannung in solchen Bootstrap-Schaltkreisen läßt sich eine demgegenüber weiter gesteigerte Leistungsfähigkeit dieser Schaltkreise erreichen. Ein Beispiel für einen mit Anreicherungstyp-Feldeffekttransistoren aufgebauten Bootstrap-Schaltkreis, dessen Lastelement 72 mit einer modulierten Substratvorspannung beaufschlagt wird, ist in F i g. 7 gezeigt. Es ist ersichtlich, daß ein konventioneller Bootstrap-Schaltkreis mit 72', 75 und CaIs Ersatz für das Lastelement 74' eingesetzt werden kann, um eine noch weiter verschnellerte Modulation der Substratvorspannung von 72'zu erreichen.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Inverterschaltkreis in integrierter Halbleiteranordnung mit einem ersten Isolierschicht-Feldeffekttransistor vom Anreicherungstyp als aktives Schaltelement, dessen Gate mit dem Schaltungseingang und dessen Drain mit dem Schaltungsausgang verbunden ist, und mit einem hinsichtlich seiner Drain-Source-Schaltstrecke zur Schaltstrecke des ersten Feldeffekttransistors in Reihe liegenden zweiten Isolierschicht-Feldeffekttransistor vom Verarmungstyp als Lastelement, wobei der das Lastelement darstellende zweite Feldeffekttransistor in einem von dem Substratgebiet des ersten Feldeffekttransistors elektrisch isolierten Substratgebiet innerhalb des gemeinsamen Substrats angeordnet ist, dadurch gekennzeichnet, daß an den isolierten Substratbereich des zweiten Feldeffekttransistors eine Modulationsspannungsquelle angeschlossen ist, die eine mit zunehmender Ausgangsspannung stärker als diese zunehmende Substratvorspannung bereitstellt und die Schwellenspannung des das Lastelement darstellenden zweiten Feldeffekttransistors mit zunehmender Ausgangsspannung verringert
2. Inverterschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsanordnung der Modulationsspannungsquelle durch einen zweiten Inverterschaltkreis (A) gebildet ist, dessen Eingang ebenfalls mit dem Schaltungseingang (Ve) und dessen Ausgang mit dem isolierten Substratbereich des zweiten Feldeffekttransistors (T2) verbunden ist (F ig. 6).
3. Inverterschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schaltungsanordnung der Modulationsspannungsquelle (Inverter A) einen dritten Feldeffekttransistor (T3) als aktives Schaltelement enthält, dessen Gate ebenfalls mit dem Schaltungseingang (VE) und dessen Source und Substrat mit dem Substrat des ersten Feldeffekttransistors (7Ί) verbunden sind, daß ferner ein vierter Feldeffekttransistor (T4) mit isoliertem Substratbereich als zugehöriges Lastelement vorgesehen ist, dessen Gate, Source und Substrat gemeinsam mit der Drain des dritten Feldeffekttransistors (T3) mit dem isolierten Substratbereich des zweiten Feldeffekttransistors (T2) verbunden sind (F i g. 6).
4. Inverterschaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einer der ein Lastelement darstellenden Feldeffekttransistoren (Γ2, Γ 4) zu einer an sich bekannten Bootstrap-Schaltung ergänzt ist (F i g. 7).
5. Inverterschaltkreis mindestens nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, 7"4) als sog. lineare Last geschaltet ist, indem an seinem Gate eine gegenüberliegende Drain-Spannung höhere Gate-Spannung angelegt ist.
6. Inverterschaltkreis mindestens nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, T4) als sog. gesättigte Last geschaltet ist, indem sein Gate mit seiner Drain verbunden ist.
7. Inverterschaltkreis mindestens nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, T4) als sog. gesättigte Last geschaltet ist,
indem sein Gate mit seiner Source verbunden ist.
8. Inverterschaltkreis nach Anspruch 7, dadurch gekennzeichnet, daß wenigstens einer der ein Lastelement darstellenden Feldeffekttransistoren (T2, Γ4) ein Verarmungstyp-Feldeffekttransistor ist.
DE2809966A 1977-03-15 1978-03-08 Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften Expired DE2809966C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/777,793 US4092548A (en) 1977-03-15 1977-03-15 Substrate bias modulation to improve mosfet circuit performance

Publications (2)

Publication Number Publication Date
DE2809966A1 DE2809966A1 (de) 1978-09-21
DE2809966C2 true DE2809966C2 (de) 1986-08-14

Family

ID=25111295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2809966A Expired DE2809966C2 (de) 1977-03-15 1978-03-08 Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften

Country Status (6)

Country Link
US (1) US4092548A (de)
JP (1) JPS53114656A (de)
DE (1) DE2809966C2 (de)
FR (1) FR2384389A1 (de)
GB (1) GB1595143A (de)
IT (1) IT1109158B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4345213A (en) * 1980-02-28 1982-08-17 Rca Corporation Differential-input amplifier circuitry with increased common-mode _voltage range
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
US4307333A (en) * 1980-07-29 1981-12-22 Sperry Corporation Two way regulating circuit
JPS6199413A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 出力回路装置
JPH038012Y2 (de) * 1985-07-11 1991-02-27
JPH038013Y2 (de) * 1985-07-11 1991-02-27
JPS6383923U (de) * 1986-11-19 1988-06-01
ATE73957T1 (de) * 1987-06-10 1992-04-15 Siemens Ag Generatorschaltung.
US4775807A (en) * 1987-06-29 1988-10-04 International Business Machines Corp. Single ended receiver circuit with hysteresis
JPH0831791B2 (ja) * 1988-12-28 1996-03-27 三菱電機株式会社 半導体装置
JPH04287418A (ja) * 1991-03-18 1992-10-13 Fujitsu Ltd 半導体集積回路
JPH0496136U (de) * 1991-08-01 1992-08-20
US5543654A (en) * 1992-01-28 1996-08-06 Thunderbird Technologies, Inc. Contoured-tub fermi-threshold field effect transistor and method of forming same
JP3179350B2 (ja) * 1996-09-09 2001-06-25 日本電気株式会社 レベルシフト回路
JP4253052B2 (ja) * 1997-04-08 2009-04-08 株式会社東芝 半導体装置
WO2000004638A1 (en) * 1998-07-14 2000-01-27 Koninklijke Philips Electronics N.V. Cmos delay circuit using substrate biassing

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506851A (en) * 1966-12-14 1970-04-14 North American Rockwell Field effect transistor driver using capacitor feedback
CA945641A (en) * 1970-04-27 1974-04-16 Tokyo Shibaura Electric Co. Logic circuit using complementary type insulated gate field effect transistors
US3749936A (en) * 1971-08-19 1973-07-31 Texas Instruments Inc Fault protected output buffer
US3912948A (en) * 1971-08-30 1975-10-14 Nat Semiconductor Corp Mos bootstrap inverter circuit
US3775693A (en) * 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS48101846A (de) * 1972-04-03 1973-12-21
US3911289A (en) * 1972-08-18 1975-10-07 Matsushita Electric Ind Co Ltd MOS type semiconductor IC device
JPS50134553A (de) * 1974-04-10 1975-10-24
US3898477A (en) * 1974-06-03 1975-08-05 Motorola Inc Self ratioing input buffer circuit
DE2443219B2 (de) * 1974-09-10 1976-09-23 Logikschaltung in komplementaer- kanal-mis-technik
US4049978A (en) * 1976-01-26 1977-09-20 Western Digital Corporation MOS high current drive circuit
US4049980A (en) * 1976-04-26 1977-09-20 Hewlett-Packard Company IGFET threshold voltage compensator
US4072868A (en) * 1976-09-16 1978-02-07 International Business Machines Corporation FET inverter with isolated substrate load

Also Published As

Publication number Publication date
JPS53114656A (en) 1978-10-06
DE2809966A1 (de) 1978-09-21
IT1109158B (it) 1985-12-16
FR2384389A1 (fr) 1978-10-13
FR2384389B1 (de) 1980-08-29
IT7820147A0 (it) 1978-02-10
US4092548A (en) 1978-05-30
JPS5716534B2 (de) 1982-04-06
GB1595143A (en) 1981-08-05

Similar Documents

Publication Publication Date Title
DE3226339C2 (de) Analoge Schaltervorrichtung mit MOS-Transistoren
DE2809966C2 (de) Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
DE69632098T2 (de) MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
DE3319335C2 (de) Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators
DE2415803C3 (de) Konstantstromquelle
DE4124732A1 (de) Vorspannungsgenerator fuer ein niedrigstrom-substrat
DE4412899A1 (de) Verbesserte invertierende Ausgangstreiberschaltung zum Reduzieren der Elektronen-Injektion in das Substrat
DE2555297A1 (de) Digitalschaltung mit feldeffekttransistoren
DE19617832A1 (de) Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration
DE2451362B2 (de) Schaltungsanordnung zur automatischen rueckstellung von digitalen schaltkreisen
DE2159192A1 (de) Feldeffektspeichertransistor mit isolierter Gate Elektrode
DE2752473A1 (de) Gegentakt-treiberschaltung
DE3838962C2 (de)
DE3125470C2 (de)
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2030933A1 (de) Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte Schaltung
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2510604A1 (de) Integrierte digitalschaltung
DE2917599A1 (de) Integrierte monolithische komplementaere metalloxyd-halbleiterschaltung
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE3238486A1 (de) Integrierte halbleiterschaltung
DE3244322A1 (de) Schnell arbeitender analog/digital-umsetzer
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee