DE2030933A1 - Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte Schaltung - Google Patents
Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte SchaltungInfo
- Publication number
- DE2030933A1 DE2030933A1 DE19702030933 DE2030933A DE2030933A1 DE 2030933 A1 DE2030933 A1 DE 2030933A1 DE 19702030933 DE19702030933 DE 19702030933 DE 2030933 A DE2030933 A DE 2030933A DE 2030933 A1 DE2030933 A1 DE 2030933A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- mos
- mos transistor
- gate electrode
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 239000012212 insulator Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
TEXAS INSTRUMENTS INCORPORATED
13 500 North Central Expressway,
Dallas, Texas, V.St.A.
13 500 North Central Expressway,
Dallas, Texas, V.St.A.
Leistungsausgangsstufe in Gegentaktschaltung für eine integrierte Schaltung
Die Erfindung bezieht sich allgemein auf eine integrierte
Metall-Isolator-Halbleiterschaltung und insbesondere auf eine in Gegentaktschaltung aufgebaute Leistungsausgangsstufe
für eine integrierte logische Schaltung. . '
Der Metall-Isolator-Halbleiter-Transistor (MOS-Transistor),
bei dem der Isolator aus Siliziuraoxid besteht, ist derzeit
die brauchbarste und daher am weitesten verbreitete Form
des Feldeffekttransistors.' Der MOS-Transistor ist typischer
Weise ein Bauelement für hohe Spannungen und niedrige Ströme. Diese Eigenschaften beruhen in erster Linie auf
den Vierten der Löcher- und Elektronenbeweglichkeit an
der Halbleiteroberfläche. Der MOS-Transistor muss infolge dieser Eigenschaften Lasten mit hoher Impedanz ansteuern,
damit die in einer Schaltung erforderlichen Spannungspegel entwickelt werden. Diese Bauelemente finden ihre nützliche
Anwendung vielfach in Form von integrierten Schaltungen, die gewöhnlich als- integrierte MOS-Schaltungen (KOSIO')-bezeichnet
werden· In einem typischen Anwendungsfall steuert
0098 82/1984
eine integrierte MOS-Schaltung eine oder mehrere andere
MOS-Schaltungen an. Die Ausgangsla3t ist auf diese Weise
für alle praktischen Zwecke kapazitiv. Allgemein war das beim Entwurf solcher Schaltungen am schwierigsten zu überwindende
Problem," ein logisches Signal von einer integrierten MOS-Schaltung auf eine andere integrierte Müs-bchaltüng zu
übertragen, im' Inneren kann eine integrierte MOS-Schaltung
zwar sehr kompliziert und scaneil sein, doch war diese Eigenschaft bisher praktisch nutzlos, weil die Geschwindigkeit
der Schaltung durch die Leistungsausgangsstufen be- w grenzt war. · .
Die Ausgangsimpedanz und damit das Einschwingzeitverhalten
einer ausschliesslich aus MOS-Bauelementen aufgebauten
Leistungsausgangsstufe wird durch Einstellen des Verhältnisses von Breite zu Länge der MOS-Transistoren gesteuert.
In herkömmlichen Leistungsausgangsstufen werden sehr grosse MOS-Transistoren verwendet, um: sogar kleine
äussere Kapazitäten, beispielsweise 20 Picofarad, bei verhältnismässig niedrigen Frequenzen, etwa bei 1 MHz,
zu betreiben. Die grossen MOS-Ausgangstransistoren müssen ihrerseits wieder von grossen MOS-Transistoren angesteuert
werden, so dass jede der letzten wenigen Stufen einer Schaltung.eine fortschreitend grössere Ansteuerfähigkeit
besitzen muss. Dies führt zu dem, was allgemein als ein abgestufter Ausgang ( tapered output) bezeichnet
wird. Die grösserenMOS-TsEasistoren haben eine grössere
Verlustleistung, und sie nehmen auf dem integrierten Schaltungsplättchen eine grössere Fläche ein.
Eine ausschliesslich aus MOb-Bauelementen in Gegentaktschaltung
aufgebaute Leistungsausgangsstuf.e ist vielleicht die beste bisher verwendete Leistungsausgangsstufe. In
dieser Leistungsausgangsstufe sind -zwei MOS-Transistoren
009882/1984
am Ausgang in Gegentaktschaltung angeordnet. Die MOS-Transistoren müssen sehr gross sein, um auch eine kleine
kapazitive Last anzusteuern. Dies führt zu einer hohen, typischer Weise in der Grössenordnung von 1,6 Picofarad
liegenden Eingangskapazität, die eine Abstufung (tapering)
erfordert; die Ausgangsmpedanz ist dabei immer noch unerwünscht
hoch. Ausserdem benötigen ausschliesslich aus MQS-Baueleraenten
aufgebaute Leistungsausgangsstufen in Gegentaktschaltung eine grosse Torelektrodenspannung in der
Grössenordnung von -20,0 Volt, und sie besetzen eine
beträchtliche Fläche des integrierten Schaltungsplättchens*
Integrierte MQS-Schaltungenlweräen typischer Weise auf einem
η-leitenden Substrat dadurch hergestellt, dass eine Gruppe von p-leitenden Diffusionszonen erzeugt wird ., die die
Quellen- und Abflusszonen der MOS-Transistoren, eine
Platte eines jeden Kondensators, Widerstände oder in einer zweiten Ebene liegende Verbindungen bilden.
Die Igolatorschicht, die typischer Weise aus Siliziuraoxid
besteht, obwohl auch andere Isolatoren wie Slliziumnitrid
verwendet werden können, ist dort dünn ausgebildet, wo die Kanäle von MOS-Transistoren erzeugt werden sollen,
und sie ist dort geöffnet, wo ein Kontakt mit den Diffusionszonen benötigt wird. Auf der Isolatorschicht werden dann
Metalleiter angebracht, die die Torelektroden der MOS-Transistoren,
die anderen Platten der Kondensatoren und Schaltungsverbindungsleiter bilden. Die Metalleitsr
und die Diffusionszonen bilden zwar ein in zwei Ebenen liegendes Verbindungssystem, doch wird auf der integrierten
Schaltung eine beträchtliche Oberfläche von den verschiedenen Leitern, wie den Leitungen für die Abflussversorgungsspannung, die Torversorgungsspannung, die Taktspannung
und die Quellenversorgungsspannung, die typischer
Weise Masse ist, besetzt, die sich zu einem Hauptteil der logischen Funktionsblöcke auf der Schaltung
009882/1984
- 4 "" . 203Q933
erstrecken müssen. Der Masseleiter ist trotz der üblichen Verbindung des Substrats mit Masse erforderlich, weil die
Quellendiffusionszonen mit dem Substrat einen pn-übergang
bilden.
Die Erfindung betrifft eine Leistungsausgangsstufe» die eine sehr niedrige Eingangs kapazität, eine sehr
niedrige Ausgangsimpedanz und eine grössere Schaltgeschwindigkeit als die innerhalb der integrierten
Schaltung erzielbare Schaltgeschwindigkeit aufweist,
so dass die Schaltgeschwindigkeit der integrierten MOS-Schaltung
nicht mehr durch die Schaltgeschwindigkeit der Leistungsausgangsstufe begrenzt wird. Die Leistungsausgangsstufe
nach der Erfindung hat keine Gleichstromverbindung mit Masse, so dass sie eine niedrigere Leistung
benötigt. Durch die niedrige Ausgangsimpedanz entsteht eine hohe Lade- und Entladefähigkeit für kapazitive Lasten.
Durch die niedrige Eingangskapazität wird keine Abstufung
mehr benötigt, so dass die für die Leistungsausgangsstufe
benötigte Fläche verkleinert wird. In der Schaltung wird eine Boot strap-Schaltung verwendet, die die Torversorgungsspannung
V herabsetzt, die zur Aufrechterhaltung des Ausg^ngspegels
im Ruhezustand auf einer logischen "1" erforderlich ist. Die Leistungsausgangsstufe ist ausreichend schnell,
so dass keine merkliche Signalverzögerung entsteht. In der integrierten MOS-Schaltung wird auch eine ohmsche Verbindung
zum Substrat verwendet, durch die sich ein durch die
Schaltung erstreckender Masseleiter erübrigt*
Die Leistungsausgangsstufe besteht aus einem MOS-Transistor und einem bipolaren Transistor, die auf dem gleichen Halbr
leiterplättehen gebildet und in Gegentaktschaltung miteinander
verbunden sind. Eine Invertierstufe vor der Leistungsausgangsstufe steuert den MOS-Transistor und hält
0098 82/1984
den bipolaren Transistor gesperrt, wenn der MOS-Transistor
eingeschaltet ist, damit am Ausgang das logischen Zeichen ■"1" erzeugt wird, wenn am Eingang ein logisches Zeichen "O"
liegt. In der--Invertierstufe wird zum Schalten ein kapazitives Anheben verwendet, und zum Aufrechterhalten des völlig
eingeschalteten Zustande des MQS-Ausgangstransistors im Ruhezustand wird ein hochohmiger Stromweg verwendet, während
eine niedrige Torversorgungsspannung anliegt. Der bipolare Transistor wird einschaltet, wenn ein dem logischen Zeichen
"1" entsprechendes Signal an der Torelektrode eines MQS-Smsistois
liegt, der die Basis des bipolaren.Transistors mit Masse
verbindet.
Gemäss der Erfindung soll auch eine Diffusionszone vom
gleichen. Leitungstyp wie das Substrat verwendet werden, damit zwischen einem Metalleiter und dem Substrat ein
ohmscher Kontakt gebildet wird, so dass das Substrat als Masserückleiter verwendet werden kann. Auf diese Weise
erübrigt sich ein sich über das Plättchen erstreckender Masseleiter. Diese Diffusionszone kann während des gleichen
Diffusionsschritts erzeugt werden, mit dem auch der Emitter
des bipolaren Transistors gebildet wird.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt. Darin zeigen:
'Pig·! ein schematisches Schaltbild einer erfindungsgemässen
Leistungsausgangsstufe,
Pig.2 eine vergrösserte, schematische Draufsicht auf die
einen Teil einer integrierten Schaltung bildenden Leistungsausgangsstufe von Pig.1,
009882/1984
.3 eine Schnittansieht im wesentlichen Kngs der Linie 3-3
von Fig.2 und
Fig.4 eine Schnittansicht im wesentlichen längs der Linie
4-4 von Fig.2. .
In der in Fig.1 als Beispiel ausgewählten Ausführungsform der Leis.tungsausgangsstufe 10.werden p-Kanal-MOS-Transistoren
und ein bipolarer npn-Transistor verwendet. Die Erfindung kann in gleicherweise auf n-Kanal-MOS-Transistoren
und einen bipolaren pnp-Transistor
angewendet werden. Die Leistungsausgangsstufe 10 besitzt
eine aus einem bipolaren Transistor Q1 und einem· MOS-Ausgangstränsistor
Qp bestehende Ausgangsstufe. Die Emitterelektrode des bipolaren Transistors Q. und die"
Quellenelektrode des MOS-Transistors Qg si,nd miteinander
verbunden; die beiden Elektroden bilden dabei den logischen Ausgang 12, der gemäss der Darstellung, eine
externe kapazitive Last 14 ansteuert.
Der Transistor Q« wird von einer Eingangs invertierstufe
gesteuert, die die MOS-Transistoren Q*, Qi, Qc ■
und Qc sowie den Kondensator C enthält. Die Kanäle
ο <?
"der Transistoren Q, und Q. sind in Serie die durch
das Massesymbol dargestellte Quellenversorgungsspannung und die Torversorgungsspannung -V geschaltet. Die Tor·*·
elektrode des MOS-Transistors Q, ist an den logischen
Eingang 16 angeschlossen. Der Kanal des MOs-Transistors
Qc verbindet die Torelektrode des MOS-Transistors Q. mit
der Torversorgungsspannung -V . An der Torelektrode des MOS-Transistors Qc liegt die Torversorgungsspannung
-V0-* · Die Torelektrode des MOS-Transistors QA ist über
einen Kondensator C mit der Quellenelektrode des MOS-
Transistors Qj verbunden. Der von der Torelektrode des
4 ·
009882/1984
Transistors Q-, von der Quellenelektrode des Transistors
Qc und von einer Seite des Kondensators G gebildete
Verbindungspunkt K~ ist über den Kondensator C an den
Ausgangsverbindungspunkt H. der Eingangs invertierstufe
angekoppelt. Ber Ausgangsverbindungspunkt H1 ist mit
der Torelektrode des am Ausgang liegenden MOS-Transistors Qg verbunden. Der Kanal des Transistors Qg liegt parallel
zum Kanal des Transistors Q., und die Torelektrode des
Transistors Qg ist mit der Torversorgungsspannung -V
verbunden.
Das Verhältnis von Breite zu Länge des Transistors Q~
ist viel grosser als das Verhältnis Breite zu Länge des MOS-Transistors Q. f das seinerseits wiederum viel grosser
als das Verhältnis von Breite zu Lt*nge des Transistors Qg
ist. So kann beispielsweise das Verhältnis von Breite zu Länge 'des Kanals des Transistors Qu fünfmal so gross wie
das des Transistors Q, und hundertmal so gross wie das des Transistors Qg sein. Als Folge davon wird der Spannungswert am Ausgangsverbindungspunkt Ή. vom Zustand des
Transistors Q^ gesteuert. Das Verhältnis von Breite zu
Länge des Transistors Q,- kann etwa ebenso gross wie das
des Transistors Q. sein.
Die Basis des bipolaren Transistors Q.. ist über den Kanal
eines MOS-Transistors Q- mit seinea Kollektor und über
den Kanal des MOS-Transistors QQ mit der Abflussversorgungsspannung
-V,, verbunden. Die Torelektrode des MOS-Transistors
Q7 steht auch mit dem logischen Eingang 16
der Schaltung in Verbindung. Die Torelektrode des MOS-Transistors
Q8 ist an den Ausgangsverbindungspunkt IL
der Invertierstufe verbunden. Die Verhältnisse von Länge
zu Breite der Transistoren Q7 und Qg sind typischer Weise
gleich und von massiger Grosse. Das Verhältnis von Länge
009882/1984
zu Breite des am Ausgang liegenden MOS-Transistors Qp
kann im Vergleich zu den anderen Transistoren in der Schaltung gross sein; typischer Weise ist es etwa fünfmal
so gross wie das Verhältnis von Breite zu Länge des MOS-Eingangstransistors
Q,.
Zum Verständnis der Wirkungsweise der Leistungsausgangsstufe 10 sei angenommen,, dass der dem logischen Zeichen "1"
% entsprechende Spannungswert eine negative Spannung ist, die
der Abflussversorgungsspannung - V^ von etwa - 6,0 Volt
angenähert ist, und dass der dem bgischen Zeichen "O" entsprechende Spannungswert eine nahe bei Masse, typischer
Weise bei - 1,0 Volt , liegende Spannung ist. Inn nun der logische Eingang 16 anfänglich auf dem Wert des logischen Zeichens "1" von -6,0 Volt liegt, ist der p-Kanal-MOS-Transistor
Q, eingeschaltet, so dass der Ausgangsverbindungspunkt
N1 der Invertier stufe bei einem Spannungswert von etwa -1,0 Volt liegt, der den MOS-Ausgangstransistor
Qg sperrt. Der Transistor Qy wäre dabei ebenfalls
durch das am Eingang liegende logische Zeichen "1" eingeschaltet, der MOS-Transistor QQ wäre durch das
am Ausgangsverbindungspunkt N1 liegende logische Zeichen "0"
gesperrt, und der bipolare Transistor Q1 wäre daher ein-
" geschaltet. Der Ausgang 12 würde dabei auf etwa - 1,0 Volt
liegen, und der Transistor Q1- würde die kapazitive Last
H entladen. Es sei bemerkt, dass das dem logischen Zeichen "1" entsprechende Signal am Eingang 16 in ein dem logischen
Zeichen "Q"entsprechendes Signal am Ausgang,,12 invertiert
wird. Ebenso sei bemerkt, dass infolge des Sperrzustands der Transistoren Q« und Qg keine Gleichstroraverbindung
von der Abflussversorgungsspannung -V,-, in der Ausgangsstufe
nach Masse führt, so dass jeder unnötige Leistungsverbrauch verhindert wird.
009882/1984
Wenn der Transistor Q, als Έο Ige des logischen Zeichens
"1" am Eingang 16 eingeschaltet wird, lädt sich der Konden- ·
sator C über den MOS-Transistor Q1- auf einen Spannungswert auf, der gleich dem uadiß Schwellenspannung des Transistors
Qc verminderten Torversorgungsspannung -V ist. Sa die
Torversorgungsspannung -V typischer Weise -14,0 Volt
beträgt, wird der Kondensator C bezüglich der normalerweise auf einen Spannungswert von -1,0Volt liegenden Ausgangsverbindungspunkt N1 auf etwa -12,0 Volt aufgeladen. Wenn der am logischen Eingang 16 liegende Spannungswert von
dem dem logischen Zeichen "1" entsprechenden Pegel auf den dem logischen Zeichen'O" entsprechenden Pegel umwechselt, beginnt der Ausgangsverbindungspunkt N1 negativer zu werden, da der Transistor Q1 gesperrt wird. Infolge
der Ladung auf dem Kondensator C folgt der Verbindungspunkt N« dem Ausgangsverbindungspunkt IL nach und wird
ebenso negativer, wodurch der MO°-Transistor Qc augenblickr ' lieh gesperrt wird. Dadurch kann der Verbindungspunkt lig. .-dem Ausgangsverbindungspunkt Sf1 auf einem Spannungswert nachfolgen, der um etwa -12,0 Volt der Spannung am Kondensator C, negativer als der Spannungswert am Ausgangsverbindungspunkt N1 ist, und er übersteigt schliesslich sogar
beträgt, wird der Kondensator C bezüglich der normalerweise auf einen Spannungswert von -1,0Volt liegenden Ausgangsverbindungspunkt N1 auf etwa -12,0 Volt aufgeladen. Wenn der am logischen Eingang 16 liegende Spannungswert von
dem dem logischen Zeichen "1" entsprechenden Pegel auf den dem logischen Zeichen'O" entsprechenden Pegel umwechselt, beginnt der Ausgangsverbindungspunkt N1 negativer zu werden, da der Transistor Q1 gesperrt wird. Infolge
der Ladung auf dem Kondensator C folgt der Verbindungspunkt N« dem Ausgangsverbindungspunkt IL nach und wird
ebenso negativer, wodurch der MO°-Transistor Qc augenblickr ' lieh gesperrt wird. Dadurch kann der Verbindungspunkt lig. .-dem Ausgangsverbindungspunkt Sf1 auf einem Spannungswert nachfolgen, der um etwa -12,0 Volt der Spannung am Kondensator C, negativer als der Spannungswert am Ausgangsverbindungspunkt N1 ist, und er übersteigt schliesslich sogar
die Torversorgungsspannung ~V__.. Dadurch wird die Tor-Sa
.
elektrode des Transistors Qi genügend negativ gehalten, damit der Ausgangsverbindungspunkt N1 bis zur Torversorgungsspannung -V6. aufgeladen wird, so dass der MOS-Ausgangstransistor Qp eingeschaltet wird. Wenn der
Ausgangsverbindungspunkt N1 negativ wird, wird auch
der Transistor Qq eingeschaltet, wodurch auch die Basis des Transistors Q1 ungefähr auf das gleiche '
Potential wie der Emitter eingestellt wird. Da der
Transistor Q™ beim Umschalten des logischen Eingangs 16 auf den dem logischen Zeichen "O" entsprechenden Spannungs-
elektrode des Transistors Qi genügend negativ gehalten, damit der Ausgangsverbindungspunkt N1 bis zur Torversorgungsspannung -V6. aufgeladen wird, so dass der MOS-Ausgangstransistor Qp eingeschaltet wird. Wenn der
Ausgangsverbindungspunkt N1 negativ wird, wird auch
der Transistor Qq eingeschaltet, wodurch auch die Basis des Transistors Q1 ungefähr auf das gleiche '
Potential wie der Emitter eingestellt wird. Da der
Transistor Q™ beim Umschalten des logischen Eingangs 16 auf den dem logischen Zeichen "O" entsprechenden Spannungs-
009882/1984
wert gesperrt war, wird der Transistor Q. gesperrt
gehalten. Die Kombination des gesperrten bipolaren
Transistors Q1 und dea Mtenden MOS-Transistors Q2
lädt die kapazitive Last 14 auf den Pegel des logischen Zeichens "1" von etwa »β,Ο YoIt aufo
gehalten. Die Kombination des gesperrten bipolaren
Transistors Q1 und dea Mtenden MOS-Transistors Q2
lädt die kapazitive Last 14 auf den Pegel des logischen Zeichens "1" von etwa »β,Ο YoIt aufo
Wenn die ladung des Verbindungspunktes Np ausströmt,
wird der Ausgangsverbindungspunkt N1 positiver, und
er würde ohne den MOS-Transistor Qg sohliesslich einen
Spannungswert von -V + 2νφ erreichen, wobei Vn, der
wird der Ausgangsverbindungspunkt N1 positiver, und
er würde ohne den MOS-Transistor Qg sohliesslich einen
Spannungswert von -V + 2νφ erreichen, wobei Vn, der
go ■*■ . -»-
. Schwellenspannungsabfall der MOS-Transistoren Q4 und Q5
" ist. Da die Entladezeit typischer Weise etwa 1 Minute
beträgt, wird der Eingang 16 wieder auf einen dem
logischen Zeichen "1" entsprechenden Pegel gebracht,
ehe die Ladung am Verbindungspunkt Np soweit abgesunken ist, dass der Ausgangsspannungspegel nachteilig beeinflusst wird. Zur Erzielung einerzuverlässigen Wirkungsweise ist es jedoch notwendig, dass die Torversorgungsspannung -V einen ausreiehend negativen Wert besitzt,
beträgt, wird der Eingang 16 wieder auf einen dem
logischen Zeichen "1" entsprechenden Pegel gebracht,
ehe die Ladung am Verbindungspunkt Np soweit abgesunken ist, dass der Ausgangsspannungspegel nachteilig beeinflusst wird. Zur Erzielung einerzuverlässigen Wirkungsweise ist es jedoch notwendig, dass die Torversorgungsspannung -V einen ausreiehend negativen Wert besitzt,
OO '
damit der Ausgangsverbindungspunkt N. stets so negativ
gehalten wird, dass der MOS-Ausgangstransistor Qp völlig eingeschaltet bleibt«, Der sehr kleine MOS-Transistor Qg hindert den Ausg'angsverbindungspunkt N. daran, während
) des Anlegens eines logischen Zeichens "O" am Eingang 16
gehalten wird, dass der MOS-Ausgangstransistor Qp völlig eingeschaltet bleibt«, Der sehr kleine MOS-Transistor Qg hindert den Ausg'angsverbindungspunkt N. daran, während
) des Anlegens eines logischen Zeichens "O" am Eingang 16
positiver als -V_„ + Vn, zu werden, so dass auf diese Weise
gg ·*· ■ ■
die Verwendung einer niedrigeren Torversorgungsspannung
die Verwendung einer niedrigeren Torversorgungsspannung
in der Schaltung ermöglicht wird.
Die Leistungsausgangsstufe 10 -vcnFig.i ist auch in Pige2
in einer Draufsicht dargestellt, in der gleiche Teile
mit gleichen Bezugszeichen versehen sind. Die Leistungsausgangsstufe 10 ist ein Teil einer integrierten Schaltung, die auf. einem η-leitende Siliziumsubstrat 20 angebracht ist. P-leitende Düfusionszonen, die durch leicht· gepunktete Bereiche dargestellt sind,, bilden die Quellen- und Abfluss-
mit gleichen Bezugszeichen versehen sind. Die Leistungsausgangsstufe 10 ist ein Teil einer integrierten Schaltung, die auf. einem η-leitende Siliziumsubstrat 20 angebracht ist. P-leitende Düfusionszonen, die durch leicht· gepunktete Bereiche dargestellt sind,, bilden die Quellen- und Abfluss-
' 0 0-9-882/13 84 ·■ .
zonen der verschiedenen MOS-Transistoren, wie noch erläutert
wird. Durch die stärker dotierten reiche werden n-leitende Diffusionszonen dargestellt. Über einer Oxydschicht werden
in herkömmlicher Weise Metalleiter gebildet, die mit ausgezogenen Linien wiedergegeben sind. Die gestrichelten Linien
geben die Bereiche an, in denen die Oxydschicht unter den Metalleitern dünn ausgebildet ist, damit aktive MOS-Transistoren
etitstehen. nie Bereiche, in denen die Metallleiter
durch Öffnungen in der Oxydschicht in Kontatt mit
den darunterliegenden Diffusionszonen stehen, sind durch
die Vertiefungen in den Metalleitern dargestellt.
Der logische Eingang 16 ist auf diese Weise ein Metalleiter,
der zu den Srelektroden der Transistoren Q, und Q« führt,
die er in den von den gestrichelten Linien umgebenen
Bereichen auch bildet. Die p-leitende Diffusionszone 26 ist die Quellenzone der Transistoren Q~ und Q~. Der
Kollektor des bipolaren Transistors Q^ wird vom Substrat
20 gebildet. Die p-leitende Diffus ionsζone 24 bildet
die Basis und die (n+)-leitende Diffusionszone 22 bildet
den Emitter des bipolaren Transistors.
Die Quellenzone 26 ist über den sich durch die Öffnung 30 in der Oxydschicht erstreckenden Leiter 28 mit Masse
verbunden, der durch die Öffnung 32 in der Oxydschicht
in Kontakt mit der (n+)-leitendenZone 31 in Kontakt steht,
wie in Fig.4 am besten zu erkennen ist. Die (n+)-leitende
Zone 31 bildet einen ohmsehen Kontakt mit dem an Masse
liegenden Substrat, das zugleich den Kollektor des bipolaren Transistors Q^ darstellt.
p-leitende Zone 24 bildet .auch die Abflusselektrode
des MOS-Transistors Q7. Die Abflusselektrode desMOS-Transistfers
Q-, die Quellenelektrode des MOS-Transistors
Q^ und eine Platte des Kondensators C werden von der
Diffusionszone 34 geformt. Der Metalleiter 36 liegt an der
0 09882/1984
Quellenversorgungsspannung -Vg, und erjbildet die
Torelektroden der MOS-Transistoren Qg und Qc. Von der
durch die Öffnung 40 in der Oxydschicht an den Leiter 36 angeschlossenen Diffusion&zone 38 werden die Abfluss^
zonen der MOS-Transistoren Q6, Qc und Q^ gebildet. Die
Diffusionszone 42 stellt die Quellenzone des Transistors Qc und den Verbindungspunkt N2 dar. Äer Metalleiter 46
ist durch die Öffnung 48 mit der Diffusionszone 42 verbunden, und er stellt die andere Platte des
* . Kondensators C und die Torelektrode des Transistors
Q, dar. An die Diffusionszone 34 ist über die Öffnung 50
" in der Oxydschicht der Metalleiter 49 angeschlossen, der
die Torelektrode des MOS-Ausgangstransistors Qg und die
Torelektrode des MOS-Transistors Qg bildet. Die U-förraige ■
Diffusionszone 52 ist die Abflusszone des MOS-Ausgangstransistors Qg und des MOS-Transistors QQ. Der Leiter
54 ist an die Abflussversorgungsspannung -Väd und
über die Öffnung 56 an die Diffusionszone 52 angeschlossen. Der Metalleiter 58 steht mit der Diffusionszone über die Öffnung 60 in Kontakt, damit der Innenwiderstand
der Diffusionszone 52 herabgesetzt wird. Die Diffustonszone 62 bildet die Quellenelektrode des MOS-Ausgangstransistors
Q2 · Der den logischen Ausgang 12
t bildende Leiter 64 ist über die Öffnung 56 in der Oxyd-
schicht mit der Diffusionszone 62 und durch die Öffnung
68 mit der Emitterzone 22 des bipolaren Transistors Q-verbunden.
Fig.3 zeigt einen Schnitt längs der Linie 3-3 von Pig.2;
entsprechende Bauteile sind auch hier mit gleichen Bezugszeichen versehen.Aus Fig.3 geht hervor, dass
die Oxydschicht 70 im Bereich 72 zur Bildung des aktiven MOS-Transistors Q« dünn ausgebildet ist. Ausserdem
kann man erkennen, dass in der .Oxydschicht Öffnungen1. 30 unl
68.angebracht sind,damit eine Verbindung zwischen dem Leiter
28 und der Diffusionszone 26 bzw. zwischen dem Leiter 64
00988 2/1984
und der Diffusionszone 22 hergestellt werden kann.'
Zusammenfassend sei bemerkt,, dass die Leistungsaus- · ·
. gangsstufe 10 infolge der niedrigen Eingangs kapazität
der MOS-Transistoren Q, und'Q7 eiie niedrige Eingängskapazität
besitzt und dabei jedoch auch wegen der Verstärkung des bipolaren Transistors Q1 und der Grosse,
des MOS-Ausgangstransistors Qg eine niedrige Ausgangsimpedanz
aufweist. Durch die niedrige Ausgangsimpedanz
entstehen eine hohe Ansteuer- und Entladefähigkeit
und die damit'verbundene hohe SchaItgeschwindigkeit bein
Ankoppeln an eine kapazitive Last. Der Aufbau der Ausgangsstufe in Gegentaktschaltung hat zur Folge, dass
keine Gleichstromverbindung nach Masse vorliegt, da entweder der bipolare Transistor Q-.. oder der MOS-Transistor
Qp stets gesperrt ist, wie es auch für
einen derMOS-Transistoren Q7 oder Qg gilt. Die Bootstrap-Schaltung
erfordert eine relativ niedrige Betriebsleistung. Durch die Verwendung des Transistors Qg
wird der zur Erzielung einer zuverlässigen Wirkung erforderliche negative Spannungswert herabgesetzt. Es
tritt keine merkliche Signalverzögerung durch die
Leistungsausgangsstufe auf, so dass der Betriebsgeschwindigkeit der gesamten integrierten MOS-Schaltung
keine Einschränkungen auferlegt werden.
In der hier beschriebenen Ausführungsform werden zwar
p-Kapal-MOS-Iransistoren und ein bipolarer npn-Transistor
verwendet, doch können auch n-Kanal-MOS-Transistoren und
ein bipolarer pnp-Transiator verwendet werden. Ausserdem
sei bemerkt, dass mit dem Ausdruck "MOS-Transistor" irgendein Metall-Isolator-Halbleiter oder ähnliche Feldeffektbauelemente zu verstehen sind.
Patentansprüche
0098 82/ 19
Claims (1)
- Paten ta η st) r ü eh eLeistungsausgangsstufe für eine logische integrierte Halbleitersahaltang, gekennzeichnet durch eine in Gegentaktschaltung ausgeführte Ausgangsstufe aus einem Feldeffekt-Ausgangstransistor und einem bipolaren' Ausgangstransistor und eine .Steueranordnung zum Einschalten des Feldeffekt-Ausgangstransistors und Sperren des bipolaren Ausgangstransistors in Abhängigkeit von . einem Zustand eines logischen Eingangssignals und zum" Sperren des Feldeffekt-Transistorä und Einschalten desbipolaren Ausgangstransistors in Abhängigkeit von einem anderen Zustand des logischen Eingangssignals.2. Leistungsausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, dass die Steueranordnung aus einer mit Metall-Isolator-Halbleiter-Bauelementen (MOS-Bauelemente) zum Empfang eines logischen Signals besteht, deren Ausgang an die Torelektrode des Ausgangstransistors angeschlossen ist, dass ein dritter Feldeffekt-Transistor die Basis des bipolaren Ausgangstransistors mit seinem Kollektor verbindet, und dass die Torelektrode des dritten'1PeId- . effekttransistors so angeschlossen ist, dass sie das logische Signal empfängt. . .3. Leistungsausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, dass die Steueranordnung zweite, dritte, vierte und fünfte MOS-Transistoren enthalt, dass der Kanal des zweiten MOS-Transistors die Basis des bipolaren Ausgangstransistors mit dessen Kollektor verbindet, dass die Torelektrode mit dem logischen Eingang verbunden ist, dass die Torelektrode des dritten Feldeffekttransistors an den logischen Eingang angeschlossen ist, dass die Kanäle des dritten und vierten Transistors in0098 82/198ASerie zwischen die Quellenversorgungsspannung und die Torversorgungsspannung geschaltet sind, wobei der Verbindungspunkt zwischen der Quellenelektrode und der Abflusselektrod« an die Torelektrode des MOS-Ausgangstransistors angeschlossen ist, dass der Kanal des fünften MOS-Transistors die Torelektrode des vierten MOS-Transistors mit der Torversorgungsspanhung verbindet, dass die Torelektrode des fünften MOS-Transistors an die Törversorgungsspannung angeschlossen ist, dass ein Kondensator die Torelektrode des vierten MOS-Transistors mit dem gemeinsamen Funkt zwischen der Quellenelektrode und der Abflusselektrode des zweiten und dritten MOS-Transistors verbindet, und dass die Sattigungsimpedanz des dritten MOS-Transistors wesentlich kleiner als die des zweiten MOS-Transistors ist.4· Leistungsausgangsstufe nach Anspruch 3, dadurch gekenn-" zeichnet, dass der Kanal eines sechsten MOS-Transistors parallel zum Kanal des vierten MuS-Transistors geschaltet ist, und dass die Sättigungsimpedanz des sechsten MOS-Transistors wesentlich grosser als die des vierten MOS-Transistors ist·5. Leistungsausgangsstufe nach Anspruch 4, dadurch gekennzeichnet, dass ein siebter MOS-Transistor die .Basis des bipolaren Ausgangatransistors mit dem Abflussversorgungsanschluss des MOS-Ausgangstransistors verbindet, und dass die Torelektrode des siebten MOS-Transistors mit dem Verbindungspunkt zwischen der Quellenelektrode und der Abflusselektrode des zweiten und dritten MOS-Transistors • verbunden ist.6. Leistungsausgangsstufe nach Anspruch 1 zum Schalten eines ersten MOS-Transistors in den Ein- und Aus-Zustand in Abhängigkeit von einem logischen Steuersignal, dadurch gekennzeichnet, dass zweite, dritte, vierte und fünfte0098 82/1984INSPEGTEOMOS-Transistoren vorgesehen sind, dass die Kanäle des zweiten und dritten MOS-Transistors in Serie zwischen eine Quellenversorgungsspannung und eine Torversorgungsspannunggeschaltet sind, wobei der gemeinsame ■Verbindungspunkt zwischen der Abfluss- und der Quellenelektrode an die Torelektrode des ersten MÖS-Transistors angeschlossen ist, dass die Torelektrode des dritten MOS-Transistors über den Kanal des vierten MOS-Transistors an die Torversorgungsspannung angeschlossen ist, dass die Torelektrode des vierten MOS-Transistors an die Torversorgungsspannung angeschlossen ist, dass der Kanal des fünften MOS-Transistors parallel zum Kanal des dritten MOS-Transistors geschaltet ist, dass die Torelektrode des fünften MOS-Transistors an die Torversorgungsspannung angeschlossen ist, und dass.ein Kondensator die Torelektrode des dritten MOS-Transistors mit dem gemeinsamen Verbindungspunkt zwischen der Abflusselektrode und der Quellenelektrode des zweiten und drittenMOS-Transistors verbindet.Leistungsausgangsstufe nach Anspruch 1 in Form einer integrierten Halbleiterschaltung, dadurch gekennzeichnet, dass ein Substrat von einem Leitungstyp vorgesehen ist, dass eine erste Gruppe von Diffusionszonen den anderen Leitungstyp aufweist, dass eine zweite Gruppe von Diffusions· zonen den einen Leitungstyp aufweist, dass wenigstens eine der Diffusionszonen der zweiten Gruppe innerhalb einer Diffusionszone der ersten Gruppe zur Bildung eines bipolaren Transistors angeordnet ist, dass eine,Einrichtung wenigstens einen Feldeffektkanal zwischen zwei Diffusionszonen der ersten Gruppe bildet, und dass die Kollektor-Emitter-Strecke des bipolaren Transistors und der Feldeffektkanal in Serie derart zwischen zwei Potentiale eingeschaltet sind; dass0098 82/198eine Stufe entsteht, in der der Emitter des Transistors den Stufenausgang bildet.8. Leistungsausgangsstufe nach Anspruch 7, dadurch gekennzeichnet, dass eine Steuerschaltung vorgesehen ist, die abhängig von- einem Zustand eines logischen Eingangssignals den PeIdeffektkanal einschaltet und den · bipolaren Transistor ausschaltet und in Abhängigkeit von einem anderen Zustand des logischen Eingangssignale den Peldeffektkanal ausschaltet und den bipolaren Transistor einschaltet. ·9. Leisbungsausgangsstufe nach Anspruch 8, dadurch gekennzeichnet, dass die Steuerschaltung wenigstens eine Diffusionszone eines Leitungstyps besitzt, die direkt mit dem Substrat verbunden ist, und dass mit dieser Diffusionszone ein Metalleiter in Zontakt steht.10. Leistungsausgangsstufe nach Anspruch 1, dadurch gekennzeichnet, dass einSubstrat.eines Leitungstyps vorgesehen ist, das3eine Gruppe von DIffusionszoneη den anderen Leitungstyps aufweist, dass eine ■Vorrichtung wenigstens einen Feldeffektkanal zwischen zwei Diffusionszonen der ersten Gruppe bildet, dass wenigstens eine Diffasionszone vom einen Leitungstyp im Substrat angebracht ist, und dass eine Einrichtung einen Teil "der Schaltung mit wenigstens einer Diffusionszone zur Bildung eines ohraschen Kontakts zwischen der Schaltung"und dem Substrat verbindet.0 09 8 8 2/1984
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US83679669A | 1969-06-26 | 1969-06-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2030933A1 true DE2030933A1 (de) | 1971-01-07 |
Family
ID=25272757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702030933 Pending DE2030933A1 (de) | 1969-06-26 | 1970-06-23 | Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte Schaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3649843A (de) |
CA (1) | CA935231A (de) |
DE (1) | DE2030933A1 (de) |
FR (1) | FR2049209B1 (de) |
GB (1) | GB1309683A (de) |
NL (1) | NL7009190A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013114346B4 (de) * | 2012-12-18 | 2016-05-19 | Infineon Technologies Austria Ag | Systeme und verfahren für integrierte bootstrap-schaltungselemente in leistungstransistoren und anderen bauelementen |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3832644A (en) * | 1970-11-30 | 1974-08-27 | Hitachi Ltd | Semiconductor electronic circuit with semiconductor bias circuit |
US3714466A (en) * | 1971-12-22 | 1973-01-30 | North American Rockwell | Clamp circuit for bootstrap field effect transistor |
US3798466A (en) * | 1972-03-22 | 1974-03-19 | Bell Telephone Labor Inc | Circuits including combined field effect and bipolar transistors |
JPS532308B2 (de) * | 1972-09-25 | 1978-01-26 | ||
US3838440A (en) * | 1972-10-06 | 1974-09-24 | Fairchild Camera Instr Co | A monolithic mos/bipolar integrated circuit structure |
US3825771A (en) * | 1972-12-04 | 1974-07-23 | Bell Telephone Labor Inc | Igfet inverter circuit |
US3845324A (en) * | 1972-12-22 | 1974-10-29 | Teletype Corp | Dual voltage fet inverter circuit with two level biasing |
US3898479A (en) * | 1973-03-01 | 1975-08-05 | Mostek Corp | Low power, high speed, high output voltage fet delay-inverter stage |
US3903431A (en) * | 1973-12-28 | 1975-09-02 | Teletype Corp | Clocked dynamic inverter |
US3900746A (en) * | 1974-05-03 | 1975-08-19 | Ibm | Voltage level conversion circuit |
JPS54152454A (en) * | 1978-05-22 | 1979-11-30 | Nec Corp | Mos inverter buffer circuit |
US4192016A (en) * | 1978-10-20 | 1980-03-04 | Harris Semiconductor | CMOS-bipolar EAROM |
US4284905A (en) * | 1979-05-31 | 1981-08-18 | Bell Telephone Laboratories, Incorporated | IGFET Bootstrap circuit |
US4301383A (en) * | 1979-10-05 | 1981-11-17 | Harris Corporation | Complementary IGFET buffer with improved bipolar output |
US4916505A (en) * | 1981-02-03 | 1990-04-10 | Research Corporation Of The University Of Hawaii | Composite unipolar-bipolar semiconductor devices |
EP0058958B1 (de) * | 1981-02-25 | 1986-10-29 | Kabushiki Kaisha Toshiba | Komplementäre MOSFET-Logikschaltung |
JPS5957477A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置 |
JPS6242614A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 複合トランジスタ形インバ−タ |
JPS63208324A (ja) * | 1987-02-24 | 1988-08-29 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2585599B2 (ja) * | 1987-06-05 | 1997-02-26 | 株式会社日立製作所 | 出力インタ−フエ−ス回路 |
JP3758285B2 (ja) * | 1997-03-17 | 2006-03-22 | ソニー株式会社 | 遅延回路およびそれを用いた発振回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3506851A (en) * | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
US3466511A (en) * | 1967-05-05 | 1969-09-09 | Westinghouse Electric Corp | Insulated gate field effect transistors with means preventing overvoltage feedthrough by auxiliary structure providing bipolar transistor action through substrate |
-
1969
- 1969-06-26 US US836796A patent/US3649843A/en not_active Expired - Lifetime
-
1970
- 1970-05-28 CA CA083990A patent/CA935231A/en not_active Expired
- 1970-06-01 GB GB2622170A patent/GB1309683A/en not_active Expired
- 1970-06-23 DE DE19702030933 patent/DE2030933A1/de active Pending
- 1970-06-23 NL NL7009190A patent/NL7009190A/xx unknown
- 1970-06-24 FR FR707023305A patent/FR2049209B1/fr not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013114346B4 (de) * | 2012-12-18 | 2016-05-19 | Infineon Technologies Austria Ag | Systeme und verfahren für integrierte bootstrap-schaltungselemente in leistungstransistoren und anderen bauelementen |
Also Published As
Publication number | Publication date |
---|---|
GB1309683A (en) | 1973-03-14 |
FR2049209B1 (de) | 1973-02-02 |
CA935231A (en) | 1973-10-09 |
US3649843A (en) | 1972-03-14 |
NL7009190A (de) | 1970-12-29 |
FR2049209A1 (de) | 1971-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2030933A1 (de) | Leistungsausgangsstufe in Gegentakt schaltung fur eine integrierte Schaltung | |
DE2451362C3 (de) | ||
DE69113399T2 (de) | Integrierte Ladungspumpenschaltung mit reduzierter Substratvorspannung. | |
DE68905269T2 (de) | MOS-Transistor und Anwendung bei einer Freilaufdiode. | |
EP0275872B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
DE2312414A1 (de) | Verfahren zur herstellung von integrierten mos-schaltkreisen | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2111979A1 (de) | Feldeffekt-Halbleitereinrichtung | |
DE3878655T2 (de) | Dc-ac-brueckenschaltung. | |
EP0261370B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
EP0217065B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
DE2233286A1 (de) | Schaltungsanordnung zur datenuebertragung | |
DE2809966C2 (de) | Feldeffekttransistorschaltung mit verbesserten Betriebseigenschaften | |
DE3051096C2 (de) | ||
DE69218746T2 (de) | Einschalt-Rücksetzschaltung | |
DE19622646B4 (de) | Integrierte Halbleiterschaltungsvorrichtung | |
EP0582125B1 (de) | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last | |
EP0261371B1 (de) | Integrierte Schaltung mit "Latch-up" Schutzschaltung in komplementärer MOS Schaltungstechnik | |
EP0262357B1 (de) | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE2362098A1 (de) | Integrierter logischer schaltkreis | |
DE1959629A1 (de) | Bedingt geschalteter Feldeffektkondensator | |
DE3244322A1 (de) | Schnell arbeitender analog/digital-umsetzer | |
DE2235175A1 (de) | Schaltungsanordnung fuer logische schaltkreise mit feldeffekttransistoren | |
DE2929383A1 (de) | Schaltungsanordnung zur spannungspegelumsetzung und zugehoeriges verfahren |