DE3244322A1 - Schnell arbeitender analog/digital-umsetzer - Google Patents

Description

U.S.Ser.No. 326,153 RCA 76998 Dr.v.B/Schä

AT: 30. November 1981

RCA Corporation,
New York, N.Y., V.St.v.A.

Schnell arbeitender Analog/Digital-Umsetzer

] Die vorliegende Erfindung betrifft einen Ana ι eg/Digital-Umsetzer gemäß dem Oberbegriff des Anspruchs 1.

Bei einem bekannten "Blitz"-Analog/Digital-Umsetzer wird ein Eingangssignal gleichzeitig mit einer großen Anzahl von Referenzpotentialen verglichen. Ein Sechs-Bit-Umsetzer mit Überlauf erfordert 2 oder 64 gleichzeitige Vergleiche., ein Acht-Bit-Umsetzer erfordert 256 Vergleiche. Um einen Blitz-Umsetzer mit einer vernünftigen» d.h. wirtschaftlich tragbaren Schaltungsanordnung realisieren zu können, werden verhältnismäßig einfache Vergleicherschaltungen verwendet. Eine Schaltung, die zumindest bei Sechs-Bit-Umsetzern mit Erfolg Anwendung gefunden hat, ist in der US-PS 36 76 702 (E.P. McGrogan, Jr.) beschrieben. Bei dieser Schaltungsanordnung wird alternierend ein erstes Referenzpotential und dann ein Signal potential an einen ersten Belag eines Summierkondensators gelegt. Der zweite Belag des Summierkondensators ist mit dem Eingang einer Inverterschaltung verbunden, die jedesmal dann, wenn das Referenzpotential angelegt wird, selektiv auf ihren Auslösepunkt oder ihr Schwellenwertpotential vorgespannt wird. Sehr kleine Unterschiede zwischen dem Eingangssignal und dem Referenzsignal können genau bestimmt werden, d.h. ein Eingangssignal, das nur sehr wenig größer (kleiner) als das Referenzsignal

BAD ORIGINAL"

ist, bewirkt, daß der Inverter · ns Negative (Positive) ausgelöst wird.

Die von McGrogan, Jr. angegebene Schaltungsanordnung arbeitet mit komplementären Transmissions- oder Torschaltungen, welche komplementäre Feldeffekttransistoren (FET) enthalten, um das Referenzpotential oder Signal potential alternierend anden Summierkondensator zu legen. Komplementäre Transmissions- oder Torschaltungen haben jedoch die ausgeprägte Neigung, das auf den Summierkondensator gekoppelte Schaltimpulspotential durch Streukapazitäten oder andere unvermeidbare Kapazitäten der Transistoren der Torschaltungen herabzusetzen. Jede Torschaltung enthält einen n-FET sowie einen p-FET, die parallel geschaltet sind und deren Steuerelektroden durch komplementäre Schaltimpulssignale gleichzeitig angesteuert werden. Bei durchwegs gleichen Verhältnissen wird jeder durch den einen Transistor auf die Signal schaltung gekoppelte Schaltimpuls durch die Kopplung mittels des anderen Transistors kompensiert oder beseitigt.

Ein Faktor, der bei den bekannten Blitz-A/D-Umsetzern die Empfindlichkeit begrenzt, hat seine Ursache in der Strombelastung der Referenzkette (Sprossenleiter). Angenommen, das Eingangssignal sei niedrig. Wenn ein solches Signal während des Vergleichszyklus angelegt wird, werden die Summierkondensatoren alle im wesentlichen entladen. Die anschließende Wiederaufladung der Summierkondensatoren während des nächsten Zyklus der Einrichtung neigt dazu, die Referenzkette zu belasten und die Zykluszeit des Umsetzers erheblich zu vergrößern oder, bei fester Zykluszeit, die Empfindlichkeit des Umsetzers herabzusetzen.

Die vorliegende Erfindung vermeidet diesen Nachteil dadurch, daß die Schaltvorrichtungen derart angeordnet sind, daß die Summierkondensatoren, welche den für einen Empfang des Referenzpotentiales in einem vorgeschriebenen Bereich am meisten positiver Referenzpotentiale geschalteten Schaltvorrichtungen zugeordnet sind, nicht unter ein vorgegebenes erstes Potential entladen

BAD ORIGINAL

werden, wenn dem Signal eingang ein Eingangssignalpotential zugeführt wird, das kleiner als das vorgegebene erste Potential ist, und außerdem derart, daß die Summierkondensatoren, welche für einen Empfang von Referenzpotentialen in einem vorgeschriebenen Bereich am meisten negativer Referenzpotentiale geschalteten Schaltvorrichtungen zugeordnet sind, nicht über ein vorgegebenes zweites Potential aufgeladen werden, wenn dem Signal eingang ein Eingangssignal zugeführt wird, das größer ist als das vorgegebene zweite Potential.

Bei einer Ausführungsform der Erfindung wird der Ladestrom der Summierkondensatoren durch eine Anordnung von Torschaltungen zwischen der S'^nlein^angsklemme und dem Summierkondensätor begrenzt, welche so geschaltet sind, daß sie mit Referenzpotential en in der Nähe -der . Extreme der Versorgungsspannung und dadurch im Sourceföl gerbetrieb arbeiten . Ein Arbeiten im Sourceföl gebetrieb
verhindert, daß der Transistor den Kondensator unter das Schwellenwertpotential des Transistors entlädt, so daß eine Restladung verbleibt, die bei dem folgenden Zyklus nicht wieder nachgeladen zu werden braucht.

Messungen an bekannten Blitz-A/D-Umsetzern haben gezeigt, daß die Schaltinipulssignale in der Praxis nicht vollständig kompensiert oder gegeneinander aufgehoben werden„ so daß eine Ladungsakkumulierung auf dem Summierkondensator eintritt. Dies kann durch ein sogenanntes "Ladurigspumpen" verursacht werden, d.h. durch eine Verteilung der Ladung der inversionsschicht des FET auf das Substrat und die Drain-Elektrode des FET, wenn der Transistor gesperrt wird, oder durch die Existenz ungleicher Gate-Drain-Kapa-Zitaten der selbstkompensierenden Transistoren. Im letzteren Falle wird die Schaltspannung am Gate auf die Drain-Substrat-Verarmungsschichtkapazität unterhalb der Gate-Elektrode gekoppelt. Bei einer Ausgestaltung der Erfindung wird daher zur Vermeidung der beiden letztgenannten Effekte das darunter liegende Siliciumsubstrat des FET-Schalters selektiv so dotiert, daß a) das Einschaltpotential des Transistors herabgesetzt wird und b) die Inversions-

BAD ORIGINAL'

-ιοί Schichtladung erhöht wird. Die 'nversionsschicht neigt dazu, die Drainzone des FET gegen eine kapazitive Kopplung zwischen dem Gate und dem Drain abzuschirmen, da die Inversionsschicht im wesentlichen mit der Sourceelektrode des FET kurzgeschlossen ist, die ihrerseits entweder mit dem Eingangsanschluß oder einem Referenzpotentialanschluß verbunden ist. Die Drainelektrode wird durch eine Änderung des Gatepotentials nicht beeinflußt, bis das Gatepotential unter den Schwellenwert absinkt und die Inversionsschicht zusammenbricht. Wenn dies eintritt, ist die Auswanderung des Gatepotentials im wesentlichen fertig und der restliche Hub hat nurmehr wenig Einfluß auf das Drainpotential. Bezüglich des Ladungspumpphänomens neigt ein schwächer dotiertes Substrat zur Erhöhung der Verarmungszonenbreite im Halbleiterkörper und verzögert dadurch die Leitung der Inversionsschicht in das Substrat, wodurch die Modulation der Drainelektrode verri ngert wi rd.

Bei einer bevorzugten Ausführungsform der Erfindung wird die Vergleichertorschaltungsstruktur zur Verringerung der bei den bekannten Blitz-A/D-Konvertern auftretenden dynamischen Aufladungseffekte bezüglich des Referenzpotentials, das der speziellen Torschaltungsposition an der Referenzpotential kette entspricht, zugeschnitten. Die Transmissions- oder Torschaltungsstrukturen, die im niedrigeren Referenzpotentialbereich arbeiten, enthalten zwei parallel geschaltete Transistoren vom η-Typ, deren Steuerelektroden mit komplementären Signalen angesteuert werden. Das Drain des einen dieser Transistoren bleibt unbeschaltet, so daß der Schalter nicht dauernd geschlossen ist. Beide Transistoren haben eine Drain-Source-Verbindung zum Summierkondensator.

Die Torschaltungen, die funtionsmäßig mit Potentialen verbunden sind, welche die normalen Schwellenwertpotentiale für den n-Typ überschreiten, z.B. etwa 1 bis etwa 2 Volt, enthalten ein komplementäres Paar von Transistoren, bei denen die Drainelektrode der jeweiligen Transistoren des p-Typs unbeschaltet bleibt. Die Schwellenwertspannung der jeweiligen Transistoren des n-Typs

BAD ORIGINAL

-πι wird durch Verringerung der betreffenden Substratdotierungskonzentration herabgesetzt.

Im mittleren Bereich der ReferenzpotentialWiderstandskette sind die Torschaltungen komplementäre Strukturen, bei denen die Transistoren sowohl des η-Typs als auch des p-Typs für eine Leitung geschaltet sind. Die Dotierungskonzentration des Substrats der Transistoren des η-Typs ist ähnlich wie bei den obigen Transistoren des η-Typs herabgesetzt, so daß sich eine niedrigere Schwellenwertspannung für die Transistoren des η-Typs ergibt.

Die Torschaltungen, welche im Bereich der positivsten Referenzpotentiale liegen, enthalten parallel geschaltete Transistoren des p-Typs. Die Drainelektrode eines der Transistoren des p-Typs

T5 bleibt unangeschlossen und die Steuerelektroden der beide«) Transistoren werden mit komplementären Schaltsignalen angesteuert. Zwischen diesen und den Einrichtungen des mittleren Bereiches enthalten die Torschaltungen parallel geschaltete komplementäre Einrichtungen, bei denen die Drainelektrode des Transistors des η-Typs unangeschlossen bleibt. Die Dotierungskonzentration des Siliciumsubstrats für den Transistor des η-Typs dieser Gruppe von Torschaltungsstrukturen wird ähnlich wie bei den vorangehenden Einrichtungen des η-Typs herabgesetzt.

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen erläutert.

Es zeigen:
Fig. 1 ein Blockschaltbild eines Acht-Bit-Blitz-A/D-Umsetzers;

Fig. 2 ein Schaltbild einer mit Feldeffekttransistoren (FET) aufgebauten Vergleicherschaltung für einen Blitz-A/D-Umsetzer;

Fig. 3 ein" Schaltbild einer Anordnung von Vergleicher-Torschaltun-

BAD ORIGINAL

gen gemäß einer Ausführungsform der Erfindung, die für eine Verbesserung der Arbeitsweise eines Blitz-A/D-Umsetzers ausgebildet ist und

Fig. 4 eine schematische Schnittansicht eines Isolierschicht-Feldeffekttransistors.

Fig. 1 zeigt das Schaltbild eines schnell arbeitenden oder Blitz-A/D-Umsetzers, der ein binäres Ausgangssignal aus acht parallelen Bits AO bis A7 liefert, die einer Aufteilung eines maximal zulässigen Eingangssignals (d.h. des Nenn-Eingangssignalsbereiches)

in 256 oder 2 aufsteigende Werte entspricht. Dies wird dadurch bewirkt, daß eine bekannte Spannung, die durch eine Zener-Referenz-Schaltung 10 erzeugt wird, an einen linearen Referenzwiderstand 20 angelegt wird und das am Widerstand 20 abfallende Potential an 256 gleich beabstandeten Intervallen abgegriffen wird. Die Abgriffe 1 bis 256 des Referenzwiderstandes liefern entsprechende, schrittweise größere Referenzspannungen. Die Eingangssignalspannung wird mit jeder der abgegriffenen Referenzspannungen durch 256 Vergleicher 15 verglichen, die parallel arbeiten. Die Ausgangssignale aller Vergleicher, die mit Referenzspannungsabgriffen verbunden sind, an denen eine Referenzspannung liegt, die kleiner ist als das Eingangspotential, nehmen dabei einen ersten Ausgangszustand ("niedrig") an, während die übrigen Vergleicher einen zweiten Ausgangszustand ("hoch") annehmen werden.

Die Vergleicher 15 werden getaktet, so daß sie das Eingangssignal in vorgegebenen Intervallen abgreifen oder vergleichen. Arn Ende einer Vergleichperiode werden die Ausgangszustände der Vergleicher in 256 entsprechenden parallelen Speicherschaltungen 16 gespeichert. Die gespeicherten Ausgangssignale werden 255 parallelen Negativlogik-UND-Schaltungen 17 mit drei Eingängen, von denen einer ein invertierender Eingang ist, zugeführt. Die UND-Schaltungen prüfen jeweils die Zustände dreier in ansteigender Reihenfolge aufeinanderfolgender Vergleicher. Die UND-Schaltungen liefern jeweils nur dann ein Ausgangssignal, wenn zwei benachbarte ange-

BAD

] schlossene Speichersehaltungen den Ausgangszustand "hoch" (H) und die nächsthöhere Speicherschaltung den Zustand "niedrig" (L) speichert. Bei einer solchen Anordnung liefert jeweils nur eine der 255 UND-Schaltungen ein Ausgangssignal für eine vorgegebene Eingangsprobe.

Die Ausgangsklemmen der UND-Schaltungen 17 sind mit einer programmierbaren Logikschaltung PLA 18 verbunden., welche ein binäres Ausgangssignal aus acht parallelen Bits AO bis A7 erzeugt, welches der speziellen UND-Schaltung zugeordnet ist, die gerade das Ausgangssignal L abgibt.

Fig. 2 zeigt generell eine Vergleicherschaltung, wie sie in dem obigen A/D-Umsetzer vorteilhafterweise verwendet werden kann. Ein Teil des die Referenzspannungen erzeugenden Widerstandes 20 (Fig. 1) ist in Fig. 2 als Widerstand 30 dargestellt. Die spezielle der 256 Referenzspannungen steht an einem Abgriff 31 zur Verfügung.

Der Vergleicher enthält einen komplementär-symmetrischen oder CMOS-Inverter 45 mit einem Transistor 40 vom p-Typ sowie einem Transistor 42 vom η-Typ, deren gesteuerte Leitungspfade in Reihe zwischen ein positives Potential V_ß und Masse geschaltet sind. Der Inverter 45 hat eine Augangsklemme 41, welche durch einen komplementären Transistorschalter 47, welcher einen p-Transistor 43 und einen n-Transistor 44, die durch ein Steuersignal ύ bzw.
& steuerbar sind, selektiv mit einer Eingangsklemme 39 des Transistors verbunden werden kann. Hierdurch wird der Inverter in seine Mitte oder Schaltpunkt automatisch vorgespannt. Das Vorspannungspotential wird in einem Summierkondensator 38 gespeichert.

Während der Periode, in der das Ausgangspotential des Inverters von der Klemme 41 auf die Eingangsklemme 39 und den Kondensator 38 rückgekoppelt wird, verbindet ein zweiter komplementärer Transistorschalter 48, welcher einen p-Transistor 34 sowie einen n-Transistor 35, die auf das Steuersignal $ bzw. <b ansprechen,

ORIGINAL

-ΜΙ enthält, das Referenzpotential am Punkt 31 selektiv mit einem Schaltungspunkt 32, der sich auf der anderen Seite des Summierkondensators 38 befindet. Die Schalter 47 und 48 öffnen dann, so daß der Inverter 45 auf seinen Schaltpunkt vorgespannt und das Referenzpotential am Knoten und am Schaltungspunkt 32 gespeichert bleiben.

Unmittelbar danach wird das an einer Klemme 33 liegende Eingangssignal durch einen dritten komplementären Transistorschalter 49, der einen p-Transistor 36 sowie einen n-Transistor 37, die durch Steuersignale ei¹ bzw. ύ' gesteuert sind, enthält, an den Schaltungspunkt 32 gelegt. Wenn das Eingangssignal größer oder kleiner als das Referenzpotential ist, wird die Potentialdifferenz über den Summierkondensator 38 auf den Eingangsanschluß 39 des Inverters gekoppelt. Der Verstärkungsgrad des Inverters ist so hoch, daß die kleinste angelegte Abweichung vom Selbstvorspannungspotential bewirkt, daß das Ausgangssignal entweder auf einen "hohen" Ausgangszustand H (Vin kleiner als Vref) oder einen "niedrigen" Ausgangszustand L (Vin größer als Vref) schaltet. Das dem jeweiligen Zustand entsprechende Ausgangssignal wird dem Eingang einer Speicherschaltung 16' zugeführt, die den Ausgangssignalzustand als Reaktion darauf, daß das Steuersignal ό' einen niedrigen Wert annimmt, speichert.

Die obige Beschreibung der Schaltung und der Arbeitsweise des Vergleichers umfaßt ' einen vollständigen Signalabgreifzyklus der Vergleicherschaltung. Der Inverter spannt sich während jedes Zyklus selbst vor, wodurch Stabilitätsprobleme infolge von Parameteränderungen vermieden werden. Die Steuersignale ύ und 1 sind

komplementäre Signale. Die Steuersignale ei¹ und έ5' sind generell
komplementäre Signale, die bezüglich Dauer und Phase im wesentlichen mit den Signalen i und I übereinstimmen. Die Dauer dieser
Signale ist typischerweise so bemessen, daß die Schalter 47 und 48 sperren können, bevor der Schalter 49 leitend wird, obgleich die Einrichtung auch arbeitsfähig ist, wenn sich die Impulse geringfügig überlappen.

BAD ORIGINAL

- " —· 3244312

Gemäß der vorliegenden Erfindung sind die jeweiligen Vergleicher-Schal tvorrichtungen₅ die den Schaltern 48 und 49 entsprechen, so geändert worden, daß unerwünschte Schalteffekte, die die Empfindlichkeit der Einrichtung verringern_s vermieden werden.

Fig. 3 zeigt zum Teil die Vergleicherschalter in einem schnell arbeitenden A/D-Umsetzer. Die jeweiligen Schalter, die speziellen Vergleichern entsprechen sind auf den Bereich der Referenzpotentiale zugeschnitten, mit denen sie verbunden sind, Bei der Ausfüh-"10 rungsform gemäß Fig. 3 sind die Referenzpotentiale in fünf Gruppen oder Bereiche I bis V unterteilt. Zum Zwecke der Erläuterung sei angenommen_s daß die entgegengesetzten Enden des Referenzwiderstandes 20 rugcfiörten Potentiale V_REJr(-) und V_Rpp(⁺) Masse bzw. V_DD entsprechen, welche Potentiale den Amplituden der zweiwerti gen Steuersignale entsprechen, die den Steuerelektroden der Schalttransistoren zugeführt werden. Es sei ferner angenommen, daß die normalen Transistoren der Schaltung Anreicherungstyp-Bauelemente sind, welche Schwellenwert- oder Einschaltpotentiale von (i) Vj, z.B. 1 Volt aufweisen. Der Bereich der Referenzpotentiale für die Gruppe I erstreckt sich Masse bis etwas über Vj^, das normale Schwellenwertpotential für einen Anreicherungstyp-Transistor vom η-Typ. In entsprechender Weise erstreckt sich der Bereich der Referenzpotentiale der Gruppe V bon Vp^ bis [M^ - V-j-p), wobei ν.™ das normale Schwellenwertpotential für einen p-Anreicherungstyp-Transistor ist. Der Bereich der Gruppe III reicht gleich weit auf beide Seiten von V_ßD/2 und ist willkürlich so gewählt, daß er 25 % der Differenz von V_REp(⁺) und V_REp(-)

umfaßt.

Die Gruppen II und IV füllen die Zwischenräume zwischen den Gruppen I und III bzw. III und V. Für das dargestellte spezielle Beispiel wurde angenommen, daß die Differenz von V_OCI-(+) und

Kt r

V_REp(-) 5 Volt beträgt und daß die Schaltungsanordnung ein 8-Bit-

Konverter ist, d.h. daß insgesamt 256 Vergleicher oder 256 Sätze

von Schaltern vorhanden sind. Unter Berücksichtigung dieser

Voraussetzungen enthalten die Gruppen I, II und V jeweils

BAD ORIGINAL

% der 256 Schaltersätze, während die Gruppen II und V jeweils 12, 5 % der 256 Schalter enthalten. Dies sind selbstverständlich nur ungefähre Werte.

Zur Erläuterung der Gründe für die Wahl der Konfiguration des Schalterpaares jedes Schaltersatzes sei angenommen, daß jedes Transistorschalterpaar ein komplementäres Paar ähnlich wie der Schalter 49 in Fig. 2 enthält. Man beachte, daß bei Fig. 3 weder die Source- noch die Drain-Elektrode der dargestellten Transistoren mit dem Substrat des betreffenden Transistors verbunden ist. Normalerweise arbeitet der eine Transistor als Sourcefolger und der andere in Sourceschaltung, je nachdem, welche Potentiale den parallel geschalteten Source- und Drain-Elektroden zugeführt sind. Man betrachte nun die Arbeitsweise solcher Schalter in den Gruppen IV und V, wobei der Schaltersatz 50 in Fig. 3 als repräsentatives Beispiel dienen soll. Angenommen, der Transistor 55 ist eine Einrichtung vom η-Typ. Es sei ferner angenommen, daß das Eingangssignal an der Klemme 99 einen niedrigen Wert hat. Wenn der Transistor 55 (eine Einrichtung vom η-Typ) durchschaltet, wird er den Schaltungspunkt 53 vollständig auf die Eingangsspannung entladen. Wenn anschließend das Referenzpotential durch den durchgeschalteten Transistor 52 mit dem Schaltungspunkt 53 verbunden wird, muß der Kondensator 59 vollständig wieder aufgeladen werden. Hierfür muß im Referenzwiderstand 20 ein verhältnismäßig hoher Strom fließen. Da alle Kondensatoren, die den Schaltersätzen, in der Gruppe IV und V zugeordnet sind, diesen Entlade- und Lade-Zyklus zusammen ausführen müssen, wird die Widerstandskette 58 durch den Ladestrom momentan stark belastet, was die Genauigkeit und die maximale Arbeitsgeschwindigkeit der Schaltung beeinträchtigt. Dies ist ein schwer wiegender Faktor, wenn das Abgreifen mit einer Frequenz entsprechend dem 4- bis 6-fachen der Videobandbreite erfolgen soll.

Als nächstes sei der Schalter 60 in der Konfiguration gemäß Fig. 3 betrachtet, d.h. daß der Transistor 55 eine Einrichtung vom p-Typ ist. Es sei wieder angenommen, daß das Eingangssignal

BAD

niedrig ist und daß der Schaltungspunkt 53 auf die zugehörige Referenzspannung wieder aufgeladen wurde. Unter diesen Vorspannungsverhältnissen wird die mit dem Schaltungspunkt 53 verbundene Elektrode des Transistors 55 als Sourceelektrode und der Transistor 55 im Effekt als Sourcefolger arbeiten. Der Transistor 55 wird sperren, wenn der Schaltungspunkt 53 sich auf das Schwellenwertpotential des dem p-Typ angehörenden Transistor 55 entladen hat, v.'obei auf dem Kondensator 55 eine beträchtliche Restladung verbleibt. Beim anschließenden Wiederaufladen des Schaltungspunktes 53 auf das Referenzpotential wird dann wesentlich weniger Ladestrom benötigt und die Belastung der Referenzwiderstandskette wird entsprechend verringert.

Die Schalterpaare 6b und 61 im Schaltersatz 50 enthalten jeweils zwei Transistoren vom p-Typ, wobei die Source/Drain-Elektrode des einen Transistors jedes Paares nicht mit der Schaltung verbunden ist. Dies ist erforderlich, weil die Gateelektroden jedes Transistorpaares mit komplementären Signalen angesteuert werden, um die Schaltsignal kopplung auf den Summierkondensator 59 zu kompensieren. Wenn beide Transistoren eines Schalterpaares der Schaltersätze 50 in die Schaltung eingeschaltet wären, würden die Schalter niemals öffnen, da der eine oder der andere Transistor immer durchgeschaltet wäre.

Die Schaltersätze 80 in der Gruppe I enthalten aus entsprechenden Gründen keine Transistoren vom p-Typ. In dieser Gruppe sind die Referenzpotentiale verhältnismäßig niedrig. Bei hohen Eingangssignalen, d.h. Signalen in der Nähe des Potentials Vnr-p(+)» würden Transistoren vom p-Typ die Summierkondensatoren auf das Eingangspotential aufladen, was eine anschließende Entladung auf die jeweiligen Referenzpotential werte erforderlich machen würde. Der kumulative Entladungsstrom würde dann ebenfalls den Referenzwiderstand 20 belasten. Die zwischen die Eingangsklemme und die Summierkondensaturen geschalteten Transistoren vom n-Typ

3i> arbeiten jedoch unter diesen Vorspannungsverhältriissen als Sourcefolger. Das dem Summierkondensator maximal zugeführte Potential

] wird auf das Gatepotential minus V-^, das Schwellenwertpotential des dem η-Typ angehörenden Transistors begrenzt, wodurch das Potential
das anschließend nachgeladen werden muß und dementsprechend die Belastungen des Referenzwiderstandes 20 herabgesetzt werden.

Da die Referenzpotentiale in den Bereichen der Gruppe I und der Gruppe II jeweils verhältnismäßig niedrig sind, werden die Schalttransistoren des η-Typs verhältnismäßig stark leiten. In entsprechender Weise werden die Schalttransistoren des p-Typs

IQ verhältnismäßig stark leiten, da die jeweiligen Referenzpotentiale in den Bereichen der Gruppe IV und der Gruppe V relativ hoch sind. Andererseits werden im mittleren Bereich, d.h. in der Gruppe III, große Eingangssignale die Leitung in den Transistoren des p-Typs begrenzen, während kleine Eingangspotentiale dazu neigen werden, die Leitung in den Transistoren des η-Typs zu begrenzen, es ist daher wünschenswert, die Schalterpaare mit komplementären Transistoren zu realisieren.

Transistoren des η-Typs erzeugen typischerweise eine größere Gate-Drain-Durchgriffskopplung als Transistoren des p-Typs.

Es wurde nun gefunden, daß der Gate-Drain-Durchgriff (feedthrough) eines Transistors vom η-Typ dadurch herabgesetzt werden kann, daß man das Schwellenwertpotential der dem η-Typ angehörenden Einrichtung erniedrigt. Dies soll unter Bezugnahme auf Fig.

4 erläutert werden.

Fig. 4 zeigt einen durchgeschalteten Metall-Oxid-Halbleiter-(MOS)-Transistor in schematisierter Querschnittsansicht. Der Transistor enthält eine Sourcezone 101 und eine Drainzone 102 eines ersten

3Q Leitfähigkeitstyps, die in die Masse eines Substrats 100 komplementären Leitfähigkeitstyps eindiffundiert oder implantiert sind. Zwischen der Source- und der Drainzone ist auf dem Substrat ein dielektrisches Material 104 angeordnet. Auf dem dielektrischen Material 104 befindet sich eine Gateelektrode 103. Es ist wünschenswert, daß die Ränder der Gateelektrode die Source- und die Drainzone nicht überlappen, um die Gate-Drain-Kopplung möglichst klein

BAD ORiGiNAL

zu halten. Bekanntlich bildet sich im Substrat eine Verarmungszone 105 angrenzend an einen Übergang zwischen Halbleitermaterialien entgegengesetzter Leitfähigkeitstypen, wobei die Breite der Verarmungszone von dem an den Übergang angelegten Potential und die relativen Konzentrationen der Atome des p-Typs und des η-Typs in den jeweiligen Zonen abhängt. In der Source- und der Drainzone bilden sich jeweils entsprechende Verarmungszonen oder -schichten 107 bzw. 106.

Die Verarmungszonen enthalten keine beweglichen Ladungsträger und stellen daher im wesentlichen eine Kapazität dar. Die Gateelektrode 103. das Dielektrikum 104 und die Halbleiteroberfläche bilden einen Kondensators von dem ein Teil 110 in Reihe mit der Kapazität 111 der Substratverarmungsschicht M der Drainelektrode 102 liegt. Legt man an die Gateelektrode ein Potential in einer Richtung, die den Transistor leitend macht, so wird ein Teil dieses Potentials über die in Reihe geschalteten Kapazitäten auf die Drainzone gekoppelt. Wenn das Gatepotential den Schwellenwert des Transistors erricht, bildet sich zwischen der Sourcezone und der Drainzone eine Ladungsträgerschicht 108 (Inversionsschicht) an der Grenzfläche zwischen dem Dielektrikum und dem Substrat. Die Impedanz dieser Schicht ist wesentlich kleiner als die der Kopplungskondensatoren und neigt dazu, eine weitere Gate-Drain-Kopplung zu verhindern. Im Effekt wird das Drain mit der Source kurzgeschlossen und durch die Kopplung über die relativ kleinen Kapazitäten nicht mehr beeinflußt.

Beim Sperren des Transistors wird die Gatepotentialauswanderung nicht auf das Drain gekoppelt, bis sich die Inversionsschicht verteilt hat, was eintritt,- wenn das Gatepotential auf den Schwellenwert abfällt. Die Gatepotentialauswanderung zwischen dem Schwellenwertpotential und Masse wird anschließend zum Teil auf die Drainelektrode gekoppelt. Es ist leicht einzusehen, daß eine Herabsetzung des Schwellenwertpotentials denjenigen

BAD ORIGINAL

] Teil des Gatepotential hubs, der auf das Drain gekoppelt wird, herabzusetzen strebt.

Es ist bekannt, daß das effektive Schwellenwertpotential des Transistors mit zunehmender Sperrvorspannung zwischen der Sourcezone und dem Substrat ansteigt. Solche Verhältnisse liegen bei den Schaltertransistoren des η-Typs in nach oben ansteigenden Positionen der Kette und für Schaltertransistoren des p-Typs in nach unten absteigenden Positionen der Referenzwiderstandskette vor. Bei den Transistoren des η-Typs in der Gruppe III wird daher die Tendenz zu größeren Gate-Drain-Durchgriffen oder -Kopplungen bestehen, als bei den Transistoren des η-Typs der Gruppe II als bei den Transistoren des η-Typs der Gruppe I usw..

Um den durch diesen Substrateinfluß verstärkten Durchgriff oder Kopplungseffekt zu verringern, wird das Schwellenwertpotential der Transistoren des η-Typs in den Schaltersätzen herabgesetzt, welche mit Referenzpotentialen verbunden sind, die größer als das normale Schwell enwertpotential eines im Anreicherungsbetrieb arbeitenden Transistors vom η-Typ ist, also größer als z.B. etwa 1 Volt. Es wurde gefunden, daß die Schwellenwerteinstellung die Transistoren des η-Typs geringfügig in den Verarmungszustand bringen kann, ohne daß dabei jedoch schädliche Fehlstrom- oder Leckeffekte auftreten.

Wegen der bei Transistoren des p-Typs normalerweise kleineren Gate-Drain-Kopplung hat es sich zumindest bei einem 8-Bit-A/D-Umsetzer als nicht nötig erwiesen, das Schwellenwertpotential der Transistoren des p-Typs von Schaltersätzen einzujustieren, welche mit Referenzpotentialen unter V_REp (+) minus V-™ verbunden sind. Für größere Auflösungen kann jedoch eine solche Einjustierung oder Einstellung notwendig sein, so daß die Transistoren des p-Typs in den Schaltern 65 und 75 ein Einschaltpotential haben, das kleiner ist als bei den Transistoren im Schalter

BAD ORfGiNAL

Man sieht, daß bei Fig. 3 die Kompensationstransistoren in den Gruppen I, II, IV und V mit ihren jeweiligen Source/Drain-Elektroden an die jeweiligen Summierkondensatoren angeschlossen sind. Dies hat den Zweck, den Durchgriff oder die Durchkopplung am Summierkondensator zu kompensieren. Es wird angenommen, daß die Signaleinangsimpedanz genügend niedrig ist, so daß der Durchgriff oder die Rückwirkung auf die Eingangsklemme für einen beträchtlichen Teil der Abgreifperiode keinen Einfluß auf das Eingangssignal hat. Dasselbe gilt für die Verbindungen mit dem IQ Referenzwiderstand 20.

In Fig. 3 sind die Source- und die Drainelektroden der Transistoren nicht bez^QTch"<=t, da keine dieser Elektroden mit dem Substrat verbunden ist. Die Source- und ürainzonen können also in Abhängigkeit von dem ai<gelegten Eingangssignal ihre Rollen tauschen, da MOS-Transistoren ja Einrichtungen sind, die in beiden Richtungen zu leiten vermögen. Transistoren mit einem normal gezeichneten Gatesymbol sind normale Anreicherungstyp-Einrichtungen, wie sie im wesentlichen in konventionellen CMOS-Schaltungen reaslisiert sind. Transistoren mit einem zusätzlichen Strich oder einem dunklen Rechteck auf dem Gateelektrodensymbol sind Einrichtungen, bei denen die Werte des Schwellenwertpotentials durch Verringerung der Verunreinigungs- oder Dotierungsstoffkonzentration im angrenzenden Substrat herabgesetzt wurde, wie es in der Hai bleitertechnologie bekannt ist. Man beachte, daß die Verringerung der Dotierungsstoff konzentrati on im Substrat bei einer integrierten Schaltung zusätzliche Verfahrensschritte und damit zusätzlichen Aufwand erfordert. Dies spricht gegen eine Abstufung der Schwellenwerte der Einrichtungen von einem Ende der Kette zum anderen. Es wurde jedoch gefunden, daß bei einer 8-Bit-Einrichtung eine gleichmäßige Schwellenwertverringerung aller Schaltertransistoren des n-Typs in den Gruppen II, III und IV ausreichte, um die. geforderte Auflösung zu erhalten.

Die Transistorschalterpaare im Bereich der Gruppe II enthalten komplementäre Einrichtungen, bei denen die Kanäle der Transistoren des η-Typs zum Leiten geschaltet sind. Eine Seite der Kanäle der Transistoren des p-Typs blieb unverbunden, obwohl ein Anschluß dieser Elektrode die Arbeitsweise vermutlich nicht beeinflussen würde. Der Schaltersatz 75' zeigt eine andere Anordnung für die Schaltersätze 75 der Gruppe II, hier sind beide Transistoren des Schalterpaares Einrichtungen des η-Typs. Hier darf jedoch der Strom führende Kanal des einen Transistors jedes Paares TO nicht angeschaltet werden.

Die Transistorschalterpaare im Bereich der Gruppe IV enthalten ein komplementäres Transistorpaar, bei dem der Transistor des η-Typs auf der Eingangsseite nicht angeschlossen ist. Der Transistör des η-Typs könnte vermutlich auch dem Transistor des p-Typs parallel geschaltet werden, ohne das Betriebsverhal ten/Deeinträchtigen. Wenn sich jedoch die Schwell Werteinstellung dem Verarmurigsbetrieb nähert, wird bevorzugt, eine Seite des Transistors nicht anzuschließen, um einen Source-Drain-Fehlstrom beim Sperren des Transistors zu vermeiden.

Eine Alternative für den Schaltersatz 65 im Bereich der Gruppe IV ist in Form des Schaltersatzes 65' dargestellt, hier sind beide Transistoren jedes Paares Einrichtungen vom p-Typ. In diesem Falle muß die dem Summierkondensator abgewandte Source/Drainelektrode des einen Transistors jedes Paares unbeschaltet bleiben. Die Transistoren des p-Typs des Satzes 65' haben, wie dargestellt, herabgesetzte Schwellenwertpotentiale (Man beachte, daß ein herabgesetzer oder verringerter p-Typ-Schwellenwert in der Praxis einer positiveren Zahl entspricht, da die Schwellenwertspannung eines Transistors vom p-Typ einen negativen Wert hat). Für eine 8-Bit-A/D-Schaltung können diese Einrichtungen jedoch auch normale Schwellenwerte haben.

Claims (10)

1. DR. DIETER V. BEZOLD

   DIPL. ING. PETER SCHÜTZ

   DIPL. ING. "WOLFGANG HEUSLER

   MARIA-THERESIA-STRASSE 22
   POSTFACH 86O260

   D-8OOO MUENCHEN 86

   ZUGELASSEN BEIM
   EUROPÄISCHEN PATENTAMT

   EUROPEAN PATENT ATTORNEYS MANDATAIRES EN BREVETS EUROPEENS

   TELEFON 089/4 70 60 06 TELEX 522 638
   TELEGRAMM SOMBEZ

   U.S.Ser.No. 326,153 RCA 76998 Dr.v.B/Schä

   AT: 30. November 1981

   RCA Corporation,
   New York, N.Y., V.St.v.A.

   Schnell arbeitender Analog/Digital-Umsetzer

   Patentansprüche
   Ny Schnell arbeitender Analog/Digital-Umsetzer mit

   a) einer Bezugswiderstandsanordnung (20) zum Festlegen von Referenzpotentialen mit schrittweise größeren Werten.,

   b) einer Mehrzahl von Summierkondensatoren (59 in Fig. 3_S 38 in Fig. 2), die jeweils einem entsprechenden Eingang einer gleichen Mehrzahl von selektiv selbst vorgespannten Inverterschal'tungen (z.B. 47 in Fig. 2) in Reihe geschaltet sind,

   c) einem Signaleingang (99 Fig. 3) zum Zuführen eines Eingangssignales, und

   d) mehreren Schaltvorrichtungen (50, 65, 70» 75, 80 in Fig. 3; 49 in Fig. 2) zur alternierenden- Reihenschaltung eines entsprechenden Referenzpotentials oder des Eingangssignals mit dem zugehörigen Summierkondensator (59),

   BAD-ORIGINAL- —- " -

   dadurch gekennzeichnet, daß die ScheHvorrichtungen derart ausgebildet sind, daß die Summierkondensatoren (z.B. 59), welche den für einen Empfang eines Referenzpotentials in eineir vorgeschriebenen Bereich (z.B. V in Fig. 3) am meisten positiver Referenzpotentiale geschalteten Schaltvorrichtungen zugeordnet sind, nicht unter ein vorgegebenes erstes Potential entladen werden, wenn dem Signal eingang ein Signal zugeführt wird, das kleiner als dieses vorgegebene erste Potential ist und daß die Summierkondensatoren (59), welche den für einen Empfang eines Referenzpotential es in einem vorge-IQ schriebenen Bereich (z.B. I in Fig. 3) am meisten negativer Referenzpotentiale geschalteten Schaltvorrichtungen zugeordnet sind, nicht über ein vorgegebenes zweites Potential aufgeladen werden, wenn dem Signaleingang (99) ein Eingangssignal zugeführt wird, das größer als das vorgegebene zweite Potential ist.
2. 2. Umsetzer nach Anspruch 1, bei dem die Schaltvorrichtungen einen ersten Satz (I, 80), welcher den negativsten Referenzpotentialen zugeordnet ist, einen zweiten Satz (V, 50), der den positivsten Referenzpotentialen zugeordnet ist, und einen dritten Satz, der einem Bereich von Referenzpotentialen zugeordnet ist, der zwischen den Bereichen liegt, denen der erste und der zweite Satz zugeordnet sind, enthalten, dadurch gekennzeichnet, daß jede Schaltvorrichtung (80) des ersten Satzes (I) enthält:

   einen ersten, einen zweiten, einen dritten und einen vierten gleichartigen Anreichungstyp-FET vom η-Typ, die jeweils eine erste, eine zweite und eine Steuerelektrode aufweisen,

   eine Anordnung zum Verbinden der ersten Elektrode des ersten, des zweiten, des dritten und des vierten Transistors mit einem gemeinsamen Schaltungspunkt zur Kopplung mit einem zugehörigen Kondensator,

   eine Anordnung zum Verbinden der zweiten Elektrode des dritten Transistors mit dem Signaleingang (99) und eine Anordnung zum Verbinden der zweiten Elektrode des ersten Transistors mit einem zugehörigen Referenzpotential, wobei die zweite Elektrode des zweiten und des zweiten und des vierten Transistors unangeschlossen bleiben;

   .■>·«■■'■'·

   BAD ORIGINAL

   daß jede Schaltvorrichtung (50) des zweiten Satzes (V) enthält:

   einen fünften (52), einen sechsten (54), einen siebten (55) und einen achten (56) gleichartigen Anreicherungs-FET vom p-Typ, die jeweils eine erste, eine zweite und eine Steuerelektrode aufweisen,

   eine Anordnung zum Verbinden der ersten Elektrode des fünften, des sechsten, des siebten und des achten FET (52, 54, 55 bzw. 56) mit einem gemeinsamen Schaltungspunkt (53) zum Anschluß an einen zugehörigen Kondensator (59),

   eine Anordnung zum Verbinden der zweiten Elektrode des siebten Transistors (55) mit dem Signaleingang (99) und einer Anordnung zum Verbinden der zweiten Elektrode (51) des fünften Transistors (52) mit feinem zugehörigen Referenzpotential, wobei die zweite Elektrode (60 bzw. 61) des sechsten und des achten Transistors (54 bzw. 56) unangeschlossen bleiben;

   daß jede Schaltvorrichtung des dritten Satzes (III, 70, 70') enthält:

   einen neunten und einen elften Anreicherungs-Feldeffekttransistor vom p-Typ sowie einen zehnten und einen elften gleichartigen Feldeffekttransistor vom n-Typ_s mit jeweils entsprechender erster, zweiter und Steuerelektrode,

   eine Anordnung zum Verbinden der ersten Elektrode des neunten, des zehnten, des elften und des zwölften Transistors mit einem gemeinsamen Schaltungspunkt zum Anschluß an einen zugenörigen Kondensator,

   eine Anordnung ' zum Verbinden der zweiten Elektrode des elften Transistors mit dem Signaleingang (99) und

   einer Anordnung zum Verbinden der zweiten Elektrode des neunten Transistors mit einem zugehörigen Referenzpotential.

   ;·■:
3. 3. Umsetzer nach Anspruch 2*.daijarch gekennzeichnet, daß die zweite Elektrode sowohl des elften als auch des zwölften Transistor mit dem Signal eingang (99) verbunden sind und daß die zweite Elektrode sowohl des neunten als auch des zehnten Transistors mit einem zugehörigen Referenzpotential verbunden sind.
4. ] 4. Umsetzer nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der zehnte und der zwölfte Transistors ein kleineres Einschaltpotential aufweisen als die Transistoren des η-Typs im ersten Satz.
5. 5. Umsetzer nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß der neunte und der elfte Transistor des p-Typs ein kleineres Einschaltpotential haben als der fünfte, der sechste, der siebte und der achte Transistor.
6. 6. Umsetzer nach Anspruch 2, 3, 4 oder 5, gekennzeichnet durch:

   einen dem zweiten Satz von Schaltvorrichtungen ähnlichen vierten Satz (IV) von Schaltvorrichtungen (65'), der Transistoren vom p-Typ mit einem niedrigeren Einschaltpotential als die Transistoren des p-Typs im zweiten Satz enthalten;

   einen dem ersten Satz ähnlichen fünften Satz (II) von Schaltvorrichtungen (75'), die Transistoren des η-Typs enthalten, die ein kleineres Einschaltpotential haben als die Transistoren des η-Typs im ersten Satz;

   wobei der fünfte Satz mit einem vorgegebenen Bereich (II) von Referenzpotentialen verbunden ist, der zwischen den dem ersten und dem dritten Satz zugeordneten Bereichen liegt, und der vierte Satz mit einem vorgeschriebenen Bereich (IV) von Referenzpotentialen verbunden ist, der zwischen den dem zweiten und dem dritten Satz zugeordneten Bereichen liegt.
7. 7. Umsetzer nach Anspruch 2, 3, 4 oder 5 gekennzeichnet durch einen vierten Satz (IV) von Schaltvorrichtungen (65) mit:

   dreizehnten und einem fünfzehnten ähnlichen Anreicherungstransistor vom p-Typ sowie einem vierzehnten und einem sechzehnten ähnlichen Transistor vom η-Typ, die jeweils eine erste, eine zweite und eine Steuerelektrode aufweisen, wobei der vierzehnte und der sechzehnte Transistor ein kleineres Einschaltpotential haben als die Transistoren des η-Typs im ersten Satz;

   einer Anordnung zum Verbinden der ersten Elektrode des dreizehnten, des vierzehnten, des fünfzehnten und des sechzehnten

   BAD ORIGINAL

   • ■ -5-

   Transistors mit einem gemeinsamen Schaltungspunkt zum Anschluß an einen zugehörigen Kondensator;

   eine Anordnung zum Verbinden der zweiten Elektrode des fünfzehnten iransistprs mit dem Signale ingang (99) und einer Anordnung '^^'",flrbinden der zweiten Elektrode·',. des dreizehnten Transistor/.'m'i't einem zugehörigen Referenzpotential; und

   durch einen fünften Satz (2) von Schal tvorrichtuiig^en (75) mit: " "■ '.

   einem siebzehnten und einem neunzehnten ähnlichen MOS-Transistor vom η-Typ und einem achtzehnten und einem zwanzigsten ähnlichen MOS-Transistor vom p-Typ, die jeweils eine erste, eine zweite u^d z'.r.c Steuerelektrode aufweisen, wobei der siebzehnte und der neunzehnte Transistor ein kleineres Einschalt- potential als die Transistoren des η-Typs im ersten Satz haben, einer Anordnung zum Verbinden der ersten Elektrode des

   siebzehnten, des achtzehnten, des neunzehnten und des zwanzigsten Transistors mit einem gemeinsamen Schaltungspunkt zum Anschluß an einen zugehörigen Kondensator;,

   einer Anordnung zum Verbinden der zweiten Elektrode des neunzehnten Transistors mit dem Signaleingang (99) und

   einer Anordnung zum Verbinden der zweiten Elektrode des siebzehnten Transistors mit einem zugehörigen Referenzpotential,

   wobei der vierte Satz (65) mit einem vorgegebenen Bereich (IV) von Referenzpotentialen zwischen den dem zweiten und dem dritten Satz (50 bzw. 70) zugeordneten Bereichen (V₃ III) verbunden ist und der fünfte Satz (75) mit einem vorgegebenen Bereich (II) von Referenzpotentialen zwischen den dem ersten und dem dritten Satz (80 bzw. 70) zugeordneten Bereichen (I, III) verbunden ist.
8. 8. Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß die zweiten Elektroden des dreizehnter, und vierzehnten Transistors verbunden sind; daß die zweiten Elektroden des fünfzehnten und des sechzehnten Transistors verbunden sind; daß die zweiten Elektroden des siebzehnten und des achtzehnten Transistors ver-bun-

   ■ BAD

   ] den sind und daß die zweiten Elektroden des neunzehnten und des zwanzigsten Transistors verbunden sind.
9. 9. Umsetzer nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das Einschaltpotential des dreizehnten, des fünfzehnten, des achtzehnten und des zwanzigsten Transistors vom p-Typ kleiner ist als das Einschaltpotential des fünften, des sechsten, des siebten und des achten Transistors.
10. 10. Umsetzer nach Anspruch 6, 7, 8 oder 9, dadurch gekennzeichnet, daß von der gesamten Anzahl von Schaltvorrichtungen, die im Umsetzer enthalten sind, sich 25 % im ersten Satz (I), 25 % im zweiten Satz (V), 25 % im dritten Satz (III) und jeweils 12,5 % im vierten und im fünften Satz (IV bzw. II) befinden.

    BAD ORIGINAL