DE1810498C3 - Signalübertragungsstufe mit einer Speicheranordnung - Google Patents

Description

Die Erfindung betrifft eine Signalübertragungsstufe nach dem Oberbegriff des Patentanspruches 1.

Eine solche Signalübertragungsstufe ist beispielsweise in Schieberegistern verwendbar, die im allgemeinen aus einer Anzahl von in Kaskade geschalteten Stufen mit jeweils einem primären und einem sekundären Speicherelement bestehen. Das primäre Speicherelement in jeder Stufe speichert jeweils die betreffende Information. Beim Eintreffen eines entsprechenden Taktsignals wird in jeder Stufe die Information zum sekundären Speicherelement der nächstfolgenden Stufe geschoben. Beim nächsten Taktsignal wird dann die Information in sämtlichen Stufen vom sekundären zum dazugehörigen primären Speicherelement geschoben.

Durch dieses Zweischritt-Verfahren, bei dem die primären Speicherelemente voneinander entkoppelt sind, werden Zeitsteuerungsschwierigkeiten (manchmal bezeichnet als »Durchgehen« oder »Durchlaufen«) vermieden.

Bei einer bekannten Schieberegisteranordnung bestehen die primären und sekundären Speicherelemente in den einzelnen Stufen jeweils aus einem bistabilen Multivibrator (Flipflop). Dabei benötigt jedes Flipflop

ίο mindestens zwei Inverterelemente, so daß pro Stufe insgesamt vier Inverterelemente erforderlich sind. Wenn eine derartige Schieberegisterstufe als integrierte Schaltung (z.B. mit Isolierschicht-Feldeffekttransistoren) aufgebaut wird, benötigt man mindestens vier Invertertransistoren und vier Lastelemente, um die vier Inverter zu realisieren. Die hierfür erforderliche Substratfläche ist verhältnismäßig groß, so daß die Anzahl von Stufen, die auf einem Substrat oder Plättchen angebracht werden können, ziemlich begrenzt ist

Eine Signalübertragungsstufe der eingangs genannten Art für ein Register, bei dem diese Beschränkung besteht, ist aus der DE-AS 11 53 553 bekannt; es enthält untereinander gleiche statische Flipflops und gewöhnliehe UND-Glieder.

Um mehr Schieberegisterstufen auf einem Substrat gegebener Fläche anzubringen, hat man sogenannte dynamische Schieberegister verwendet, die aus einer Anzahl von in Kaskade geschalteten Inverterelementen bestehen. Bei einer dynamischen Schiberegisterstufe wird für die Primär- und Sekundärspeicherung die Kapazität der Eingangsknotenpunkte zweier in Kaskade geschalteter Inverter verwendet. Zur Isolierung des kapazitiven Eingangsknotenpunktes jedes Inverters vom Ausgang des vorausgehenden Inverters der Kaskade sind getrennte sogenannte Übertragungs-Torglieder vorgesehen. Während eines ersten Zeitintervalls Ti sind die mit den Eingangsknotenpunkten der sekundären Speicherinverter in den verschiedenen Stufen gekoppelten Übertragungs-Torglieder gesperrt, während die mit den Eingangsknotenpunkten der primären Speicherinverter in den verschiedenen Stufen gekoppelten Torglieder geöffnet sind. Während eines zweiten Zeitintervalls Tl herrschen die umgekehrten Verhältnisse. Während der Zeit, da ein solches Torglied gesperrt ist, ändert sich die Ladung am dazugehörigen Eingangsknotenpunkt infolge des Leckstroms durch das betreffende Torglied. Die Kapazitätsspeicherung ist daher zeitlich, d. h. auf eine maximale Zeitspanne für jedes der Intervalle TX und T2 begrenzt. Durch diese Maximalzeiten ist die niedrigstmögliche Folgefrequenz für das Schieberegister bestimmt.

Der Erfindung liegt die Aufgabe zugrunde, eine insbesondere für ein Schieberegister geeignete Signal-Übertragungsstufe anzugeben, die mit weniger Aufwand auskommt als bekannte Register mit statischen Flipflops, nämlich mit nur drei Invertern.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruches 1 gelöst.

Die Erfindung hat den Vorteil, daß gegenüber einem rein statischen Register wegen der geringeren Anzahl von Invertern mehr Stufen auf einer gegebenen Substratfläche untergebracht werden können, während andererseits eine größere Flexibilität besteht als bei bekannten dynamischen Schieberegistern, die nicht mit niedrigen Betriebsfrequenzen arbeiten können. Durch Uie Herabsetzung des Schaltungsaufwandes ergibt sich zugleich eine höhere Zuverlässigkeit.

Durch die Merkmale des Patentanspruches 2 ergibt sich der zusätzliche Vorteil daß die erforderliche Hingangsleistung für das statische Flipflop herabgesetzt wird, weil das dritte Torglied nur während eines gewählten Zeitintervalls leitet

Die Inverter und die Obertragungs-Torglieder können jeweils durch Isolierschicht-Feldeffekttransistoren von entweder sämtlich dem gleichen oder dem entgegengesetzten Leitungstyp realisiert werden.

In den Zeichnungen, in denen gleiche Elements jeweils mit gleichen Byzugszeichen bezeichnet sind, zeigt

F i g. 1 das Schaltschema einer Ausführungsform der Signalübertragungsstufe unter Verwendung von komplementären Isolierschicht-Feldeffekttransistoren für die Inverter und Obertragungs-Torglieder,

F i g. 2 ein Diagramm, das den zeitlichen Verlauf desj Taktsignals, des Eingangssignals und des Ausgangssignals der Schaltung nach F i g. 1 wiedergibt,

F i g. 3 das Schaltschema einer anderen Au^führungsform der Stufe unter Verwendung von Isolierschicht-Feldeffekttransistoren nur eines Leitungstyps, und

F i g. 4 ein Diagramm, das den zeitlichen Verlauf des Taktsignals, des Eingangssignals und des Ausgangssignals für die Schaltung nach F i g. 3 wiedergibt.

Die Signalübertragungsstufe läßt sich entweder aus diskreten Bauelementen oder als integrierte Schaltung aufbauen, bei der eine vollständige Schaltungsanordnung aus mehreren Schaltungsstufen, z. B. durch Diffusion oder in Form von Dünnschichten in bzw. auf einem oder mehreren Substraten aus beispielsweise Silicium, Glas, Saphier und dergleichen gebildet ist. Beispielsweise können für die Schaltung Isolierschichtfeldeffekttransistoren verwendet werden, die bei einer der hier erläuterten Ausführungsformen von komplementären (entgegengesetzten) Leitungstyp und bei einer anderen Ausführungsform von nur einem Leitungstyp sind. Als Halbleitermaterial können dabei beliebige der in der Technologie der Feldeffektbauelemente allgemein bekannten Materialien verwendet werden. Nachstehend ist beispielsweise vorausgesetzt, daß als Halbleitermaterial, außer wenn anders angegeben, durchwegs Silicium verwendet wird.

Bei der Ausführungsform mit komplementären Feldeffekttransistoren ist in der Zeichnung ein p-Transistör durch einen Pfeil an der Quellenzuleitung, dessen Spitze gegen den Transistor gerichtet ist, und ein η-Transistor durch einen Pfeil an der Quellenzuleitung, dessen Spitze vom Transistor wegweist, gekennzeichnet. Bei den als Übertragungs-Torglied arbeitenden so Feldeffekttransistoren sind solche Pfeile an beiden Kanalanschlüssen angebracht, da in diesem Fall Quelle und Abfluß in ihren Funktionen untereinander vertauschbar sind.

Die in F i g. 1 gezeigte Signalübertragungsschaltung hat drei Inverter 10, 20 und 30 und drei Übertragungs-Torglieder 40, 50 und 60. Ein vierterjnverter 70 dient zur Gewinnung des Komplementes CP des Taktsignals CP. Die beiden Inverter 10 und 20 sind zu einem als erster Speicherkreis dienenden Flipflop überkreuz gekoppelt. Die Eingangskapazität C33 des Eingangskapazitätsknotens 33 des dritten Inverters 30 besorgt die Speicherung für den zweiten Speicherkreis.

Die einzelnen Inverter 10, 20, 30 und 70 sind schaltungsmäßig im wesentlichen gleichartig ausgebildet. Bei diesen Invertern bezeichnet die Zehnerstelle des betreffenden Bezugszeichens jeweils den Inverter, während die Einerstelle gleichartige Komponenten, Knoten und Zuleitungen innerhalb des Inverters bezeichnet Es wird daher nur der Inverter 30 hier im einzelnen beschrieber..

Der Inverter 30 ist ein komplementärer Inverter mit enem Isolierschicht-Feldeffekttransistor 31 vom p-Typ und einem Isolierschicht-Feldeffekttransistor 32 vom η-Typ. Die Abflüsse 31c/und 32c/ sind am Ausgangskapazitätsknoten 34 des Inverters 30 zusammengeschalteL Die Steuerelektroden 31^ und 32^ sind am Eingangskapazitätsknoten 33 des Inverters 30 zusammengeschalteL Die Quelle 31s ist an eine erste Speiseleitung 80 angeschlossen, während die Quelle 32s an eine zweite Speiseleitung 81 angeschlossen ist In entsprechender Weise sind die Quellen der η-Transistoren der übrigen Inverter 10, 20 und 70 mit der Speiseleitung 81 verbunden, während die Quellen der p-Transistoren dieser übrigen Inverter mit der Speiseleitung 80 verbunden sind.

Bei der hier gegebenen Verschaltung der Inverter 10, 20,30 und 70 mit den Speiseleitungen 80 und 81 muß zur Versorgung der Inverter mit den erforderlichen Betriebsspannungen die Speiseleitung 80 positiv gegenüber der Speiseleitung 81 gespannt sein. Diese Betriebsspannung kann beispielsweise mittels einer Gleichspannungsquelle 82 von Vo Volt erhalten werden, wobei der Absolutwert |Vo| größer als die Absolutwerte |Vnv| und |Vn>| der Schwellenspannungen für die n- und p-Transistoren ist. Die Spannungsquelle 82 ist mit ihrem positiven Pol an die Speiseleitung 80 und mit ihrem negativen Pol an einen Bezugspotentialpunkt, dargestellt durch das übliche Massesymbol, angeschlossen. Die Speiseleitung 81 ist ebenfalls mit dem Masseanschluß verbunden.

Die Arbeitsprinzipien von Inverterschaltungen mit Feldeffekttransistoren vom komplementären Leitungstyp sind in der Fachliteratur beschrieben. Hier genügt es zu erwähnen, daß, wenn der Eingangskapazitätsknoten auf eine Spannung von z. B. Vo Volt aufgeladen wird, die größer ist als die Schwellenspannung Vm des n-Transistors, der η-Transistor eingeschaltet (leitend gemacht) und der p-Transistor abgeschaltet (gesperrt) wird. Der Ausgangskapazitätsknoten führt dann Massepotential oder Nullspannung. Wenn dagegen der Eingangskapazitätsknoten Massepotential oder Nullspannung annimmt, wird der η-Transistor gesperrt und der p-Transistor leitend. Der Ausgangskapazitätsknoten wird dann über den Leitungsweg (Kanal) des p-Transistors auf + V₀ aufgeladen.

Die einzelnen Torglieder 40, 50 und 60 sind schaltungsmäßig ebenfalls im wesentlichen identisch ausgebildet. Hier bezeichnet jeweils die Zehnerstelle das betreffende Torglied während die Einerstellen spezielle Elemente und Leitungen innerhalb des Torgliedes bezeichnen. Es wird daher hier nur das Torglied 40 im einzelnen beschrieben.

Das Torglied 40 enthält einen Isolierschicht-Feldeffekttransistor 41 vom p-Typ und einen Isolierschicht-Feldeffekttransistor 45 vom η-Typ in komplementärer Schaltungsauslegung. Und zwar ist die eine Quellen/Abflußelektrode 42 des Transistors 41 mit der einen Quellen/Abflußelektrode 46 des Transistors 45 verbunden, während die andere Quellen/Abflußelektrode 43 des Transistors 41 mit der anderen Quellen/Abflußelektrode 47 des Transistors 45 verbunden ist. Dadurch werden die stromführenden Kanäle der Transistoren 41 und 45 effektiv zu einem symmetrischen Stromweg parallelgeschaltet. Die Steuerelektrode 44 des p-Transistors ist mit einer ein Taktsignal CP liefernden

Taktsignalleitung 83 verbunden, während die Steuerelektrode 48 des n-Transistors 45 mit einer weiteren, das Komplement CPdes Taktsignals liefernden Taktsignalleitung 84 verbunden ist. Das Taktsignal CP wird mittels einer Taktsignalquelle 85 zwischen die Taktsignalleitung 83 und Masse gelegt. Als Taktsignalquelle 85 kann irgendeine geeignete Schaltungsanordnung dienen, die Taktsignale von der in F i g. 2 gezeigten Art zu liefern in der Lage ist. Wie man in F i g. 2 sieht, hat das Taktsignal CPeinen Wert von entweder 0 Volt oder + V₀ Volt.

Wie bereits erwähnt, wird das Taktsignalkomplement

CP mittels des Inverters 70 gewonnen, der mit seinem Eingang 73 an die CP-Leitung 83 und mit seinem Ausgang 74 an die ÜF-Leitung 84 angeschlossen ist.

Bezüglich der Arbeitsweise von Übertragungs-Torgliedern mit komplementären Feldeffekttransistoren oder mit nur einem einzigen Feldeffekttransistor genügt es, hier festzustellen, daß das Torglied durch Anlegen von Steuersignalen an die Steuerelektrode bzw. an die Steuerelektroden leitend gemacht und gesperrt und dadurch eine Eingangssignalquelle mit einem Verbraucher verbunden bzw. vom Verbraucher getrennt wird. Im vorliegenden Falle werden die Torglieder 40,50 und 60 durch das Taktsignal CPund dessen Komplement CP gesteuert. Beispielsweise wird das Torglied 40 gesperrt, wenn CP einen Wert von + Vo und UP einen Wert von 0 Volt hat, d. h. sowohl der p-Transistor 41 als auch der n-Transistor 45 gesperrt sind. Wenn dagegen CP=OVoIt und CP= +V₀ Volt, sind beide Transistoren 41 und 45 leitend.

Das Torglied 40 dient dazu, eine Eingangsignalquelle 86 (bezeichnet mit e,„) mit dem Eingangskapazitätsknoten 13 des Inverters 10 zu koppeln und von diesem Eingangskapazitätsknoten zu entkoppeln, zu welchem Zweck der Stromweg des Torgliedes 40 zwischen die eine Klemme der Signalquelle 86 und den Eingangskapazitätsknoten 13 geschaltet ist.

Das Torglied 50 dient dazu, die Inverter 10 und 20 zu einem Flipflop-Speicherkreis zu verkoppeln und ferner den Flipflop-Speicherkreis bei der Eingabe von Information zu entkoppeln. Zu diesem Zweck ist der Stromweg des Torgliedes 50 zwischen den Eingangskapazi'ätsknoten 13 des Inverters 10 und den Ausgangskapazitätsknoten 24 des Inverters 20 geschaltet. Die Steuerelektrode 58 des n-Transistors 55 ist an die CP-Taktsignalleitung 83 angeschlossen, während die Steuerelektrode 54 des p-Transistors 51 an die CP-Taktsignalleitung 84 angeschlossen ist. Zur Vervollständigung der Überkreuzkopplung ist der Ausgangskapazitätsknoten 14 des Inverters 10 mit dem Eingangskapazitätsknoten 23 des Inverters 20 verbunden.

Das Torglied 60 dient dazu, den Ausgang des ersten Speicherkreises (Flipflops) mit dem Eingangskapazitätsknoten 33 des Inverters 30 im zweiten Speicherkreis zu koppeln und hiervon zu entkoppeln. Zu diesem Zweck ist der Stromweg des Torgliedes 60 zwischen den Ausgangskapazitätsknoten 14 des Inverters 10 und den Eingangskapazitätsknoten 33 des Inverters 30 geschaltet

Als Quelle 86 der Eingangssignale e,„ kann irgendeine geeignete Schaltungsanordnung dienen, die Signale mit Werten von entweder 0 Volt oder + V₀ Volt, wie in F i g. 2 gezeigt, erzeugen kann. Beispielsweise bei einem Schieberegister, in dem mehrere Signalübertragungsstufen in Kaskade geschaltet sind, dient als Quelle 86 für eine gegebene Stufe die jeweils vorausgehende Stufe. Ferner repräsentiert die Last- oder Verbraucherkapazität Cl (gestrichelt dargestellt am Ausgang 34 des Inverters 30) nicht nur den Ausgangskapazitätsknoten des Inverters 30, sondern auch die Eingangskapazität ber nächstfolgenden Stufe.

Die Arbeitsweise der Signalübertragungsstufe nach F i g. 1 soll an Hand der Signalverläufe in F i g. 2 erläutert werden. Die einzelnen Perioden des Taktsignals bestehen hier aus jeweils zwei aufeinanderfolgenden, sich nicht überlappenden, d. h. konsekutiven Zeitintervallen. In den beiden gezeigten Taktsignalperioden sind die beiden Intervalle der ersten Periode mit Tla und T2a und der zweiten Periode mit Tib und T 2b bezeichnet.

Vor dem Intervall TIa hat das Taktsignal CP den höheren Wert oder Pegel von + V₀ Volt. Der Inverter 70 liefert durch Umkehren des CP-Taktsignals das Komplement CPm der Leitung 84. Bei dem Zustand des Taktsignals unmittelbar vor TIa ist das Torglied 40 gesperrt, so daß der Eingangskapazitätsknoten 13 des Inverters 10 von der Eingangssignalquelle 86 entkoppelt ist. Dagegen ist das Torglied 50 leitend, so daß die Inverter 10 und 20 als Flipflop gekoppelt sind und damit eine statische Informationsspeicherung bewirken. Außerdem ist das Torglied 60 leitend, so daß der Ausgang des Flipflops (Ausgangskapazitätsknoten 14 des Inverters 10) operativ mit dem Eingangskapazitätsknoten 33 des Inverters 30 gekoppelt ist

Sodann ist vorausgesetzt, daß vor dem Zeitintervall TIa die Flipflop-Inverter IO und 20 einen Zustand einnehmen, in welchem die Ausgangskapazitätsknoten 14 und 24 den Pegel von 0 Volt bzw. den Pegel von + V₀ Volt führen. In diesem Zustand des Flipflops sind die Transistoren 12 und 21 leitend und die Transistoren 11 und 22 gesperrt Wegen des leitenden Zustands des Torgliedes 60 führt der Eingangskapazitätsknoten 33 des Inverters 30 den Pegel von 0 Volt Die Ausgangsoder Lastkapazität Cl ist daher auf H- Vo Volt aufgeladen, wie durch den Verlauf des Ausgangssignals es in F i g. 2 angedeutet. Der leitende Transistor 12 sorgt dafür, daß die Knoten 14 und 23 sowie der Knoten 33 über das Torglied 60 sich nach Masse entladen können. Der leitende Transistor 21 sorgt dafür, daß die Ladung von + Vo Volt am Knoten 24 sowie am Knoten 13 über das leitende Torglied 50 aufrechterhalten bleibt.

Das Eingangssignal e,„ vor dem Intervall TIa hat ebenfalls den höheren Pegel von + V₀ Volt Während des Intervalls TIa wechselt das Taktsignal CP von + V₀ Volt auf OVoIt Die Torglieder 50 und 60 werden gesperrt so daß der Inverter 30 vom Inverter 10 und der Ausgangsknoten 24 des Inverters 20 vom Eingangsknoten 13 des Inverters IO entkoppelt werden. Der Inverter 10 ist jetzt für den störungsfreien oder instabilitätsfreien Empfang von information vom Ausgangsknoter. 24 des Inverters 20 konditioniert Durch die Entkopplung des Inverters 10 vom Inverter 30 ist die Informationsübertragung vom Inverter 30 zur Ausgangskapazität Q. ohne Störung durch irgendwelche Zustandsänderung des Inverters 10 möglich. Ferner ist während des Intervalls TIa das Torglied 40 leitend, so daß der Ausgangspegel (+ V₀ Volt) der Signalquelle 86 auf den Eingangskapazitätsknoten 13 des Inverters IO gekoppelt wird. Da der Kapazitätsknoten 13 bereits auf + V₀ Volt aufgeladen ist, findet keine Zustandsänderung des Inverters 10 statt Da der Zustand des Inverters IO sich nicht ändert findet auch keine Zustandsänderung des Inverters 20 statt

Während des anschließenden Invervalls T2a kehrt das Taktsignal CP auf den Pegel von + V₀ Volt zurück. Das Übertragungsgatter 40 wird gesperrt, so daß der

Inverter 10 von der Eingangssignalquelle 86 entkoppelt wird. Das Torglied 50 wird leitend, so daß die Inverter 10 und 20 zum Flipflop-Speicherkreis verkoppelt werden. Das Torglied 60 wird leitend, so daß der Flipflopausgang (Knoten 14) mit dem Eingangsknoten 33 des Inverters 30 verbunden wird. Da während des Intervalls TXa keine Zustandsänderung des Inverters IO stattgefunden hat, erfolgt während des Intervalls T2a keine Zustandsänderung des Inverters 30, so daß das Ausgangssignal eo auf + Vb Volt verbleibt. Es ist somit der e«,-Signalwert von + Vo Volt durch die Signalübertragungsstufe unter Steuerung durch das Taktsignal CP zum Ausgangskapazitätsknoten 34 übertragen worden.

Während des Intervalls T2a wechselt nach F i g. 2 das Eingangssignal e,„ von + Vo Volt auf 0 Volt. Dies kann z. B. durch eine Zustandsänderung der vorausgehenden Stufe in einem Schieberegister bewirkt werden. Während des nächsten Intervalls Tib wechselt das Taktsignal CP wieder auf 0 Volt. Die Torglieder 50 und 60 werden gesperrt, während das Torglied 40 leitend wird. Der Eingangskapazitätsknoten 13 des Inverters IO entlädt sich über das Torglied 40 und die niedrige Impedanz der Signalquelle 86 von + V₀ auf 0 Volt. Es ändert sich somit der Zustand des Inverters 10, indem der Transistor 12 gesperrt und der Transistor 11 leitend wird. Der Ausgangskapazitätsknoten 14 des Inverters 10 sowie der Eingangskapazitätsknoten des Inverters 20 laden sich dann auf + Vo Volt auf. Der Zustand des Inverters 20 wird ebenfalls geändert, so daß der Pegel an seinem Ausgangsknoten 24 auf 0 Volt wechselt.

Der Inverter 30 wird durch das Umschalten der Inverter 10 und 20 während des Intervalls Tib nicht beeinflußt, da das Torglied 60 gesperrt ist. Dies ist deshalb wichtig, weil in den meisten Anwendungsfällen (z. B. bei Schieberegistern) die in der Eingangskapazität C33 des Inverters 30 gespeicherte Information während des Intervalls Tib zur Lastkapazität Cl übertragen wird, d. h. der Inverter 30 die nächste Stufe steuert Ohne die durch das gesperrte Torglied 60 bewirkte Isolierung könnten sich Zeitsteuerprobleme ergeben, die zur Übertragung von Falschinformationen führen. Während des nächsten Intervalls T2b kehrt das Taktsignal CP auf den Pegel von + V₀ Volt zurück. Das Torglied 40 wird gesperrt, während die Torglieder 50 und 60 leitend werden. Das leitende Torglied 50 verkoppelt die Inverter 10 und 20 zu einem statischen Speicherkreis, und das Torglied 60 koppelt den Eingangskapazitätsknoten 33 des Inverters 30 mit dem Ausgangsknoten 14 des Flipflops. Die Eingangskapazität C33 des Inverters 30 lädt sich dann über das so Torglied 60 und den leitenden Transistor 11 am Inverter 10 von 0 Voit auf + Vo Volt auf. Der Transistor 31 sowie der Transistor 32 werden gesperrt, so daß die Lastkapazität Cl sich auf 0 Volt entlädt. Am Ende des Intervalls Tib ist somit der e/n-Signalpegel von 0 Volt auf den Ausgangsknoten 34 der Signalübertragungsstufe übertragen. Nachfolgende Änderungen der Eingangssignalspannung e/n werden in entsprechender Weise durch die Stufe unter Steuerung durch das Taktsignal CPübertragen. *°

Die maximale Dauer des Zeitintervalls TIa oder Tib ist durch die Ableitung des gesperrten Torgliedes 60 begrenzt. Das heißt, die Eingangskapazität C33 des Inverters 30 und die Ableitung des Übertragungsgatters 60 bilden einen Entladungsweg, aufgrund dessen die zulässige Dauer oder Breite des ersten Intervalls Π der Taktsignalperiode begrenzt oder beschränkt wird. Daeeeen ist die Dauer oder Breite des zweiten Intervalls Γ2 der Taktsignalperiode nicht begrenzt, da die Information durch das leitende Torglied 50 statisch in Flipflopspeicherung festgehalten ist.

Wie aus Fig. 1 ersichtlich, bilden die Inverter IO und 20 das sekundäre Speicherelement der Stufe, während die Eingangskapazität C33 des Inverters30 das primäre Speicherelement bildet. Jedoch ist die Reihenfolge, in der die Eingangskapazitätsspeicherung und die Flipflopspeicherung erfolgen, lediglich eine Sache der Wahl Jer Einteilung. Beispielsweise können bei einem Schieben -gister aus mehreren in Kaskade geschalteten Stufen de Stufen so eingeteilt sein, daß das Flipflop (Inverter IO und 20) das primäre Speicherelement und die Invertereingangskapazität C33 das sekundäre Speicherelement bildet.

Die Torglieder 40, 50 und 60 brauchen nicht unbedingt als komplementäre Gatter ausgebildet zu sein. Beispielsweise kann man die Transistoren 45, 51 und 61 sowie den Inverter 70 weglassen. Bei Weglassen dieser Transistoren würde sich jedoch infolge Abschaltung eines als Quellenfolger arbeitenden Isolierschicht-Feldeffekttransistors eine Signalherabsetzung oder -abschwächung ergeben. In Fällen, wo die Komponentenzahl kritisch ist, könnte man, um ein besseres Arbeiten der Anordnung zu erreichen, das mit einem einzigen Isolierschicht-Feldeffekttransistor ausgestattete Übertragungs-Torglied durch das Taktsignal CP übersteuern, d. h. den positiven Spitzenwert des Signals CP größer als + Vo und den negativen Spitzenwert kleiner als OVoIt bei den angegebenen Betriebsspannungswerten machen. Durch die positive Übersteuerung wird dabei sichergestellt, daß der volle Signalwert durch die n-Transistoren 55 und 65 in den Torgliedern 50 und 60 übertragen wird, während durch die negative Übersteuerung sichergestellt wird, daß der volle Signalwert durch den p-Transistor 41 im Torglied 40 übertragen wird.

Die Signalübertragungsstufe nach F i g. 1 arbeitet nichtumkehrend, d. h. das Ausgangssignal en> folgt dem Eingangssignal e,„. Dies bedeutet, daß bei einem Schieberegister mit einer geraden Anzahl von Stufen die Serienausgangsgröße des Registers nicht umgekehrt ist. Um eine umgekehrte Ausgangsgröße zu erhalten, müßte man eine ungerade Anzahl von Stufen verwenden. Jedoch können diese Verhältnisse dadurch ins Gegenteil verkehrt werden, daß man den Ausgangsknoten 24 des Inverters 20 statt des Ausgangsknotens 14 des Inverters 10 für die Verbindung über das Torglied 30 zum Kapazitätsknoten 33 des Inverters 30 verwendet.

Bei der in Fig. 3 gezeigten Ausführungsform der Signalübertragungsschaltung werden Isolierschicht-Feldeffekttransistoren, nur eines Leitungstyps, im vorliegenden Falle beispielsweise des p-Typs, verwendet Die Anordnung nach F i g. 3 ist in ihrem Schaltungsaufbau und in ihrer Arbeitsweise der nach F i g. 1 insofern ähnlich, als auch hier mit Fhpflopspeicherung, Invertereingangskapazitätsspeicherung und Übertragungsgattern gearbeitet wird. Es sind lediglich die komplementären Inverter und Torglieder nach Fig. 1 durch Inverter und Torglieder mit p-leitenden Feldeffekttransistoren ersetzt Und zwar entsprechen die Inverter 110,120,130 und 170 in F i g. 3 den Invertern 10,20,30 und 70 in F i g. 1 und die Torglieder 140,150 und 160 in Fig.3 den Torgliedern 40,50 und 60 in F ig. 1.

Inverter mit Feldeffekttransistoren nur eines Leitungstyps mit η-leitendem Kanal sind bekannt Inverter mit Feldeffekttransistoren mit p-Kanal sind im wesentli-

chen gleichartig. Beispielsweise hat der Inverter 130 einen ersten Feldeffekttransistor 132 vom p-Typ, der in Quellenschaltung (d.h. mit Quellenelektrode als gemeinsamer Elektrode) arbeitet, da seine Steuerelektrode i32g mit dem Eingangskapazitätsknoten 133 des Inverters, seine Quelle 132s mit der geerdeten Speiseleitung 181 und sein Abfluß 1326 mit dem Ausgangskapazitätsknoten 134 verbunden sind. Der p-leitende Feldeffekttransistor 131 dient als Lastelement für den Quellenschaltungs- oder Invertertransistor 132, da seine Quelle 131s mit dem Kapazitätsknoten 134, sein Abfluß 131 d mit der Speiseleitung 180 und seine Steuerelektrode I3tg ebenfalls mit der Speiseleitung 180 verbunden sind. Die Speiseleitung 180 wird durch die Vorspannquelle 182, die mit ihrem negativen Pol an die Speiseleitung 180 und mit ihrem positiven Pol an Masse angeschlossen ist, auf einem negativeren Potential als die Speiseleitung 181 gehalten. Die VorspsnnqueHe i82 liefert eine Spannung von Vdd Volt. Statt dessen kann die Steuerelektrode \3\g auch an irgendeine andere negative Spannung angeschlossen sein. Um am Ausgangskapazitätsknoten 134 den richtigen Spannungspegel für den Zustand, bei dem der Transistor 132 leitend ist, herzustellen, macht man die Steilheit oderTranskonduktanz (g_m)tes Transistors 132 im allgemeinen größer als die Transkonduktanz g_m des Transistors 131. Die übrigen Inverter 110, 120 und 170 J\nd schaltungsmäßig im wesentlichen gleich ausgebildet wie der Inverter 130.

Die Torglieder 150 und 160 werden durch das über die CP-Taktsignalleitung 183 den entsprechenden Steuerelektroden 150# ^{und ie}°S zugeführte Taktsignal CP leitend j*emacht und gesperrt. Das Taktsignalkomplement CP wird von einer_ CP-Taktsignalquelle 107 erhalten und ist über die CP-Taktsignalleitung 184 der Steuerelektrode \40g des Torgliedes 140 zugeführt. Wie sein Gegenstück 40 in F i g. 1 dient auch das Torglied 140 dazu, die Quelle 186 der Eingangssignale e,„ mit dem Eingangskapazitätsknoten 113 des Inverters 110 zu koppeln und hiervon zu entkoppeln.

Im Signalverlaufsdiagramm nach Fig.4 sind die

to Signalverläufe des Eingangssignals e,„ und des Ausgangssignals eo im wesentlichen gleich wie die Signalverläufe e,„ und ea in F i g. 2, während das Taktsignal CP gegenüber dem Taktsignal in F i g. 2 umgekehrt ist, so daß in Fig.2 und Fig.4 eine Entsprechung zwischen den Zeitintervallen Ti und Tl besteht. Die Signalpegel für die Schaltung nach F ig. 3 sind OVoIt und - V₀₀ Volt angenähert, wie bei den Signalverläufen für e,„ und e» in F i g. 4 angedeutet. Das Taktsignal CP übersteuert, wie man sieht, die Signalpegel, um eine Verkopplung des vollen Signalwertes durch die Torglieder zu gewährleisten. Und zwar übersteigt der Spitzenwert oder Scheitelwert des CP-Taktsignals_VpD Volt, wie in F i g. 4 gezeigt. Der Scheitelwert des CP-Signals sollte ebenfalls Vdd Volt übersteigen. Im übrigen bewirkt die Signal-Übertragungsstufe nach F i g. 3 in gleichartiger Weise

wie die Stufe nach F i g. 1 die Übertragung der Eingangssignale e,„ zum Ausgangskapazitätsknoten 134.

Durch die gestrichelte Fortsetzung der CPTaktsi-

gnalleitung 184 soll angedeutet werden, daß diese Leitung mehreren Signalübertragungsstufen gemeinsam sein kann.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Signalübertragungsstufe zum Obertragen von Informationssignalen während zweier aufeinanderfolgender Zeitintervalle vom Eingang zum Ausgang der Stufe, mit einer ersten Speicheranordnung, deren Eingang mit dem Eingang der Stufe über ein erstes Verknüpfungsglied gekoppelt ist, einer zweiten Speicheranordnung, deren Eingang mit dem Ausgang der ersten Speicheranordnung über ein zweites Verknüpfungsglied gekoppelt ist, während ihr Ausgang dem Ausgang der Stufe entspi icht, und einer an die Verknüpfungsglieder angeschlossenen Taktschaltung, die das erste Verknüpfungsglied nur während des ersten Zeitintervalls und das zweite Verknüpfungsglied nur während des zweiten Zeitintervalls aufsteuert, dadurch gekennzeichnet, daß die eine Speicheranordnung ein aus zwei kreuzweise gekoppelten Invertern (10, 20) gebildetes statisches Flipflop ist, während die andere Speicheranordnung ein dynamisches Flipflop ist, das durch einen dritten Inverter (30) mit einer Eingangsknotenkapazität (C33) zur zeitweisen Ladungsspeicherung gebildet ist, und daß die beiden Verknüpfungsglieder jeweils aus Übertragungs-Torgliedern (40,60) bestehen, die bei ihrer Aufsteuerung doppelseitig leitend und andernfalls gesperrt sind.

2. Signalübertragungsstufe nach Anspruch 1, dadurch gekennzeichnet, daß ein drittes Übertragungs-Torglied (50) mit einem Leitungspfad in dem statischen Flipflop zwischen den Eingang des ersten Inverters (10) und den Ausgang des zweiten Inverters (20) geschaltet ist, und daß von der Taktschaltung (83) zu dem dritten Übertragungs-Torglied (50) eine Verbindung besteht, welche das dritte Torglied nur während eines gewählten der beiden Zeitinvervalle aufsteuert.

3. Signalübertragungsstufe nach Anspruch 2, dadurch gekennzeichnet, daß das statische Flipflop (10, 20) der ersten Speicheranordnung und das dynamische Flipflop (30, C33) der zweiten Speicheranordnung entspricht, daß das gewählte Zeitintervall das zweite Zeitintervall ist, und daß während des ersten Zeitintervalls das erste Torglied (40) aufgesteuert und das zweite und dritte Torglied (60, 50) gesperrt werden und während des zweiten Zeitintervalls das erste Torglied (40) gesperrt und das zweite und dritte Torglied (60, 50) aufgesteuert werden.