DE2726487A1 - Spannungsvergleicherschaltung - Google Patents
SpannungsvergleicherschaltungInfo
- Publication number
- DE2726487A1 DE2726487A1 DE19772726487 DE2726487A DE2726487A1 DE 2726487 A1 DE2726487 A1 DE 2726487A1 DE 19772726487 DE19772726487 DE 19772726487 DE 2726487 A DE2726487 A DE 2726487A DE 2726487 A1 DE2726487 A1 DE 2726487A1
- Authority
- DE
- Germany
- Prior art keywords
- amplifier
- fet
- voltage
- switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
- H03K3/356026—Bistable circuits using additional transistors in the input circuit with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356086—Bistable circuits with additional means for controlling the main nodes
- H03K3/356095—Bistable circuits with additional means for controlling the main nodes with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Böblingen, den 10. Juni 1977 moe-bd/som
Anmelderin: International Business Machines Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: YO 975 063
!Vertreter: Patentassessor Dipl.-Ing. Anton Mönig
7030 Böblingen
!Bezeichnung: SPANNÜNGSVERGLEICHERSCHALTUNG
709852/0855
YO 975 063
-A-
DIe Erfindung bezieht sich auf eine SpannungsverglelcherschalH
tung nach dem Oberbegriff des Patenanspruchs 1.
Es besteht ein zunehmender Bedarf an möglichst In integrierter
MOS-Technik herstellbaren SpannungsVergleicherschaltungen, die zuverlässig ein außerordentlich kleines Differenzsignal von
einem Millivolt oder weniger innerhalb weniger Microsekunden eindeutig feststellen können. Bisher bekanntgewordene MOS-Vergleicherschaltungen
können die genannten Anforderungen nicht erfüllen. Sie sind im allgemeinen zum Abfühlen einer eine
Größenordnung größeren Spannungsdifferenz ausgelegt, um nachteilige
Einflüsse durch die beim normalen Schalt- oder Abtast Vorgang innerhalb der Vergleicherschaltung auftretenden Ubergangssignale
und Nullpunktsverschiebungen auszuschalten, die
derart kleine Eingangssignale ansonsten verdecken würden.
Aufgabe der Erfindung ist es, eine demgegenüber verbesserte MOS-Vergleicherschaltung anzugeben. Diese Aufgabe wird bei
einer Spannungsvergleicherschaltung der eingangs erwähnten Art entsprechend den im Kennzeichen des Patentanspruchs 1 angegebenen
Merkmalen gelöst. Merkmale vorteilhafter Weiterbildungen und Ausgestaltungen der Erfindung finden sich in den
weiteren Patentansprüchen.
Zusammengefaßt sieht die Erfindung eine neuartige Ausbildung des SpannungsVergleichs vor, indem der AuftrittsZeitpunkt
aller innerhalb der Spannungsvergleicherschaltung erzeugten Ubergangssignale in einen Zeitbereich gelegt wird, in dem
kein Arbeitssignal ansteht. Vor dem eigentlichen Spannungsvergleich werden somit die Stör- bzw. Ubergangssignale unterdrückt,
so daß das Vergleichsergebnis nicht durch die Wechselbeziehung zwischen der Größe des Nutzsignals und der evtl.
störenden Signale beeinflußt wird. Selbst ein relativ starkes Übergangssignal wirkt sich nicht mehr nachteilig aus, da es
nicht zu einem Zeitpunkt auftritt, in dem im Normalfall eine
709852/0855
YO 975 063
Nutzsignalverarbeitung durchgeführt wird. Durch noch näher
anzugebende Maßnahmen werden auch die Einflüsse von schaltungsinherenten
Nullpunktverschiebespannungen ausgeschaltet. Damit können somit sehr kleine Differenzspannungen von etwa
einem Millivolt oder sogar weniger zuverlässig festgestellt
ι werden, wobei der hohe Genauigkeitsgrad trotzdem mit unverminderter
Geschwindigkeit und Leistung durchgeführt werden
, kann. Für die vorgeschlagene Schaltung wurde eine für den
j Vergleich lediglich erforderliche Zeit von einigen Mikro-
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
führungsbeispiel der Erfindung und
beim Betrieb der Schaltung nach Fig. 1 auftretende Spannungen.
Die in Fig. 1 gezeigte Spannungsvergleicherschaltung kann in konventioneller MOS-Technik aufgebaut werden. Die zu vergleichenden
Spannungen V. und Vn liegen an den Eingangsan-Schlüssen
eines mit passiven Elementen aufgebauten Differenznetzwerk 10 an, das die Eingangsstufe der Vergleicherschaltung
darstellt. Im vorliegenden Fall soll angenommen werden, daß V ein Bezugspotential darstellt, mit dem das Signal V
unbekannter Größe verglichen werden soll. Die Spannung am Ausgang des differenzbildenden Schaltungsteils 10 ist AV,
dessen Wert der Differenz zwischen den beiden Eingangsspannungen V. und V entspricht. Eine nähere Beschreibung
des die Differenz bildenden Schaltungsteils 10 findet sich
709852/08S5
YO 975 063
im IBM Technical Disclosure Bulletin, Vol. 18, No. 9, Februar 1976, Seiten 3071/3072.
Das Differenznetzwerk 10 umfaßt zwei passive MOS Kondensatoren
12 und 14, die zwischen die Eingangsanschlüsse fUr V und VB in Reihe zueinander geschaltet sind. Die Differenzspannung
AV wird am gemeinsamen Anschluß 16 zwischen den Kondensatoren
12 und 14 entwickelt. Die Genauigkeit des Differenz netzwerke hängt davon ab, wie weit die Eigenschaften der jeweiligen
Schaltungselemente aneinander angepaßt sind. In der MOS Technik können gleiche Eigenschaften einfacher bei
passiven Schaltungselementen, wie z.B. Kondensatoren, erreicht werden als bei aktiven Schaltungselementen, z.B.
Transistoren. Die lediglich symbolisch angedeuteten und mit 18 und 20 bezeichneten Schaltelemente sind anfänglich so eingestellt,
daß sie bei der anschließenden Umkehrung ihres Schaltzustandes unabhängig von den Polaritäten der zu vergleichenden
Spannungen den Differenzwert AV wiedergeben. Der anfängliche Schaltzustand jedes der Schaltelemente 18 oder
20 ist durch die Polarität des jeweiligen Eingangssignals bestimmt. Die Polarität des Differenzsignals AV ergibt dann
den Hinweis, welche der Spannungen V. oder Vn den größeren
Wert aufweist.
Das Differenzsignal AV am Ausgangsanschluß 16 des Differenznetzwerks
10 liegt am Gate eines MOS Feldeffekttransistors 22 in der invertierenden Eingangsstufe eines hochverstärkenden
FET Verstärkers 24, an den keine hohen Genauigkeitsanforderungen gestellt sind. Die Drain-Elektrode des FET 22 ist
direkt mit dem Gate des FET 26 in der zweiten Stufe des Verstärkers 24 verbunden, die das von der ersten Verstärkerstufe
kommende Signal erheut invertiert. An die Drain-Elektroden der FET 22 und 26 ist über die im Sättigungsbereich betriebenen
und als Lastelemente dienenden FET 28 bzw. 30 die Versorgungsspannung V1 angelegt.
709852/0855
YO 975 063
Wie später noch näher erläutert wird, ist der Verstärker 24 mittels des FET 32, der zeitweise eine Verbindung zwischen
Gate und Drain des FET 22 der ersten Verstärkerstufe herstellt, mit einer Eigenvorspannung auf den Wert der Einheitsverstärkung
im Gleichspannungsfall während der Vorbereitungsphase
ausgelegt. Durch diese Verbindung zwischen dem Eingang und dem Ausgang des FET 22 und die anschließende Aufhebung
dieser Verbindung wird der Verstärker 24 auf seinen korrekten Arbeitspunkt für die Verstärkung des Differenzsignals
AV eingestellt.
Während am Gate des FET 26 das Ausgangssignal vom FET 22 anliegt, ist die Drain-Elektrode des FET 26 über den Kondensator
34 mit dem Gate des FET 36 im nachfolgenden Pufferverstärker 38 gekoppelt. Die Drain-Elektrode des FET 36 ist über
den FET 40, der als Lastelement dient, mit der Betriebsspannung sowie über einen Kondensator 42 mit dem Eingangsanschluß
44 des Vorverriegelungsschaltkreises 46 gekoppelt. Der Puffer
verstärker 38 stellt eine niedrige Ausgangsimpedanz bereit, über die der hochverstärkende Verstärker 24 den Vorverriegelungsschaltkreis
46 treiben kann. Während der Vorbereitungs phase, die im folgenden noch näher beschrieben wird, sind
der Eingang und der Ausgang des FET 36 zeitweise über den FET 48 zur Vorspannung dee Pufferverstärkers 38 auf seinen
korrekten Arbeitspunkt verbunden.
Die Koppe!kondensatoren 34 und 42 ermöglichen eine voneinander
unabhängige Ausbildung der Eigenvorspannung. Aufgrund dieser Eigenvorspannung können zusätzliche Vorspannungen
und Spannungsquellen sowie das damit verbundene Problem der Spannungsverschiebungen aufgrund von Spannungsdrift etc. vermieden
werden.
Bezüglich einer eingehenden Beschreibung des Vorverstärkers 46 wird auf die ältere Patentanmeldung P 2 700 802.2 Bezug
709852/oeSS
YO 975 063
genommen. Im vorliegenden Zusammenhang beschränkt sich die Beschreibung des Vorverstärkers auf die Vorbereitungs- und
Vergleichsphase der Vergleicherschaltung gemäß Fig. 2.
In der Vergleichsphase kann der Vorverstärker 46 je nach der Polarität des zu verstärkenden Differenzsignals an seinem
Eingang 44 einen von zwei stabilen Zuständen einnehmen. Während der Vorbereitungsphase wird der Vorverstärker in einer
neutralen ausgeglichenen Zustand gebracht, der als Vorladungszustand bezeichnet wird. Der Vorverstärker 46 enthält zwei
FET 50 und 52 sowie zwei Kondensatoren 54 und 56, wobei diese Schaltelemente nach Art einer kreuzgekoppelten Ladungsübertragungsschaltung
angeordnet sind. Es ist demnach das Gate des FET 50 mit der einen Elektrode des Kondensators 54 sowie
dem Schaltungspunkt 60 verbunden, der seinerseits mit der Drain-Elektrode des FET 52 verbunden ist. Das Gate des FET 52
ist andererseits mit einer Elektrode des Kondensators 56 sowie dem mit der Drain-Elektrode des FET 50 zusammenhängenden
Schaltungsknoten 58 verbunden. Die Source-Elektrode des FET 50 ist mit dem Eingang 44 des Vorverstärkers 46 gekoppelt)
während die Source-Elektrode des FET 52 mit einem Schaltungsknoten 52 verbunden ist, der über den Kondensator 64 mit
Massepotential gekoppelt ist.
Während der Vorladungsphase beim Betrieb des Vorverstärkers 46 wird an die Schaltungsknoten 58 und 60 periodisch ein
Potential von der Spannungsquelle V2 über die FET 66 bzw. 68
angelegt. Die Schaltungsknoten 44 und 62 werden periodisch über die FET 70 bzw. 72 auf Massepotential gelegt. Das nutzbare
Ausgangssignal des Vorverstärkers 46 wird durch die Spannung dargestellt, die zwischen den Schaltungknoten 58
und 60 auftritt, wenn die Vergleichsphase abgeschlossen ist.
In dem gezeigten Schaltbild existieren verschiedene parasitär« bzw. verteilte Kapazitäten. Besondere Beachtung im vorliegenden
Zusammenhang f Ιηξβη jäie. fö^eruSnl"dieΓ Kapazität" 74
YO 975 063
zwischen Gate und Source von FET 32, die Kapazität 76
zwischen Gate und Source von FET 48 sowie die Kapazität 78 zwischen dem Schaltungsknoten 44 und Masse (wodurch die verteilte
Kapazität der Eingangsleitung vom Pufferverstäker 38
zum Vorverstärker 46 repräsentiert wird).
Wie aus dem Diagramm nach Flg. 2 hervorgeht/ unterteilt sich
der Arbeitszyklus der dargestellten MOS Vergleicherschaltung In eine Vorbereitungs- oder Bereitstellungsphase sowie In
eine anschließende Vergleichsphase. Zu Beginn werden zwei Steuerimpulse/ die mit Φ.. und Φ_ bezeichnet sind, an die
Gate-Elektroden der FET 32 bzw. 48 angelegt, wodurch diese FET die Gate-Drain-Verbindung der Verstärker FET 22 bzw. 36
herstellen. Dadurch werden diese Verstärkerstufen auf den !für die Einheitsverstärkung maßgeblichen Arbeitspunkt eingestellt.
Die Φ--Spannung wird ebenfalls an die Gate-Elektroden der FET 70 und 72 im Vorverstärker 46 angelegt, wodurch
die Schaltungsknoten 44 bzw. 62 an Masse gelegt werden, so daß eine etwa von dem vorhergehenden VergleichsVorgang auf
den Kondensatoren 78 bzw. 64 verbliebene Ladung abgeleitet wird. Während dieser Vorbereitungsphase befindet sich das
Differenznetzwerk 10 in dem oben erläuterten anfänglichen Zustand, so daß keine Differenzspannung AV am Schaltungsknoten 16 auftritt.
Der Φ1 -Impuls endet eine kurze Zelt später, während der Φ2~
Impuls noch weiterhin an der Gate-Elektrode des FET 48 anliegt. Mit dem Ende des Φ1-Impulses schaltet der FET 32 aus,
wodurch die Eingangs-Ausgangsverbindung zwischen Gate und
Drain des FET 22 aufgehoben und das Gate des FET 22 um den genannten Arbeitspunkt bezüglich des elektrischen Potentials
schwebend gelassen wird. Mit dem Ende des Φ.-Impulses wird
jedoch ein an sich störender Spannungsimpuls erzeugt, der über die parasitäre Kapazität 74 auf das Gate des FET 22
gelangt, im Verstärker 24 verstärkt und über den Koppelkon-
709852/0855
YO 975 063
- ye -
densator 34 auf das Gate des Pufferverstärker FET 36 geleitet
|wird. In einer konventionellen Vergleicherschaltung wird die
j Empfindlichkeitsschwelle deshalb so hoch eingestellt, daß
idle Schaltung nur auf solche Signale anspricht, die erheb-'
lieh größer als die derartiger Übergangs- oder Störimpulse ι sind. In der hier vorgeschlagenen Schaltung braucht man diese
I Einschränkung hinsichtlich der Empfindlichkeit nicht zu
;machen, da auf andere Weise der nachteilige Einfluß deri
artiger Störungen ausgeschaltet wird, was im folgenden näher
artiger Störungen ausgeschaltet wird, was im folgenden näher
erläutert werden soll.
Aus Fig. 2 ist ersichtlich, daß mit dem Ende des Φ.-Impulses,
durch den die erwähnten Übergangs- bzw. Störimpulse auf den Eingang des Pufferverstärkers 38 gelangen könnten, der φ_-
Impuls noch am Gate des FET 48 ansteht. Da zu diesem Zeitpunkt die Gate- und Drain-Elektrode des FET 36 über den FET
48 durch den «.-Impuls noch miteinander verbunden sind, wird
ein etwaiger Störimpuls vom Verstärker 24 im Pufferverstärker 38 sich nicht auswirken können. Dadurch wird der relativ
hoch verstärkte Storimpuls im Pufferverstärker abgeblockt und
nicht den Vorverstärker 46 erreichen.
Nach dem Ende des Φ*-Impulses wird ein φ.-Impuls an die Gate-Elektroden
der FET 66 und 68 im Vorverstärker 46 angelegt, wodurch diese FET in ihrem linearen Bereich als Widerstände
betrieben werden, über den FET 66 und den Schaltungsknoten
58 wird die Versorgungsspannung V2 auf eine Elektrode des
Kondensators 56 und über den FET 68 und den Schaltungsknoten 60 auf die eine Elektrode des Kondensators 54 gekoppelt. Die
jeweils anderen Elektroden der Kondensatoren 54 und 56 liegen miteinander an einem Anschluß für eine mit Φ. bezeichnete
Spannung. Zu diesem Zeitpunkt ist die Φ4-Spannung auf ihrem
potentialmäßig untersten Wert, z.B. auf Maseepotential. Die
Kondensatoren 54 und 56 werden somit aufgeladen, so daß die Schaltungsknoten 58 und 60 den Potentialwert V2 annehmen.
709852/0855
YO 975^063^
-V-
Wie bereits erwähnt wurde, sind die Schaltungsknoten 58 bzw. 60 über Kreuz mit den Gate-Elektroden der FET 52 bzw. 50
verbunden. Wenn die Kondensatoren 54 und 56 voll aufgeladen und die Schaltungsknoten 58 und 60 auf dem Potentialwert
von V2 sind, werden die FET 50 und 52 in ihrem Sättigungsbereich sein und von den Schaltungsknoten 58 und 60 über
ihre Drain-Sourcestrecken Strom zu den Schaltungsknoten 44
j und 62 zur Aufladung der Kapazitäten 78 und 64 leiten. Mit deren Aufladung werden die Source-Spannungen der FET 50 und
52 angehoben.Wenn die Source-Spannung Vg des FET 50 oder 52
einen Wert erreicht, der gleich der Differenz zwischen der jeweiligen Gate-Spannung V und der Schwellenspannung V ist,
schaltet der jeweilige FET aus. Wenn beide FET 50 und 52 auf diese Weise ausgeschaltet sind, befinden sich die Schaltungsknoten 44 und 62 jeweils auf einem Potential entsprechend V-verringert
um den Wert der Schwellenspannung des zugehörigen FET. Die Schaltungsknoten 58 und 60 liegen auf V2. In diesem
Zusammenhang ist festzuhalten, daß die FET 50 und 52 nicht dieselbe Schwellenspannung aufweisen müssen, damit der Vorverstärker
46 einwandfrei arbeiten kann. Ein ausgeglichener Zustand, in dem beide FET 50 und 52 ausgeschaltet sind, wird
auch erreicht, wenn diese FET bei verschiedenen Source Spannungswerten ausschalten.
Erforderlichenfalls kann auch ein sehr abrupter übergang in
den Sperrzustand für die FET 50 und 52 während der Vorladungsphase
erreicht werden. Eine Möglichkeit dazu besteht darin, den Φ.-Impuls zu beenden und dadurch die FET 66 und
68 zu einem Zeitpunkt auszuschalten, wenn die Ladungsübertragungeelemente
50 und 52 noch leitfähig aber relativ nahe am Ausschaltpunkt sind. Dadurch werden negative tibergangeimpulse
an den Schaltungsknoten 58 und 60 erzeugt, wodurch ein sofortiges Ausschalten der FET 50 und 52 erreicht wird.
Unterstützen läßt sich diese Wirkungsweise noch durch eine Vergrößerung der Gate-Source-Kapazität der fet 66 und 68.
709852/0865
YO 975 063
Aus Fig. 2 ist weiter ersichtlich, daß der 4>2-Impuls endet,
während der «!»--Impuls noch andauert. Mit anderen Worten, der «^--Impuls endet noch während der Vorladephase des Vorverstärkers
46. 0er beim Abschalten des «!»-Impulses entstehende Übergangsimpuls wird dabei über die parasitäre Kapazität 76
auf das Gate des FET 36 im Pufferverstärker gekoppelt, der einen entsprechenden Ausgangsimpuls über den Koppelkondensator
42 auf den Eingang 44 des Vorverstärkers 46 überträgt. Zu diesem Zeitpunkt ist jedoch der Vorverstärker 46 noch
in seiner Vorbereitungsphase, während der die Source-Schaltungsknoten
44 und 62 der FET 50 bzw. 52 auf ihre Ausschaltpegel aufgeladen werden. Der genannte Übergangsimpuls hat
ferner eine relativ geringe Größe, da es sich bei dem Pufferverstärker 38 nicht um einen Verstärker mit hohem Verstärkungsfaktor
handelt. Unter diesen Umständen wird demnach der erwähnte Übergangsimpuls vom Pufferverstärker 38 an den Eingang
44 in der Vorladespannung absorbiert, die zu dem Zeitpunkt zum Ausschalten des FET 50 aufgebaut wird. |
Es ist somit ersichtlich, daß die beim Abschalten der 4^-
und «!»--Steuerspannungen entstehenden Übergangs- bzw. StOrsignale
keine nachteiligen Einflüsse auf das resultierende Schaltkreisverhalten haben. Ein mit dem Abschalten des Φ--Steuerimpulses
entstehender Störimpuls wird nur eine geringe Amplitude haben und lediglich den Vorladeeffekt erhöhen. Am
Ende der Vorbereitungsphase, d.h. mit dem Ende der Φ«~» *2~
und ^^-Steuerimpulse, befindet sich der Vorverstärker 46 in einem bezüglich seiner Ausgangsschaltungsknoten 58 und 60
potentialmäßig ausgeglichenen Zustand, in dem alle .zu ihm gehörenden FET ausgeschaltet sind.
Mit Beginn der Vergleichsphase wird, wie oben beschrieben, eine Differenzspannung AV, deren Polarität durch die Größe
des Eingangssignals Vx bezogen auf die Referenzspannung V
bestimmt ist, am Ausgang des Differenznetzwerks 10 erzeugt.
709852/0855
YO 975 063
- ys -
Dieses Differenzsignal wird hochverstärkt und durch den Pufferverstärker 38 an den Eingang 44 des Vorverstärkers
46 weitergeleitet. Entsprechend der Polarität des verstärkj ten Differenzsignals AV wird demzufolge das Potential am
!Schaltungknoten 44 angehoben oder abgesenkt. Dieser Vor-
gang wird noch gesteigert, wenn ein Φ.-Rampenspannungsimpuls
an die gemeinsame Elektrode der Kondensatoren 44 und 46 angelegt wird, wodurch die Ladungsübertragungsaktion des
Vorverstärkers 46 unterstützt wird.
Beispielsweise soll angenommen werden daß AV eine negative
Polarität aufweist. Sobald die Spannung Φ, ansteigt, werden
die Gate-Spannnungen der FET 50 und 52 rampenförmig angehoben. Da aber die Spannung am Source-Schaltungsknoten des
FET 50 ebenfalls durch das Anlegen des verstärkten und invertierten AV Differenzsignals angehoben ist, wird FET 5O
ungeachtet seiner angestiegenen Gate-Spannung am leitendwerden gehindert. Vom Kondensator 56 kann praktisch keine
dort gespeicherte Ladung über den FET 50 übertragen werden und das Potential am Schaltungsknoten 58 (der mit der Drain-Elektrode
des FET 50 und über Kreuz mit dem Gate des FET verbunden ist) beginnt anzusteigen. Steigt die Gate-Spannung
des FET 52 relativ zur Source-Spannung weit genug an, um den FET 52 einzuschalten, findet eine positive Ladungsübertragung
vom Kondensator 54 über den FET 52 auf den Kondensator 64 statt, dessen Kapazitätswert so ausreichend
ist, daß darüber eine wesentliche Ladungsreduzierung der auf dem Kondensator 54 gespeicherten Ladung stattfindet.
Dadurch wird die Spannung am Schaltungsknoten 60 abgesenkt, die gleich der Drain-Spannung des FET 52 ist. Schließlich
wird der FET 52 aus der Sättigung in den linearen Bereich gelangen, wonach kein weiterer wesentlicher Ladungstransfer
mehr auftritt. Die Spannungsabsenkung am Schaltungknoten verursacht eine gleiche Spannungsabsenkung am Gate des FET
50, so daß der Sperrzustand des FET 50 sicher gewährleistet
709852/0855
YO 975 063
bleibt. Wenn AV somit negativ ist, wird schließlich der Vorverstärker
46 einen Zustand einnehmen, bei dem die Spannung am Schaltungsknoten 60 niedriger als am Schaltungsknoten 58
ist, und zwar um mindestens den Wert der Schwellenspannung des FET 50.
Ist die Differenzspannung AV von positiver Polarität, ergibt
sich die entgegengesetzte Wirkungsweise. Die Source-Spannung des FET 50 am Schaltungknoten 44 wird abgesenkt, wenn das
verstärkte und invertierte Frequenzsignal angelegt wird und der FET 50 beginnt leitend zu werden, sobald die Differenz
zwischen seiner Gate-Sourcespannung den Wert der Schwellenspannung überschreitet. Die Φ.-Rampenspannung erhöht
die Differenz in den Leitfähigkeiten in den FET 50 und 52. Sobald der FET 50 leitet, wird eine positive Ladung
vom Kondensator 56 über den FET 50 auf die Kondensatoren 42 und 78 übertragen. Das setzt sich solange fort, bis der
FET 50 aus der Sättigung in seinen linearen Arbeitsbereich gelangt, woraus sich eine wesentliche Reduzierung der Spannung
am Schaltungsknoten 58 ergibt. Die Spannung am Schaltungs
knoten 60 (d.h. an der Drain-Elektrode des FET 52) steigt weiter an, während die Spannung am Gate des FET 52 (gleich*
bedeutend mit dem Schaltungsknoten 58) absinkt, so daß dadurch der FET 52 im ausgeschalteten Zustand gehalten wird.
Ist somit die Differenzspannung AV von positiver Polarität, wird der Vorverstärker 46 letztlich einen Zustand einnehmen,
bei dem die Spannung am Schaltungsknoten 58 niedriger als am Schaltungsknoten 60 ist, und zwar um mindestens den Wert
der Schwellenspannung des FET 52.
Am Ende der Vergleichsphase kann somit zwischen den Schaltungsknoten
58 und 60 ein einfach abfühlbares Signal am Ausgang des Vorverstärkers 46 abgenommen werden. Dieses Ausgangssignal
ist nicht von Übergangs- oder Nullpunkt-Verschiebe •ignalen in der Schaltung selbst beeinflußt und repräsen-
709852/0855
YO 975 063
tiert sehr genau die Polarität der anfänglichen Spannungsdifferenz
AV, auch wenn diese Differenzspannung nur sehr kleine Werte in der Größenordnung von 1 Millivolt oder
weniger aufweist. Durch Untersuchungen an einem Schaltungs aufbau wurde festgestellt, daß zur Erkennung von Differenz
spannungen von weniger als einem Millivolt eine Vergleichs zeit von wenigen Mikrosekunden ausreicht. FUr die Dimensio
nierung der Schaltungselemente bei einer praktisch aufgebauten Schaltung können die folgenden Werte angegebenen
werden:
FET W/L
22, | 26, | 50 t | 52 | 15/1 |
28 | t 30 | 1/6,6 | ||
32, | 48, | 70 « | 72 | 1/1 |
36 | 25/1 | |||
40 | 5/1 | |||
60 | t 68 | 4/1 |
Für die genannte Schaltung ergab sich eine vollständige Zykluszeit von 2,9 Mikrosekunden. Die Nominalwerte betrugen
fttr die Verstärkung 130 und für die Leistungsaufnahme
der Vergleicherschaltung etwa 3 Milliwatt. Die An-■preohschwelle
betrug etwa 1/2 Millivolt. Weitere Verbesserungen durch einen Geschwindigkeite-Erapfindlichkeita-
709852/0855
YO 975 063
kompromlß etc. sind dabei noch möglich.
Bei dem beschriebenen Ausführungsbeispiel ist davon ausgegangen worden, daß die Feldeffekttransistoren vom N-Kanal
Anreicherungstyp sind. Es ist natürlich in gleicher Weise im Rahmen der Erfindung möglich, einzelne oder mehrere der
Feldeffekttransistoren auch vom Verarmungstyp zu wählen.
In dem beschriebenen Ausführungsbeispiel sind ferner mehrere |
Verstärkerstufen zwischen dem Differenznetzwerk 10 und dem Vorverstärker vorgesehen, wobei die Steuerimpulse zeitlich
so abgestimmt sind, das Φ- mit Φ. überlappt, während Φ-mit
4>2 überlappt. Das geschah zu dem Zweck, Übergangsimpulse,
die beim Abschalten der Φ..- und <I>
-Impulse entstehen, in der erläuterten Weise zu absorbieren. Es ist aber auch möglich, die beschriebene Vergleicherschaltung derart zu
modifizieren, daß man eine der Verstärkerstufen (z.B. den Pufferverstärker 38) wegläßt und eine entsprechende Anpassung
der Taktsteuerung vorsieht, indem z.B. <i> und Φ-überlappend
auftreten. Diese Abänderungen beeinträchtigen nicht den mit den beschriebenen Maßnahmen erzielbaren Erfolg,
wonach durch das sequentielle Schalten die dadurch erzeugten Übergangsimpulse jeweils zu einem Zeitpunkt auftreten,
bei dem die nächstfolgende Verstärkerstufe durch die Vorspannungsverbindung ausgeschaltet ist, z.B. wenn
der FET 32 ausgeschaltet ist, so daß diese Übergangsimpulse in der nächstfolgenden Stufe absorbiert werden und
nicht durch den weiteren Schaltungsverlauf hindurchgelangen können.
709852/0855
Leerseite
Claims (4)
- YO 975 O632726A87PATENTANSPRÜCHESpannungsverglelcherschaltung mit einem eingangsseitigen die Differenz zweier Eingangssignale bildenden Netzwerk, dem ein Verstärker für das Differenzsignal nachgeschaltet ist, gekennzeichnet durch erste Schaltmittel (32) zur zeitweisen Herstellung einer internen Verbindung in wenigstens einer Verstärkerstufe zur Einstellung eines dadurch bestimmten Arbeitspunktes des Verstärkers (24), welche Arbeitspunkt vor spannung zumindest zeitweise nach Aufheben der Verbindung aufrecherhalten bleibt, durch wenigstens eine dem Verstärker (24) nachgeschaltete Ausgangsstufe (38 und/oder 46), die durch zweite Schaltmittel (48 bzw. 66, 68) in einen ersten Schaltzustand einstellbar ist, in dem ein am Ausgang des ersten Verstärkers (24) auftretendes Signal unausgewertet bleibt bzw. in einen zweiten Schaltzustand einstellbar ist, in dem ein am Ausgang des ersten Verstärkers (24) auftretendes Signal im Sinne einer Verstärkung bzw. Verriegelung bewertet wird, sowie durch Steuereinrichtungen (Φ^ Φ2, Φ3) für die zeitliche Betriebseinstellung der ersten und zweiten Schaltmittel (32; 48 bzw. 66, 68) in der Weise, daß die zweiten Schaltmittel (48 bzw. 66, 68) beim Übergang der ersten Schaltmittel (32) von ihrem ersten auf den zweiten Schaltzustand ihren ersten Schaltzustand aufweisen, wobei die jeweilige Ausgangsstufe (38, 46) zur Blokkierung der beim Aufheben der internen Verbindung im vorgeschalteten Verstärker auftretenden Stör- bzw. Übergangsimpulse zunächst während dieser Phase in ihren ersten Schaltzustand eingestellt und anschließend in ihren zweiten Schaltzustand zur Bewertung des Differenzsignals umschaltbar ist.709852/08B5ORIGINAL INSPECTEDYO 975 063
- 2. SpannungsVergleicherschaltung nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Verstärkerstufe einen Feldeffekttransistor enthält, dessen Gate-Elektrode das Differenzsignal zugeführt ist und an dessen Drain-Elektrode das zugehörige Ausgangssignal entnehmbar ist, und daß die ersten Schaltmittel zur zeitweisen Herstellung einer internen Verbindung in der jeweiligen Verstärkerstufe aus einem mit seiner Schaltstrecke zwischen die Gate-Elektrode und die Drain-Elektrode des Verstärkertransistors eingefügten weiteren Feldeffekttransistor (32, 48) zur Herstellung einer den ersten bzw. zweiten Schaltzustand darstellenden schaltbaren Gate-Drain-Verbindung des zugehörigen Verstärker-j transistors (22, 36) bestehen. ;
- 3. SpannungsVergleicherschaltung nach Anspruch 1 oder 2, ! dadurch gekennzeichnet, daß als Ausgangsstufe ein mit j Feldeffekttransistoren aufgebauter Verriegelungskreis i (46) vorgesehen ist, der in einen anfänglichen neutrale^ ersten Schaltzustand einstellbar ist, in dem von der ! vorhergehenden Verstärkerstufe bereitgestellte Signale j nicht im Sinne einer Verstärkung bzw. Verriegelung be-wertet werden, und der erst in einem einstellbaren zweiten Schaltzustand je nach der Polarität des von derι vorhergehenden Verstärkerstufe gelieferten (Differenz-)! Signals einen entsprechenden nutzbaren Ausgangeszustand:annimmt.
- 4. Spannungsvergleicherschaltung nach einem der vorher- : gehenden Ansprüche dadurch gekennzeichnet, daß das , die Differenz der Eingangssignale bildende Netzwerk j (10) ein Paar von in Reihe geschalteten passiven MOS-Kondensatoren enthält, deren jeweils einen Elektroden je eines der beiden Eingangssignale zugeführt ist709852/0855YO 975 063und an deren gemeinsamen Verbindungspunkt das In seiner Polarität die relativen Eingangsamplituden wiedergebend» Differenzsignal abnehmbar 1st.S. Spannungsverglelcherschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Im Anschluß an das die Differenz der Eingangssignale bildende Netzwerk (10) ein erster hochverstärkender Verstärker (24) mit schaltbarer Gate-Drain-Verbindung ' In einer Verstärkerstufe mit einem nachgeschalteten Verstärker In Form eines bistabilen Verriegelungskrelses (46) vorgesehen 1st, der zunächst auf einen neutralen Zwischenzustand zur Blockierungen der beim Schalten der vorhergehenden Verstärkerstufe auftretenden Ubergangsslgnale einstellbar 1st, wobei vorzugsweise zwischen den ersten Verstärker (24) und den ausgangsseitlgen Verriegelungskreis (46) ein Pufferverstärker (38), ebenfalls mit schaltbarer Gate-Drain-Verbindung seines Verstärkertransistors, vorgesehen ist709852/0855
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/698,622 US4028558A (en) | 1976-06-21 | 1976-06-21 | High accuracy MOS comparator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2726487A1 true DE2726487A1 (de) | 1977-12-29 |
DE2726487C2 DE2726487C2 (de) | 1984-06-28 |
Family
ID=24806007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2726487A Expired DE2726487C2 (de) | 1976-06-21 | 1977-06-11 | Spannungsvergleicherschaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4028558A (de) |
JP (1) | JPS52156532A (de) |
CA (1) | CA1072644A (de) |
DE (1) | DE2726487C2 (de) |
FR (1) | FR2356148A1 (de) |
GB (1) | GB1567858A (de) |
IT (1) | IT1115322B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3736735A1 (de) * | 1986-11-12 | 1988-06-01 | Crystal Semiconductor Corp | Verfahren und schaltungsanordnung zum vermindern der erholzeit eines mos-differenz-spannungs-vergleichers |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5938670B2 (ja) * | 1976-10-15 | 1984-09-18 | 日本電気株式会社 | 差信号増巾回路 |
JPS5421102A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Semiconductor device circuit |
JPS5421152A (en) * | 1977-07-18 | 1979-02-17 | Toshiba Corp | Comparison circuit |
US4293848A (en) * | 1977-08-26 | 1981-10-06 | Intel Corporation | MOS Analog-to-digital converter |
US4162416A (en) * | 1978-01-16 | 1979-07-24 | Bell Telephone Laboratories, Incorporated | Dynamic sense-refresh detector amplifier |
US4191900A (en) * | 1978-01-27 | 1980-03-04 | National Semiconductor Corporation | Precision plural input voltage amplifier and comparator |
GB1564671A (en) * | 1978-04-12 | 1980-04-10 | Hughes Microelectronics Ltd | Comparator |
US4237390A (en) * | 1978-09-28 | 1980-12-02 | National Semiconductor Corporation | Switching comparator |
JPS582439B2 (ja) * | 1978-11-27 | 1983-01-17 | 富士通株式会社 | ブ−トストラツプ回路 |
US4262221A (en) * | 1979-03-09 | 1981-04-14 | Rca Corporation | Voltage comparator |
US4461965A (en) * | 1980-08-18 | 1984-07-24 | National Semiconductor Corporation | High speed CMOS sense amplifier |
US4547683A (en) * | 1982-10-18 | 1985-10-15 | Intersil, Inc. | High speed charge balancing comparator |
JPS59149418A (ja) * | 1983-02-16 | 1984-08-27 | Yokogawa Hokushin Electric Corp | インタフエ−ス回路 |
JPS61166744A (ja) * | 1985-01-16 | 1986-07-28 | Itoo Sangyo:Kk | 自動車用ル−ムミラ−およびその製造方法 |
US4604584A (en) * | 1985-06-10 | 1986-08-05 | Motorola, Inc. | Switched capacitor precision difference amplifier |
JPH07117559B2 (ja) * | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
JP2577388B2 (ja) * | 1987-07-08 | 1997-01-29 | 株式会社東芝 | 逐次比較型ad変換器 |
JPH02100513A (ja) * | 1988-10-07 | 1990-04-12 | Mitsubishi Electric Corp | 電圧比較装置 |
US5287015A (en) * | 1988-12-19 | 1994-02-15 | Advanced Micro Devices, Inc. | Comparator circuit |
IT1248921B (it) * | 1990-05-30 | 1995-02-11 | Italtel Spa | Circuito comparatore autoazzerato a bassa dissipazione di potenza |
US5065045A (en) * | 1990-10-04 | 1991-11-12 | Atmel Corporation | Multistage offset-cancelled voltage comparator |
US5140326A (en) * | 1991-01-29 | 1992-08-18 | Harris Corporation | Converter comparator cell with improved resolution |
EP0509585A1 (de) * | 1991-04-15 | 1992-10-21 | Koninklijke Philips Electronics N.V. | Getakteter Komparator mit Offset-Spannungsausgleich |
US5180930A (en) * | 1991-05-17 | 1993-01-19 | National Semiconductor Corp. | Method and apparatus for reducing the effects of feedback switch charge injection into a plurality of serially connected sample data comparators |
JP2710715B2 (ja) * | 1991-09-20 | 1998-02-10 | 富士通株式会社 | コンパレータ |
US5621339A (en) * | 1993-09-14 | 1997-04-15 | Crystal Semiconductor | Method and apparatus for removing trapped oxide charge from a differential input stage |
CN102495261B (zh) * | 2011-11-11 | 2013-11-20 | 陕西源能微电子有限公司 | 一种间歇式工作的低电压检测电路 |
CN114448424B (zh) * | 2022-01-14 | 2023-05-23 | 电子科技大学 | 一种自带偏置的低电压比较器 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3120663A (en) * | 1961-10-13 | 1964-02-04 | Gen Dynamics Corp | Voltage comparator system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3191124A (en) * | 1961-10-30 | 1965-06-22 | Avco Corp | Amplitude noise control gate |
US3588537A (en) * | 1969-05-05 | 1971-06-28 | Shell Oil Co | Digital differential circuit means |
US3676702A (en) * | 1971-01-04 | 1972-07-11 | Rca Corp | Comparator circuit |
FR2265100B1 (de) * | 1974-03-20 | 1978-09-29 | Ass Ouvriers Instr Precision | |
FR2281656A1 (fr) * | 1974-08-05 | 1976-03-05 | Westinghouse Cie Dispositifs | Limiteur de decharge pour batterie d'accumulateurs |
US3976952A (en) * | 1974-08-16 | 1976-08-24 | Gte Automatic Electric (Canada) Limited | Sense amplifier |
US3956708A (en) * | 1974-09-11 | 1976-05-11 | Motorola, Inc. | MOSFET comparator |
US3983413A (en) * | 1975-05-02 | 1976-09-28 | Fairchild Camera And Instrument Corporation | Balanced differential capacitively decoupled charge sensor |
US3993917A (en) * | 1975-05-29 | 1976-11-23 | International Business Machines Corporation | Parameter independent FET sense amplifier |
-
1976
- 1976-06-21 US US05/698,622 patent/US4028558A/en not_active Expired - Lifetime
-
1977
- 1977-04-25 GB GB17192/77A patent/GB1567858A/en not_active Expired
- 1977-05-03 FR FR7714014A patent/FR2356148A1/fr active Granted
- 1977-05-20 CA CA278,859A patent/CA1072644A/en not_active Expired
- 1977-05-20 IT IT23794/77A patent/IT1115322B/it active
- 1977-05-24 JP JP5947577A patent/JPS52156532A/ja active Granted
- 1977-06-11 DE DE2726487A patent/DE2726487C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3120663A (en) * | 1961-10-13 | 1964-02-04 | Gen Dynamics Corp | Voltage comparator system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3736735A1 (de) * | 1986-11-12 | 1988-06-01 | Crystal Semiconductor Corp | Verfahren und schaltungsanordnung zum vermindern der erholzeit eines mos-differenz-spannungs-vergleichers |
Also Published As
Publication number | Publication date |
---|---|
CA1072644A (en) | 1980-02-26 |
DE2726487C2 (de) | 1984-06-28 |
IT1115322B (it) | 1986-02-03 |
GB1567858A (en) | 1980-05-21 |
US4028558A (en) | 1977-06-07 |
JPS52156532A (en) | 1977-12-27 |
FR2356148B1 (de) | 1981-08-14 |
FR2356148A1 (fr) | 1978-01-20 |
JPS5722451B2 (de) | 1982-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2726487A1 (de) | Spannungsvergleicherschaltung | |
DE69009773T2 (de) | Voll differentieller cmos-leistungsverstärker. | |
DE3736379B4 (de) | Gepulster Komparator hoher Verstärkung | |
DE2711829A1 (de) | Vergleicher fuer einen analog/digital- und digital/analog-umsetzer | |
DE2752473A1 (de) | Gegentakt-treiberschaltung | |
DE2811074A1 (de) | Komplementaere, leistungslose komparator/inverter-schaltung | |
DE1810498C3 (de) | Signalübertragungsstufe mit einer Speicheranordnung | |
DE2819524A1 (de) | Taktgesteuerte spannungsvergleichsschaltung | |
DE3723919A1 (de) | Vergleichsschaltung | |
DE3051096C2 (de) | ||
DE68921136T2 (de) | Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen. | |
DE3321553A1 (de) | Impulsgenerator als integrierte schaltung | |
DE69517706T2 (de) | Verstärker | |
DE69523275T2 (de) | Digital-Analogwandlungsgerät mit Einheitsstromdifferentialschaltung und Spannungerzeugungsschaltungen | |
DE69209498T2 (de) | Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff | |
DE2712742C2 (de) | Feldeffekt-Transistorschaltkreis | |
DE2314015C3 (de) | Signalverstärker | |
DE69231151T2 (de) | Transkonduktanzstufe | |
DE69426545T2 (de) | Verfahren und Einrichtung zur Signalverarbeitung | |
DE69313177T2 (de) | Verstärker mit Ausgangsstrombegrenzung | |
DE3525522C2 (de) | ||
DE3511688C2 (de) | ||
DE69406108T2 (de) | Niederfrequenzverstärker | |
DE19620839A1 (de) | Operationsverstärker und Digitalsignalübertragungsschaltung | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |