CN114448424B - 一种自带偏置的低电压比较器 - Google Patents
一种自带偏置的低电压比较器 Download PDFInfo
- Publication number
- CN114448424B CN114448424B CN202210046373.7A CN202210046373A CN114448424B CN 114448424 B CN114448424 B CN 114448424B CN 202210046373 A CN202210046373 A CN 202210046373A CN 114448424 B CN114448424 B CN 114448424B
- Authority
- CN
- China
- Prior art keywords
- voltage
- comparator
- circuit
- low
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明适用于集成电路技术,提供了一种自带偏置的低电压比较器,该电路的结构非常简单,一共包括六个MOS管,其中三个MOS管使得参考电压充当电路的偏置电压,结合另外三个MOS管,完成电压比较的工作。由于其特殊的结构,本发明中的电路存在以下优势:1、本发明中的比较器可以工作在较低的电压下。2、本发明中的比较器的使能信号EN可以让比较器工作完成后将比较器关断,节约功耗。3、本发明中的比较器自带偏置,结构简单,功耗比一般电路更低。4、本发明中的比较器共模输入范围比较大。5、本发明中的比较器共模输入电压相对较低的时候,输入输出的传输延时更小。
Description
技术领域
本发明涉及集成电路技术领域,特别是一种自带偏置的低电压比较器。
背景技术
集成电路产业遵循着摩尔定律高速向前发展,成为了信息产业的重要支柱,具有重要的战略意义和巨大的经济价值,改变了社会生产和人们的生活。摩尔定律要求集成电路工艺的特征尺寸按比例不断减小,推动着数字电路的集成度愈来愈高,工作速度愈来愈快,可实现的功能愈来愈多,同时并不会显著地增加功耗。而且,数字信息易于存储和传输。因此,实际应用中信号处理大多通过数字电路实现。而实际物理世界中的声、光、力、热、电等信息都是模拟信息。电压比较器将输入的模拟信号转化为数字信号输出,是数字世界与模拟世界之间的一个最简单的枢纽。
在集成电路的设计中,电压比较器的应用十分常见,在报警器电路、自动控制电路、A/D变换电路、高速采样电路、电源电压监测电路、振荡器及压控振荡器电路、过零检测电路以及上电复位等电路中都有广泛的应用;在系统级应用中,电压比较器在便携式和电池驱动的系统、扫描仪和高速接收器中也有非常广泛的应用;此外电压比较器也可用于恢复时种信号和高速方波。
在不同的应用场景,对比较器的各种特性要求的侧重点也不同。一般衡量比较器性能的指标包括:共模输入范围、最小差模输入(也就是增益)、传输时延、摆率、单位增益带宽等。在一般的电路中,比较器速度、功耗、延时等性能对整个电路的速度、功耗和延时都有着至关重要的影响。关于比较器的研究,综合国际和国内发展的情况来看,低功耗、低的传输延迟时间是比较器发展的必然趋势。
发明内容
本发明的主要目的在于提出一种自带偏置的低压比较器,以解决在低电源电压或者参考电压较低的情况下,传统比较器的精度,速度和功耗等性能不够好,甚至是不能工作的问题。
为实现上述目的,本发明提出了一种自带偏置的低压比较器,包括六个MOS管M1、M2、M3、M4、M5、M6,电路处于比较状态时,输入参考电压Vin1从M5的源极输入,并为M2、M3和M4提供栅极电压,让M2、M3和M4导通,使能信号EN为M1提供栅极电压让M1工作在饱和区。对于M5,由于VGS5=VDS5,所以M5要么工作在饱和区,要么工作在亚阈值区。另外M5和M6的栅极相连,所以VG5=VG6,此时,Vin1与Vin2的比较被转化为VGS6与VGS5的比较,Vin2与参考电压Vin1的大小发生改变,可以让M6的工作状态发生改变,最终导致输出端口的高低电平变换。不需要比较器工作时,使能信号EN让M1工作在截止区,从而让电路断开,电路停止工作。
本发明提出的一种自带偏置的低压比较器电路如图1所示。
当比较器处于工作状态时,EN为高电平,M1导通。Vin1为参考电压,Vin2为被比较电压。
其中:
Vin1=VGS3+VDS1
=VGS2
=VGS4+VDS2
=|VGS5|+VDS3+VDS1
当Vin1<Vthn,M3和M5都将进入截止区。
由于VG5=VG6:
(1)Vin2>>Vin1,若使得M4进入亚阈值区或者饱和区,则Vout输出高电平。
(2)Vin2<Vin1,VGS2=Vin1;VGS4=Vin1-VDS2;|VGS5|=Vin1-VDS3-VDS1;VGS6<|VGS5|=Vin1-VDS3-VDS1,所以,M6相对于M2和M4更加截止,输出电压Vout为低电平。
当Vthn<Vin1<Vthn+VDS时,M1和M2都将开启并进入饱和区,此时VGS3和VGS4略小于Vthn,所以M3、M4和M5处于亚阈值区,由于|VGS5|=Vin1-2VDS,而|VGS3,4|=Vin1-VDS,所以M5要处于比M4深的亚阈值区。此时,M1、M3和M5为M2、M4和M6提供偏置电压,使得VG5=VG6。
(1)Vin2>Vin1,此时,将会使|VGS6|>|Vthp|,此时M6开启,跟随输出高电平Vin2。
(2)Vin2<Vin1,此时,|VGS6|<|VGS5|<|Vthp|,此时M6将会进入深亚阈值区,此时,M2处于饱和区,M4处于较浅的亚阈值区,输出电压VOUT输出低电平。
当Vthn+VDS<Vin1<Vthp+2VDS时,M1到M4都将开启,VGS5略小于Vthp,M5处于亚阈值区。此时,M1、M3和M5为M2、M4和M6提供偏置电压,使得VG5=VG6。
(1)Vin2>Vin1,此时,将会使|VGS6|>|Vthp|,此时M6开启,跟随输出高电平Vin2;对于M4,VDS4>VGS4-Vthn,此时,M4进入饱和区。
(2)Vin2<Vin1,此时,|VGS6|<|Vthp|,此时M6进入亚阈值区,此时,M2和M4进入线性区,输出电压VOUT为低电平。
当Vin1>Vthn+2VDS时,M1到M5都将开启;其中M1、M2和M3处于饱和区,由于|VGS5|=|VDS5|,因此,M5处于饱和区。此时,M1、M3和M5为M2、M4和M6提供偏置电压,使得VG5=VG6。
(1)Vin2>Vin1,此时,将会使|VGS6|>|Vthp|,此时M6开启,并处于线性区,VOUT跟随输出高电平Vin2;对于M4,VDS4>VGS4-Vthn,此时,M4进入饱和区。
(2)Vin2<Vin1,此时,|VGS6|-|Vthp|<|VDS5|,此时M6处于饱和区,此时,M2和M4处于线性区,输出电压VOUT为低电平。
当不需要比较器工作时,EN为低电平,M1截止,同时,M3和M 5截止。
在一般的应用电路中,运算放大器来当作比较器是一种非常普遍的选择,图2是一个普通的比较器电路。通过对普通比较器电路的简单分析,可以非常容易地发现。
本发明中的自带偏置的低压比较器电路没有电源AVD,两个Vin信号在作为输入信号的同时也充当电源,所以认为本发明中的比较器电路的电源电压在Vin附近;对于图2中的普通比较器电路,AVD=VR3+|VGS1,2|+Vin=VR3+|VGS3,4|+VDS1,2。很明显,本发明中的自带偏置的低压比较器电路的工作电压远低于图2中的普通比较器电路的工作电压。
本发明中的自带偏置的低压比较器电路的结构非常简单,两电源之间只有两条回路;而在图2中的普通比较器中,两电源之间只有四条回路。另外,本发明中的自带偏置的低压比较器电路没有电源电压AVD,使得本发明中的自带偏置的低压比较器电路所工作的电源电压一定低于图2中的普通比较器电路所工作的电源电压。再加上本发明中的自带偏置的低压比较器电路中带有使能信号,当不需要比较器工作的时候,电路直接关断。以上三点都使得本发明中的自带偏置的低压比较器电路的功耗相对比较低,对两种比较器电路进行功耗仿真,本发明中的自带偏置的低压比较器电路的仿真结果如图3所示,若使能信号EN=1时,则本发明中的比较器电路的功耗为0.776uW到9.277uW;若使能信号EN=0时,则本发明中的比较器电路的功耗为0.015uW到8.47uW;图2中的普通比较器电路的仿真结果如图4所示,普通比较器电路的功耗为114.231uW到160.713uW;从仿真结果也可以看出,本发明中的自带偏置的低压比较器电路的功耗远远低于图2中的普通比较器的功耗。
本发明中的自带偏置的低压比较器电路中,共模输入范围为Vthn<Vin<AVD,而在图2中的普通比较器中,共模输入范围为VDS<Vin<AVD-Vthn-VR3,所以本发明中的自带偏置的低压比较器的共模输入范围略大于图2中的普通比较器。
对本发明中的自带偏置的低压比较器电路和图2中的普通比较器电路的传输延时进行仿真,图2中的普通比较器电路的AVD设为3.3V,两个比较器的比较电压Vin2设为0V到3V的方波信号,两个比较器电路的参考电压Vin1从0V到2V扫描。本发明中的自带偏置的低压比较器电路的仿真结果如图5所示,若参考电压Vin1低于1.5V,则本发明中的比较器电路的传输延时为0到800ps;图2中的普通比较器电路的仿真结果如图6所示,若参考电压Vin1低于1.5V,则本发明中的比较器电路的传输延时为2.65ns到16.37ns;从仿真结果可以看出,当需要比较器工作在低压下时,本发明中的自带偏置的低压比较器电路的传输延时有非常大的优势。
综上所述,本发明中的自带偏置的低压比较器电路存在以下优势:1、本发明中的比较器可以工作在较低的电压下。2、本发明中的比较器的使能信号EN可以让比较器工作完成后将比较器关断,节约功耗。3、本发明中的比较器自带偏置,结构简单,功耗比一般电路更低。4、本发明中的比较器共模输入范围比较大。5、本发明中的比较器共模输入电压相对较低的时候,输入输出的传输延时更小。
附图说明:
图1本发明中的自带偏置的低压比较器电路
图2普通的比较器电路
图3本发明中的自带偏置的低压比较器电路的功耗
图4普通的比较器的功耗
图5本发明中的自带偏置的低压比较器电路的传输延时
图6普通的比较器的传输延时
图7实施例和对比例中的激励信号
图8实施例电路图
图9对比例中的电路图
图10实施例电路图瞬态仿真结果图
具体实施方式
在上电复位的电路中,对于工作在低压状态下的芯片,需要更低的阈值电压的情况下,就需要使用该电路。
实施例:
实施例的电路图如图8所示,该实施例是3.3V上电复位电路中的一个小模块电路,该电路可以将上电复位电压AVD的阈值控制在一个较低的电位。
由于前级电路的影响,RN0、PD和AVD的激励信号如图7所示,其中OUT输出信号反馈到PD。
从激励信号可以看出,随着电源AVD升高,RN0率先开启,跟随电源变为高电平,使得输出VOUT等于比较器的输出电压VOUT1,此时PD仍为低电平,M1和M7开启,比较器处于工作状态。
此时,Vin1=VGS8+VDS7,随着上电的电压AVD的升高,当AVD接近VthP,M10渐渐导通,由于R1>>R2,Vin2快速升高,一旦Vin1>Vin2,使得M6导通,从而输出高电平。输出的高电平反馈到PD,使得PD变为高电平,M1、M7进入截止区,M19导通,Vout变为低电平。
对比例:
对比例的电路图如图9所示,该对比例本来是工作在5V的上电复位电路中的一个模块电路,它在5V的电路中,上电电压AVD的上电阈值较高。
对比例的激励信号与实施例相同,随着电源AVD升高,RN0率先开启,跟随电源变为高电平,使得输出VOUT等于比较器的输出电压VOUT1,此时PD仍为低电平。
随着上电的电压AVD的升高,当AVD接近VTHP,M10渐渐导通,此时Vin1为二极管的导通电压,AVD进一步升高,当R1和R2的分压Vin2大于Vin1,Vout1输出高电平,此时Vout也输出高电平,Vout反馈到PD,使得PD变为高电平,M19导通,将Vout强制拉到低电平。
对实施例进行电路仿真,仿真结果如图10所示,在电路上电的过程中,当AVD大约等于0.75V的时候,由于比较器的作用,出现上升沿,此时所对应的AVD电压为上电复位电路的阈值电压。
对于对比例中的电路,由于AVD=VR3+|VGS1,2|+Vin=VR3+|VGS3,4|+VDS1,2,即需要AVD>VR3+|Vthn3,4|+VDS1,2时,比较器才能正常工作。所以普通的比较器电路是不可能在AVD等于0.75V的时候还能正常工作的,也就是说,即使不考虑功耗和传输延时等性能需求,将普通的比较器应用到3.3V上电复位电路中,也不可能得到0.75V的阈值电压。
Claims (2)
1.一种自带偏置的低压比较器,其特征在于,包括六个MOS管,五个输入输出端口,参考电压Vin1和被比较电压Vin2从M5和M6这两个PMOS管的源极输入,使能信号EN控制M1的栅极,地端AVS位于M1和M2的源极,输出信号OUT从M6的漏极输出。
所述自带偏置的低压比较器的六个MOS管有四个NMOS管M1、M2、M3和M4,两个PMOS管M5和M6;M1、M3和M5三个MOS管的源极和漏极依次相连,M2、M4和M6三个MOS管的源极和漏极依次相连,M5和M6的源极连接到两个输入信号Vin1和Vin2,M5和M6的栅极相连,M5呈现二极管连接方式,M2、M3和M4的栅极相连并连接到Vin1,M1的栅极连接到控制信号EN,M1和M2的源极连接到地。
所述电路处于比较状态时,输入参考电压Vin1从M5的源极输入,并为M2、M3和M4提供栅极电压让其导通,使能信号EN为M1提供栅极电压让M1工作在饱和区。由于M5属于“二极管连接”的器件,M5的栅极和源极的电压差VGS5等于M5的漏极和源极的电压差VDS5,所以M5要么工作在饱和区,要么工作在亚阈值区。另外M5和M6的栅极相连,所以M5的栅极电压VG5等于M6的栅极电压VG6,此时,Vin1与Vin2的电压比较被转化为M6的栅极和源极的电压差VGS6与M5的栅极和源极的电压差VGS5的比较,Vin2相对于参考电压Vin1的改变从而让M6工作状态发生改变,最终输出高低电平。不需要比较器工作时,使能信号EN让M1工作在截止区,从而让电路断开,电路停止工作。
2.如权利要求1所述的一种自带偏置的低压比较器,为节约使能信号EN这个端口,直接将使能信号EN接到参考电压Vin1处。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210046373.7A CN114448424B (zh) | 2022-01-14 | 2022-01-14 | 一种自带偏置的低电压比较器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210046373.7A CN114448424B (zh) | 2022-01-14 | 2022-01-14 | 一种自带偏置的低电压比较器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114448424A CN114448424A (zh) | 2022-05-06 |
CN114448424B true CN114448424B (zh) | 2023-05-23 |
Family
ID=81368677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210046373.7A Active CN114448424B (zh) | 2022-01-14 | 2022-01-14 | 一种自带偏置的低电压比较器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114448424B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176669A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | 比较电路 |
CN103441749A (zh) * | 2013-07-24 | 2013-12-11 | 国家电网公司 | 一种迟滞可控的同步比较器 |
CN113054622A (zh) * | 2021-03-31 | 2021-06-29 | 黄山学院 | 用于高压栅驱动芯片的高精度宽电压范围过温保护电路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4028558A (en) * | 1976-06-21 | 1977-06-07 | International Business Machines Corporation | High accuracy MOS comparator |
JPH0514073A (ja) * | 1991-06-28 | 1993-01-22 | Fuji Electric Co Ltd | 差動増幅器及び比較器 |
JPH08195673A (ja) * | 1995-01-19 | 1996-07-30 | Nippon Telegr & Teleph Corp <Ntt> | Cmos多値ラテラル回路、多値論理の順序回路、多値論理の同期式順序回路、および多値論理のスタティック形dタイプラッチ回路 |
US6069500A (en) * | 1998-11-23 | 2000-05-30 | Industrial Technology Research Institute | High speed regeneration comparator |
JP3593486B2 (ja) * | 2000-01-28 | 2004-11-24 | 株式会社東芝 | 電圧比較回路およびこれを用いた基板バイアス調整回路 |
CN104158516B (zh) * | 2014-04-28 | 2017-01-11 | 深圳市汇顶科技股份有限公司 | 电压比较器 |
CN204733142U (zh) * | 2015-06-19 | 2015-10-28 | 西安华芯半导体有限公司 | 高精度抗干扰比较器及应用该比较器的存储器结构 |
JP2020102674A (ja) * | 2018-12-20 | 2020-07-02 | 三星電子株式会社Samsung Electronics Co.,Ltd. | コンパレータ回路、adc回路、半導体装置および移動体デバイス |
CN110120791A (zh) * | 2019-05-14 | 2019-08-13 | 电子科技大学 | 一种抗总剂量的cmos运算放大器 |
US10666237B1 (en) * | 2019-08-27 | 2020-05-26 | Realtek Semiconductor Corp. | High-speed clocked comparator and method thereof |
CN112448721B (zh) * | 2019-08-29 | 2023-05-05 | 天津大学青岛海洋技术研究院 | 一种具有自偏置电路的低延迟失真特性的低功耗比较器 |
-
2022
- 2022-01-14 CN CN202210046373.7A patent/CN114448424B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176669A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | 比较电路 |
CN103441749A (zh) * | 2013-07-24 | 2013-12-11 | 国家电网公司 | 一种迟滞可控的同步比较器 |
CN113054622A (zh) * | 2021-03-31 | 2021-06-29 | 黄山学院 | 用于高压栅驱动芯片的高精度宽电压范围过温保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN114448424A (zh) | 2022-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3103196B1 (en) | Buffer circuits and methods | |
CN101916128B (zh) | 一种提高带隙基准源输出电源抑制比的方法及相应的电路 | |
US20070210857A1 (en) | Power Gating Circuit of a Signal Processing System | |
US8810165B2 (en) | Fan control system | |
CN101847134B (zh) | 基于移动行业处理器接口mipi协议接口装置 | |
CN1266838C (zh) | 低电源电压下亦可产生稳定恒流的半导体集成电路器件 | |
CN106549639A (zh) | 一种增益自适应误差放大器 | |
CN102571044A (zh) | 电压比较器 | |
US8205104B2 (en) | South bridge configured to detect a high level voltage from a super I/O chip when the computer is shut down | |
CN114448424B (zh) | 一种自带偏置的低电压比较器 | |
CN106208978A (zh) | 基于斩波稳定技术的亚阈值衬底驱动运算跨导放大器 | |
TW202040546A (zh) | 驅動電流供應電路、led顯示驅動裝置及led顯示裝置 | |
CN101951246A (zh) | 静态电压电平恢复器 | |
CN219625905U (zh) | 一种高压转低压电源管理装置 | |
US4812681A (en) | NMOS analog voltage comparator | |
CN210243733U (zh) | 低电压宽带宽高速电流采样电路 | |
CN209297190U (zh) | 一种低压降镜像电流源电路 | |
CN107992144B (zh) | 带隙基准源的启动电路 | |
CN111885462B (zh) | 音频功放电路及其功放模式控制方法、电子设备 | |
US20070057653A1 (en) | Fan speed controlling circuit | |
CN205158197U (zh) | 新型三极管级联电流镜 | |
CN210536611U (zh) | 一种缓冲近电源电压的cmos缓冲器 | |
CN110769567A (zh) | Usb键盘控制器的led优化低压电流源电路模块 | |
CN204613286U (zh) | 一种新型低功耗电流检测电路 | |
CN208241644U (zh) | 一种隔离高压输入的传输门电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |