CN210536611U

CN210536611U - 一种缓冲近电源电压的cmos缓冲器

Info

Publication number: CN210536611U
Application number: CN201922136818.7U
Authority: CN
Inventors: 白春风; 殷琪浩; 王洋; 乔东海
Original assignee: Suzhou University
Current assignee: Suzhou University
Priority date: 2019-12-03
Filing date: 2019-12-03
Publication date: 2020-05-15
Anticipated expiration: 2029-12-03

Abstract

本实用新型公开了一种缓冲近电源电压的CMOS缓冲器，其包括运算跨导放大器OTA，以及由偏置恒定电流源IB1、偏置恒定电流源IB2、PMOS管P1、PMOS管P2、PMOS管P3组成的超级源极跟随器。本实用新型的缓冲近电源电压的CMOS缓冲器由于OTA和超级源极跟随器都在闭环回路中，克服了源极跟随器的栅源直流电压移位随PVT变化而变化的缺点，同时，即便输入电压非常靠近电源电压，也能够维持较高的环路增益。充足的环路增益保证了缓冲器输出电压与输入电压之间的近似相等，而且具有一定的驱动能力，即精确的实现对近电源电压的缓冲。

Description

一种缓冲近电源电压的CMOS缓冲器

技术领域

本实用新型涉及集成电路技术领域，特别涉及一种缓冲近电源电压的CMOS缓冲器。

背景技术

如图1所示，为集成电路中常用的电压缓冲器结构(基于OTA实现)，运算跨导放大器(OTA)的同相输入端作为电压输入端，OTA的反相端与输出端连接在一起作为电压输出端。由于OTA的电压增益(A)非常高，输出电压与输入电压的关系是：

其缓冲输出的相对误差等于1/(1+A)，因此，OTA的增益越高，缓冲器的误差就越小。从端口阻抗的角度看，图1所示电压缓冲器的输入阻抗等于OTA的输入阻抗，在CMOS工艺下OTA的输入阻抗是非常高的；其输出阻抗等于OTA自身输出阻抗除以(1+A)，是非常低的值。因此，这种电压缓冲器的性能好坏取决于OTA的增益(A)的高低。

如图2所示，为CMOS工艺下常用OTA的电路结构图，这种NMOS折叠共源共栅结构的输入级对输入较高电压(可以达到，甚至超过电源电压)的情况有很好的适应性，但是与OTA反相输入端相连的输出端的PMOS管(P5)会处于线性区，导致其跨导值非常低，进而，导致OTA的电压增益(A)变得非常低，因而不再能够准确的实现电压缓冲。

如图3所示，为另一种常用的电压缓冲器结构(基于超级源极跟随器实现)，其输入阻抗非常高，输出阻抗非常低。这种电压缓冲器可以输出靠近电源的电压，这是因为，即使PMOS管P2进入线性区，只要恒定偏置电流源IB正常工作，输出电压就能正常跟随输入电压。但是，超级源极跟随器只能实现小信号跟随，输入电压和输出电压之间存在一个栅源电压(VGS)的压差，而且这个电压差在集成电路中还会随工艺、电压、温度(PVT)变化而变化。因此，基于源极跟随器的电压缓冲器因为其栅源电压的PVT稳定性较差而无法精确的缓冲直流电压。

实用新型内容

针对现有技术的不足，本实用新型目的在于提供一种能够缓冲近电源电压的CMOS缓冲器。其采用如下技术方案：

一种缓冲近电源电压的CMOS缓冲器，其包括：运算跨导放大器OTA，以及由偏置恒定电流源IB1、偏置恒定电流源IB2、PMOS管P1、PMOS管P2、PMOS管P3组成的超级源极跟随器。

所述运算跨导放大器OTA的同向输入端与电压输入端连接，电压输出端、所述PMOS管P1的源极、所述PMOS管P2的漏极均与所述运算跨导放大器OTA的反向输入端连接，所述PMOS管P2的源极与电源连接，所述运算跨导放大器OTA的输出端与PMOS管P1的栅极连接，所述偏置恒定电流源IB1的输入端和所述PMOS管P3的栅极均与所述PMOS管P1的漏极连接，所述偏置恒定电流源IB1的输出端接地，所述偏置恒定电流源IB2的输出端和PMOS管P3的源极均与所述PMOS管P2的栅极连接，所述PMOS管P3的漏极接地，所述偏置恒定电流源IB2的输入端与电源连接。

作为本实用新型的进一步改进，所述PMOS管P2选取较大的宽长比以使之偏置在亚阈值区，所述PMOS管P1和PMOS管P3工作在饱和区。

作为本实用新型的进一步改进，所述运算跨导放大器OTA采用NMOS源极耦合差分对作为输入级的折叠共源共栅结构。

本实用新型的有益效果：

本实用新型的缓冲近电源电压的CMOS缓冲器由于OTA和超级源极跟随器都在闭环回路中，克服了源极跟随器的栅源直流电压移位随PVT变化而变化的缺点，同时，即便输入电压非常靠近电源电压，也能够维持较高的环路增益。充足的环路增益保证了缓冲器输出电压与输入电压之间的近似相等，而且具有一定的驱动能力，即精确的实现了对近电源电压的缓冲。

上述说明仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，而可依照说明书的内容予以实施，并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是集成电路中常用的电压缓冲器电路结构(基于OTA实现)；

图2是CMOS工艺下常用OTA的电路图；

图3是另一种常用的电压缓冲器电路结构(基于超级源极跟随器实现)；

图4是本实用新型优选实施例中缓冲近电源电压的CMOS缓冲器的电路图；

图5是本实用新型中缓冲近电源电压的CMOS缓冲器与基于运算跨导放大器的传统电压缓冲器在100kHz处的增益模值与输入共模电压之间的关系。

具体实施方式

下面结合附图和具体实施例对本实用新型作进一步说明，以使本领域的技术人员可以更好地理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。

参照图4，为本实用新型实施例中的缓冲近电源电压的CMOS缓冲器，其包括：运算跨导放大器OTA，以及由偏置恒定电流源IB1、偏置恒定电流源IB2、PMOS管P1、PMOS管P2、PMOS管P3组成的超级源极跟随器。

运算跨导放大器OTA的同向输入端与电压输入端连接，电压输出端、PMOS管P1的源极、PMOS管P2的漏极均与运算跨导放大器OTA的反向输入端连接，PMOS管P2的源极与电源连接，运算跨导放大器OTA的输出端与PMOS管P1的栅极连接，偏置恒定电流源IB1的输入端和PMOS管P3的栅极均与PMOS管P1的漏极连接，偏置恒定电流源IB1的输出端接地，偏置恒定电流源IB2的输出端和PMOS管P3的源极均与PMOS管P2的栅极连接，PMOS管P3的漏极接地，偏置恒定电流源IB2的输入端与电源连接。

其中，PMOS管P2选取较大的宽长比以使之偏置在亚阈值区，PMOS管P1和PMOS管P3工作在饱和区。

本实施例中的运算跨导放大器OTA结构如图2所示，其采用NMOS差分对作为输入级的折叠共源共栅结构,该OTA包括NMOS管N1、N2、N3、N4、N5、N6、N7、N8,PMOS管P1、P2、P3、P4、P5,偏置电压Vbias1、Vbias2、Vbias3、Vbias4。具体的，参照图2，N1的栅极接反向输入端，N2的栅极接同向输入端，N1的源极和N2的源极与N8的漏极连接，N8的源极接地，N8的栅极接Vbias4,P1的漏极和P3的源极与N1的漏极连接，P2的漏极和P4的源极与N2的漏极连接，P1的源极、P2的源极和P5的源极接电源电压VDD，P2的栅极、P3的漏极、N3的漏极均与P1的栅极连接，N3的源极与N5的漏极连接，N5的源极接地，P4的漏极、N4的漏极均与P5的栅极连接，N4的源极与N6的漏极连接，N6的源极接地，P3和P4的栅极接Vbias2,N3和N4的栅极接Vbias3,N5和N6的栅极接Vbias4,P5的漏极和N7的漏极与输出端连接，N7的栅极接Vbias4,N7的源极接地。

参照图4，本实用新型利用跨导增强源极跟随器实现了维持闭环回路的较高的环路增益，PMOS管P1管能够在极端情况下(输出电压靠近电源电压)下正常实现电压跟随的关键是偏置恒定电流源IB1正常工作(即保持高输出阻抗)，而PMOS管P2管沟道长度取较小值，宽度尽量大以保证在较高输出电压时PMOS管P2的栅极电压不会急剧下降(导致偏置恒定电流源IB1不能正常工作)。

当输入电压靠近电源电压，此时PMOS管P2处于线性区，但是只要PMOS管P2的栅极电压没有上升到迫使偏置恒定电流源IB1进入线性区，PMOS管P1依然具有源极电压跟随栅极电压的特性。由于PMOS管P2的宽长比较大，其栅极电压不会有较大幅度的变化，同时PMOS管P2选择较短沟道长度，可以保证较小的器件尺寸。

事实上，在电源电压较低(1.2V以下)的环境下，PMOS管P3和偏置恒定电流源IB2组成的源极跟随器是可以省略的。这样，在缓冲器的结构中，OTA的输出端电压比靠近电源的缓冲输出电压低一个栅源电压(VGSP1)，因而能够保证输出级MOS管(图2中的P5)工作在饱和区，因此，OTA能够维持高电压增益；同时，超级源极跟随器保障了OTA的输出端和缓冲输出端之间的小信号跟随效应(即环路增益不会因为PMOS管P2处于线性区而降低)。由于OTA和超级源极跟随器都在闭环回路中，充足的环路增益保证了缓冲器输出电压与输入电压之间的近似相等，即便输入电压非常靠近电源电压，也能够精确的实现电压缓冲。

参照图5，为本实用新型中缓冲近电源电压的CMOS缓冲器与基于运算跨导放大器的传统电压缓冲器在100kHz处的增益模值与输入共模电压之间的关系。其中，本实用新型与基于运算跨导放大器的传统电压缓冲器均在65nmCMOS工艺和1.2V电源电压下搭建电路并进行了电压增益的频率响应仿真。其电压增益越接近0dB(即1倍电压增益)，说明电压缓冲的误差越小。在100kHz频率处扫描共模输入电压，得到图5。电压缓冲误差小于0.1％意味着电压增益大于0.999，即大于-8.69mdB；电压缓冲误差小于1％意味着电压增益大于0.99，即大于-87.3mdB。

从图5中可以看出，若以0.1％缓冲误差作为标准，结果显示，传统结构(实线)的最高输入共模电压约等于1.021V，而本发明(虚线)的最高输入共模电压约为1.189V，相对于传统结构拓展了168mV；若以1％缓冲误差作为标准，仿真结果显示，传统结构的最高输入共模电压约等于1.125V，而本实用新型的最高输入共模电压约为1.197V，相对于传统结构拓展了72mV。由此可证明本实用新型缓冲近电源电压的CMOS缓冲器具有缓冲近电源电压的功能。

以上实施例仅是为充分说明本实用新型而所举的较佳的实施例，本实用新型的保护范围不限于此。本技术领域的技术人员在本实用新型基础上所作的等同替代或变换，均在本实用新型的保护范围之内。本实用新型的保护范围以权利要求书为准。

Claims

1.一种缓冲近电源电压的CMOS缓冲器，其特征在于，包括：运算跨导放大器OTA，以及由偏置恒定电流源IB1、偏置恒定电流源IB2、PMOS管P1、PMOS管P2、PMOS管P3组成的超级源极跟随器；

2.如权利要求1所述的缓冲近电源电压的CMOS缓冲器，其特征在于，所述PMOS管P2偏置在亚阈值区，所述PMOS管P1和PMOS管P3工作在饱和区。

3.如权利要求1所述的缓冲近电源电压的CMOS缓冲器，其特征在于，所述运算跨导放大器OTA采用NMOS源极耦合差分对作为输入级的折叠共源共栅结构。