CN101847134B - 基于移动行业处理器接口mipi协议接口装置 - Google Patents

基于移动行业处理器接口mipi协议接口装置 Download PDF

Info

Publication number
CN101847134B
CN101847134B CN2010100428425A CN201010042842A CN101847134B CN 101847134 B CN101847134 B CN 101847134B CN 2010100428425 A CN2010100428425 A CN 2010100428425A CN 201010042842 A CN201010042842 A CN 201010042842A CN 101847134 B CN101847134 B CN 101847134B
Authority
CN
China
Prior art keywords
field effect
insulating gate
submodule
gate type
type field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010100428425A
Other languages
English (en)
Other versions
CN101847134A (zh
Inventor
莫良华
孙庆余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FocalTech Systems Shenzhen Co Ltd
Original Assignee
FocalTech Systems Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FocalTech Systems Shenzhen Co Ltd filed Critical FocalTech Systems Shenzhen Co Ltd
Priority to CN2010100428425A priority Critical patent/CN101847134B/zh
Publication of CN101847134A publication Critical patent/CN101847134A/zh
Application granted granted Critical
Publication of CN101847134B publication Critical patent/CN101847134B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

基于移动行业处理器接口MIPI协议接口装置,包括数据收发模块和对收发数据进行处理的通道控制和接口逻辑模块。尤其是,所述数据收发模块包括与用于接收/发送数据的差分端口电连接的高速接收子模块、高速发送子模块、低功耗接收子模块和低功耗发送子模块中的至少一个子模块;所述高速接收子模块用于将输入至所述接口装置的低功耗低摆幅的差分信号放大整形成输出电压摆幅接近或者等于电源电压的轨至轨rail to rail信号。所述低功耗发送子模块用于控制输出所述接口装置信号的波形,使信号波形中从波峰的15%至波峰的85%的上升沿时间和从波谷的15%至波谷的85%的下降沿时间不大于25ns。本发明提出适于产业应用的高速接收子模块和低功耗发送子模块的实现方案。

Description

基于移动行业处理器接口MIPI协议接口装置
技术领域
本发明涉及电器接口装置,特别是涉及用于移动设备的基于行业协议的接口装置。
背景技术
现有技术移动产品,如移动电话、移动电脑、数码照相机等,正在向着更轻更薄的方向发展。传统的并行数据总线在移动产品有限的设计空间里造成的空间浪费,同时,在高速数据传输情况下,并行数据总线带来高功耗和电磁干扰EMI噪声。为解决此问题,多个标准化组织制定适于移动设备的通信标准,其中最引人注目的要算由移动行业处理器接口MobileIndustry Processor Interface联盟制定的接口协议,简称MIPI协议。依照MIPI协议可以使的接口具有低功耗、低EMI的优点,同时能节省中间连接的成本,提高可靠性并且使终端产品的机械设计更具弹性。但是,目前还没有基于MIPI协议的接口装置真正投入产业。
发明内容
本发明要解决的技术问题在于避免现有技术的不足之处而提出一种基于MIPI协议的接口装置,即D-PHY接口装置,其中D-PHY代表500Mbit/s物理层,D是罗马数字500的简写,PHY是物理层的简写。所述D-PHY接口装置对收发数据模块提出了具体的实现方案,尤其是对于高速接收数据模块和低功耗发送数据模块。
本发明解决所述技术问题可以通过采用以下技术方案来实现:
设计、制造一种基于移动行业处理器接口MIPI协议的接口装置,即D-PHY接口装置,其中D-PHY代表500Mbit/s物理层,所述装置包括数据收发模块和对收发数据进行处理的通道控制和接口逻辑模块。尤其是,所述数据收发模块包括与差分端口电连接的高速接收子模块、高速发送子模块、低功耗接收子模块和低功耗发送子模块中的至少一个子模块,所述差分端口用于接收/发送数据;当所述数据收发模块设置低功耗接收子模块和低功耗发送子模块中的任一个子模块时,所述数据收发模块还包括低功耗竞争检测模块;
所述高速接收子模块用于将输入至所述接口装置的低功耗低摆幅的差分信号放大整形成输出电压摆幅接近或者等于电源电压的轨至轨rail to rail信号。所述高速接收子模块用于将输入至所述接口装置的低功耗低摆幅的差分信号放大整形成输出电压摆幅接近或者等于电源电压的轨至轨rail to rail信号。所述高速接收子模块包括数据通道和时钟通道,所述数据通道包括接收输入至所述差分端口的数据信号的信号放大子模块、与该信号放大子模块电连接的信号整形子模块和与所述信号整形子模块电连接的延迟采样子模块,所述延迟采样子模块将被放大整形的数据输入信号输出至通道控制和接口逻辑模块;
所述时钟通道包括接收输入至所述差分端口的时钟信号的信号放大子模块和与该时钟通道所包含的信号放大子模块电连接的信号整形子模块,所述时钟通道所包含的信号整形子模块将放大整形后的时钟信号分别输出至数据通道的延迟采样子模块和通道控制和接口逻辑模块。
所述数据通道的信号放大子模块和时钟通道的信号放大子模块均包括级联的两个信号放大单元和为各自的两信号放大单元提供偏置电流的恒流单元;所述级联的两信号放大单元的输入端电连接所述差分端口,输出端电连接相应的信号整形子模块的输入端。
所述数据通道所包含的信号放大单元和时钟通道所包含的信号放大单元均包括两背靠背电连接的第一P沟道增强型绝缘栅型场效应管,该两第一P沟道增强型绝缘栅型场效应管各自的漏极都与第二P沟道增强型绝缘栅型场效应管的源极电连接,所述两第一P沟道增强型绝缘栅型场效应管各自的衬底、第二P沟道增强型绝缘栅型场效应管的衬底和漏极都电连接接口电源,所述两第一P沟道增强型绝缘栅型场效应管各自的源极分别通过一相应的第一电阻电连接接口公共地端;所述两第一P沟道增强型绝缘栅型场效应管各自的栅极分别是与两第一P沟道增强型绝缘栅型场效应管所在同一通道的两信号放大单元的差分输入端,源极分别是与两第一P沟道增强型绝缘栅型场效应管所在同一通道的两信号放大单元的差分输出端。
所述数据通道所包含的恒流单元和所述时钟通道所包含的恒流单元均包括串联在一起的第三电阻、第四电阻和第五电阻,还包括依次串行电连接的第三P沟道增强型绝缘栅型场效应管、第一N沟道增强型绝缘栅型场效应管和第二N沟道增强型绝缘栅型场效应管,以及面对面电连接的两第三N沟道增强型绝缘栅型场效应管;所述第三P沟道增强型绝缘栅型场效应管通过其源极与第一N沟道增强型绝缘栅型场效应管的漏极电连接,所述第一N沟道增强型绝缘栅型场效应管通过其源极与第二N沟道增强型绝缘栅型场效应管的漏极电连接,所述串联的三个电阻依照从第三电阻至第五电阻的顺序电连接在接口电源与一所述第三N沟道增强型绝缘栅型场效应管的漏极之间;所述第三P沟道增强型绝缘栅型场效应管的漏极和衬底电连接接口电源,所述第二N沟道增强型绝缘栅型场效应管的源极电连接另一所述第三N沟道增强型绝缘栅型场效应管的漏极;所述第一、第二N沟道增强型绝缘栅型场效应管各自的衬底、所述两第三N沟道增强型绝缘栅型场效应管各自的源极和衬底都电连接接口公共地端;所述两第三N沟道增强型绝缘栅型场效应管各自的栅极都电连接所述第四电阻与第五电阻的串联节点;所述第二N沟道增强型绝缘栅型场效应管的栅极电连接所述第三电阻与第四电阻的串联节点;所述第三P沟道增强型绝缘栅型场效应管的栅极和第一N沟道增强型绝缘栅型场效应管的漏极电连接为偏置电流输出端口,该端口分别与相应的信号放大单元所包含的第二P沟道增强型绝缘栅型场效应管的栅极电连接。
所述数据通道所包含的信号整形子模块和时钟通道所包含的信号整形子模块均包括两自偏置单元;所述自偏置单元包括源极与接口电源电连接的第四P沟道增强型绝缘栅型场效应管、源极与该第四P沟道增强型绝缘栅型场效应管的漏极电连接的第五P沟道增强型绝缘栅型场效应管、漏极与所述第五P沟道增强型绝缘栅型场效应管的漏极电连接的第四N沟道增强型绝缘栅型场效应管和漏极与所述第四N沟道增强型绝缘栅型场效应管的源极电连接的第五N沟道增强型绝缘栅型场效应管;所述第五N沟道增强型绝缘栅型场效应管的源极与接口公共地端电连接;所述两自偏置单元所包含的两第五P沟道增强型绝缘栅型场效应管通过各自的源极电连接,两第四N沟道增强型绝缘栅型场效应管通过各自的源极电连接;所述各自偏置单元的第五P沟道增强型绝缘栅型场效应管的栅极与第四N沟道增强型绝缘栅型场效应管的栅极电连接成为与相应的偏置单元在同一通道的所述信号整形子模块的输入端,各自偏置单元的第四P沟道增强型绝缘栅型场效应管的栅极、第五P沟道增强型绝缘栅型场效应管的漏极、第四N沟道增强型绝缘栅型场效应管的漏极和第五N沟道增强型绝缘栅型场效应管的栅极电连接成为与相应的偏置单元在同一通道的所述信号整形子模块的输出端。
所述延迟采样子模块包括分别电连接在数据通道所包含的信号整形子模块输出的两差分支路上和时钟通道所包含的信号整形子模块输出的差分支路上的依次串行电连接的延时单元和D触发器;其中一差分支路上的D触发器直接输出至所述通道控制和接口逻辑模块,另差分支路上的D触发器经过一非门输出至所述通道控制和接口逻辑模块;所述时钟通道输出的差分时钟信号分别输入各自相应的D触发器的时钟输入端。
所述数据通道所包含的信号放大子模块和所述时钟通道的信号放大子模块均包括与恒流单元电连接的快速启动单元;该快速启动单元包括串行电连接的三个非门、与非门、延时单元和第六P沟道增强型绝缘栅型场效应管。依照串行连接顺序,所述三个非门中的第一个非门获取快速启动信号,第三个非门输出至延时单元的输入端,第二个非门和延时单元的输出端分别电连接与非门的两输入端;所述与非门的输出端电连接相应的第六P沟道增强型绝缘栅型场效应管的栅极;第六P沟道增强型绝缘栅型场效应管的源极电连接所述接口公共地端,其漏极电连接相应的恒流单元的第一N沟道增强型绝缘栅型场效应管的漏极。
所述高速接收子模块还包括分别电连接在所述数据通道和时钟通道各自的差分输入端口的输入阻抗单元;该阻抗单元包括分别电连接在两差分输入支路上的两第六电阻,以及两第六N沟道增强型绝缘栅型场效应管;所述两第六电阻的每一个均一端电连接一差分输入端,另一端电连接相应的第六N沟道增强型绝缘栅型场效应管的漏极;所述两第六N沟道增强型绝缘栅型场效应管的栅极电连接在一起,它们的源极也电连接在一起并通过电容接地。
本发明解决所述技术问题可以通过采用以下技术方案来实现:
设计、制造一种基于移动行业处理器接口MIPI协议的接口装置,即D-PHY接口装置,其中D-PHY代表500Mbit/s物理层,所述装置包括数据收发模块和对收发数据进行处理的通道控制和接口逻辑模块。尤其是,所述数据收发模块包括与差分端口电连接的高速接收子模块、高速发送子模块、低功耗接收子模块和低功耗发送子模块中的至少一个子模块,所述差分端口用于接收/发送数据;当所述数据收发模块设置低功耗接收子模块和低功耗发送子模块中的任一个子模块时,所述数据收发模块还包括低功耗竞争检测模块;所述低功耗发送子模块用于控制输出所述接口装置信号的波形,使信号波形中从波峰的15%至波峰的85%的上升沿时间和从波谷的15%至波谷的85%的下降沿时间不大于25ns。
所述低功耗发送子模块包括分别设置在对应各差分端口的差分支路上的两低功耗发送单元;该低功耗发送单元电连接在所述通道控制和接口逻辑模块与该低功耗发送单元所在差分支路对应的差分端口之间,包括P沟道场效应管控制单元和N沟道场效应管控制单元,以及分别为该两场效应管控制单元各自配置的S个第七P沟道增强型绝缘栅型场效应管和S个第七N沟道增强型绝缘栅型场效应管,其中S是自然数。
所述P沟道场效应管控制单元和N沟道场效应管控制单元的数据输入端电连接而成为相应的低功耗发送单元的输入端,并且由各自的控制逻辑接收端接收所述通道控制和接口逻辑模块发来的控制逻辑数据;所述P沟道场效应管控制单元的S个输出端口分别电连接各第七P沟道增强型绝缘栅型场效应管的栅极;同样,所述N沟道场效应管控制单元的S个输出端口分别电连接各第七N沟道增强型绝缘栅型场效应管的栅极;所述各第七P沟道增强型绝缘栅型场效应管的漏极电连接所述接口电源;所述各第七N沟道增强型绝缘栅型场效应管的源极接地;所述各第七P沟道增强型绝缘栅型场效应管的源极电连接各自对应的第七N沟道增强型绝缘栅型场效应管的漏极成为相应的低功耗发送单元的输出端。
所述P沟道场效应管控制单元和N沟道场效应管控制单元根据逻辑接收端接收到的控制逻辑控制各自连接的场效应管的导通个数,从而控制输出波形上升沿和/或下降沿的斜率。
所述低功耗发送子模块还包括电连接在所述通道控制和接口逻辑模块与P沟道场效应管控制单元和N沟道场效应管控制单元的数据输入端之间的缓冲器;所述P沟道场效应管控制单元和N沟道场效应管控制单元都包括各自的场效应管关断反馈发送端和接收端;所述P沟道场效应管控制单元的场效应管关断反馈发送端电连接N沟道场效应管控制单元的场效应管关断反馈接收端,用于将所述第七P沟道增强型绝缘栅型场效应管的关断情况反馈给所述N沟道场效应管控制单元;所述P沟道场效应管控制单元的场效应管关断反馈接收端电连接N沟道场效应管控制单元的场效应管关断反馈发送端,用于接收从所述N沟道场效应管控制单元反馈的第七N沟道增强型绝缘栅型场效应管的关断情况。
同现有技术相比较,本发明“基于移动行业处理器接口MIPI协议接口装置”的技术效果在于:
1.本发明提出能够实施的基于MIPI协议接口装置的具体方案,尤其提出适于产业的该接口装置的高速接收子模块和低功耗发送子模块的实现方案;
2.所述高速接收子模块采用放大整形方式将幅度小、电平低、频率高的输入信号转换为轨至轨rail to rail信号,所述放大子模块在温度变化和工艺偏差情况下都确保具有稳定电路工作点,所述快速启动单元使高速接收子模块能够对高速输入的信号作出及时的相应;
3.所述低功耗发送子模块不仅完成了信号转换,而且还能灵活地调整输出波形的上升沿和下降沿的斜率,令输出的信号更加符合MIPI协议的要求。
附图说明
图1是本发明“基于移动行业处理器接口MIPI协议接口装置”的基本原理示意框图;
图2是本发明第一实施例高速接收子模块110的电原理示意框图;
图3是所述高速接收子模块110的电路原理示意图;
图4是本发明第二实施例低功耗发送子模块140的电原理示意图;
图5是所述第一实施例快速启动单元313的控制信号时序示意图;
图6是所述低功耗发送子模块140在没有调整波形斜率时的波形示意图;
图7是所述低功耗发送子模块140在调整波形斜率后的波形示意图。
具体实施方式
以下结合附图所示各实施例作进一步详述。
本发明基于移动行业处理器接口MIPI协议的接口装置,即D-PHY接口装置,其中D-PHY代表500Mbit/s物理层,如图1所示,所述装置包括数据收发模块100和对收发数据进行处理的通道控制和接口逻辑模块200。所述数据收发模块100包括与差分端口DP、DN电连接的高速接收子模块110、高速发送子模块120、低功耗接收子模块130和低功耗发送子模块140中的至少一个子模块,所述差分端口DP、DN用于接收/发送数据。当所述数据收发模块100设置低功耗接收子模块130和低功耗发送子模块140中的任一个子模块时,所述数据收发模块100还包括低功耗竞争检测模块150。
如图1所示,虚线箭头代表通道控制和接口逻辑模块200向各子模块发出的控制信号。所述通道控制和接口逻辑模块200用于控制接收发出的信号,使从DP、DN输入和输出的数据符合MIPI协议的标准,同时通道控制和接口逻辑模块200还与其它所述接口装置的相应模块或者与将数据转换为符合MIPI协议标准数字数据的装置的相应模块连接,以MIPI协议标准设定的方式传输数字数据,一般情况下,这种数字数据包括时钟信息、数据信息和控制信息。
在一个所述接口装置中,不必设置所有高速接收子模块110、高速发送子模块120、低功耗接收子模块130和低功耗发送子模块140,只需根据实际需要设置相应子模块即可。例如在设定为从装置端时,所述时钟信息只是接收时钟不需要发送,因此就不需要高速发送子模块120。
本发明第一实施例,如图2和图3所示,对所述接口装置的高速接收子模块110提出一种实现方案。所述高速接收子模块110接收的数据具有幅度小、电平低和频率高的特点,具体地,其直流电平范围是70mV~330mV,幅度范围是-40mV~460mV,频率范围是80MHz~1GHz。所述高速接收子模块110用于将输入至所述接口装置的低功耗低摆幅的差分信号放大整形成输出电压摆幅接近或者等于电源电压的轨至轨rail to rail信号。
如图2所示,所述高速接收子模块110包括数据通道111和时钟通道112,所述数据通道111包括接收输入至所述差分端口DP、DN的数据信号的信号放大子模块310、与该信号放大子模块310电连接的信号整形子模块320和与所述信号整形子模块320电连接的延迟采样子模块330,所述延迟采样子模块330将被放大整形的数据输入信号输出至通道控制和接口逻辑模块200。
所述时钟通道112包括接收输入至所述差分端口DP、DN的时钟信号的信号放大子模块310和与该时钟通道112所包含的信号放大子模块310电连接的信号整形子模块320,所述时钟通道112所包含的信号整形子模块320将放大整形后的时钟信号分别输出至数据通道111的延迟采样子模块330和通道控制和接口逻辑模块200。可见,所述数据通道111和时钟通道112前半部分放大整形子模块相同,信号接收整形后,数据通路接收到的信号经过时钟采样输出到通道控制和接口逻辑模块200,时钟通道112接收到的信号直接传送给数据通路111和通道控制和接口逻辑模块200作为时钟,所述数据通路111多了延迟采样子模块330。
如图3所示,所述数据通道111的信号放大子模块310和时钟通道112的信号放大子模块310均包括级联的两个信号放大单元311和为各自的两信号放大单元311提供偏置电流的恒流单元312;所述级联的两信号放大单元311的输入端VIP1、VIN1电连接所述差分端口DP、DN,输出端VOP2、VON2电连接相应的信号整形子模块320的输入端VIP3、VIN3
所述数据通道111所包含的信号放大单元311和时钟通道112所包含的信号放大单元311均包括两背靠背电连接的第一P沟道增强型绝缘栅型场效应管M11、M12,该两第一P沟道增强型绝缘栅型场效应管M11、M12各自的漏极d都与第二P沟道增强型绝缘栅型场效应管M2的源极s电连接,所述两第一P沟道增强型绝缘栅型场效应管M11、M12各自的衬底B、第二P沟道增强型绝缘栅型场效应管M2的衬底B和漏极d都电连接接口电源VDD,所述两第一P沟道增强型绝缘栅型场效应管M11、M12各自的源极s分别通过一相应的第一电阻R0、R1电连接接口公共地端VSS;所述两第一P沟道增强型绝缘栅型场效应管M11、M12各自的栅极g分别是与两第一P沟道增强型绝缘栅型场效应管M11、M12所在同一通道的两信号放大单元311的差分输入端VIP1、VIN1、VIP2、VIN2,源极s分别是与两第一P沟道增强型绝缘栅型场效应管M11、M12所在同一通道的两信号放大单元311的差分输出端VOP1、VON1、VOP2、VON2
所述数据通道111所包含的恒流单元312和所述时钟通道112所包含的恒流单元312均包括串联在一起的第三电阻Ra、第四电阻Rb和第五电阻Rc,还包括依次串行电连接的第三P沟道增强型绝缘栅型场效应管M3、第一N沟道增强型绝缘栅型场效应管M4和第二N沟道增强型绝缘栅型场效应管M5,以及面对面电连接的两第三N沟道增强型绝缘栅型场效应管M61、M62;所述第三P沟道增强型绝缘栅型场效应管(M3)通过其源极(s)与第一N沟道增强型绝缘栅型场效应管(M4)的漏极(d)电连接,所述第一N沟道增强型绝缘栅型场效应管(M4)通过其源极(s)与第二N沟道增强型绝缘栅型场效应管(M5)的漏极(d)电连接,所述串联的三个电阻Ra、Rb、Rc依照从第三电阻Ra至第五电阻Rc的顺序电连接在接口电源VDD与一所述第三N沟道增强型绝缘栅型场效应管M61的漏极d之间;所述第三P沟道增强型绝缘栅型场效应管M3的漏极d和衬底B电连接接口电源VDD,所述第二N沟道增强型绝缘栅型场效应管M5的源极s电连接另一所述第三N沟道增强型绝缘栅型场效应管M62的漏极d;所述第一、第二N沟道增强型绝缘栅型场效应管M4、M5各自的衬底B、所述两第三N沟道增强型绝缘栅型场效应管M61、M62各自的源极s和衬底B都电连接接口公共地端VSS;所述两第三N沟道增强型绝缘栅型场效应管M61、M62各自的栅极g都电连接所述第四电阻Rb与第五电阻Rc的串联节点;所述第二N沟道增强型绝缘栅型场效应管M5的栅极g电连接所述第三电阻Ra与第四电阻Rb的串联节点;所述第三P沟道增强型绝缘栅型场效应管M3的栅极g和第一N沟道增强型绝缘栅型场效应管M4的漏极d电连接为偏置电流输出端口,该端口分别与相应的信号放大单元311所包含的第二P沟道增强型绝缘栅型场效应管M2的栅极g电连接。
所述信号放大单元311和恒流单元312中需要比较器速度快,低功耗,在工艺偏差,温度变化情况下工作点保持稳定。考虑到配合输入电压直流值范围,采用P沟道增强型绝缘栅型场效应管输入。为了在工艺偏差,温度变化情况下工作点保持稳定,放大器采用电阻负载,并且使用和负载电阻匹配的电阻产生直流偏置电流。放大器的直流工作点由负载电阻以及直流偏置电流决定。以VON1的直流工作点为例,
VON1=N·I0·R0
其中
Figure GSB00000682829100091
为Bias支路电流,N为R0支路直流电流与I0的比值。
如果由于芯片生产工艺存在偏差,出现实际生产出的电阻偏离设计值,或者,如果电流保持不变,电阻因为工艺偏差或者温度变化改变,那么
VON1′=N·I0·R0
这样,电路直流工作点也发生变化。同样,如果电流I0因为工艺和温度变化,也会引起电路直流工作点变化。如果想要随温度变化和工艺偏差维持电路工作点基本不变,就要使I0和电阻值相关联并且乘积随温度和工艺偏差保持不变。
如果电阻的类型和排列方式一致,偏差也是基本一致的。如图。Ra,Rb,Rc,R0~R1采用P-POLY电阻,版图上的布局走向一样,这样当工艺偏差或者温度变化使电阻阻值改变,这些电阻变化量的比例很相近,设为α,则变化后
R0′=R0·(1+α),Ra′=Ra(1+α),Rb′=Rb(1+α)
忽略场效应管Vgs变化则电流源支路电流变为
I 0 ′ = ( Vdd - Vgsnmo ) ( Ra + Rb ) ( 1 + α ) = I 0 1 + α
这样,计算VON1的直流工作点得
V ON 1 ′ = N · I 0 ′ · R 0 ′ = N · I 0 ( 1 + α ) · R 0 ( 1 + α ) = N · I 0 · R 0
可以看出VON1的直流工作点和电阻变化前保持一致。因此,上述电路在温度变化和工艺偏差情况下能够稳定电路工作点。
所述数据通道111所包含的信号整形子模块320和时钟通道112所包含的信号整形子模块320均包括两自偏置单元321;所述自偏置单元321包括源极s与接口电源VDD电连接的第四P沟道增强型绝缘栅型场效应管M71、源极s与该第四P沟道增强型绝缘栅型场效应管M71的漏极d电连接的第五P沟道增强型绝缘栅型场效应管M72、漏极d与所述第五P沟道增强型绝缘栅型场效应管M72的漏极d电连接的第四N沟道增强型绝缘栅型场效应管M73和漏极d与所述第四N沟道增强型绝缘栅型场效应管M73的源极s电连接的第五N沟道增强型绝缘栅型场效应管M74;所述第五N沟道增强型绝缘栅型场效应管M74的源极s与接口公共地端VSS电连接;所述两自偏置单元321所包含的两第五P沟道增强型绝缘栅型场效应管M72通过各自的源极s电连接,两第四N沟道增强型绝缘栅型场效应管M73通过各自的源极s电连接;所述各自偏置单元321的第五P沟道增强型绝缘栅型场效应管M72的栅极g导第四N沟道增强型绝缘栅型场效应管M73的栅极g电连接成为与相应的偏置单元321在同一通道的所述信号整形子模块320的输入端VIP3、VIN3,各自偏置单元321的第四P沟道增强型绝缘栅型场效应管M71的栅极g、第五P沟道增强型绝缘栅型场效应管M72的漏极d、第四N沟道增强型绝缘栅型场效应管M73的漏极d和第五N沟道增强型绝缘栅型场效应管M74的栅极g电连接成为与相应的偏置单元321在同一通道的所述信号整形子模块320的输出端MOP3、VON3
所述信号整形子模块320要求速度快,输出达到轨至轨rail to rail。整形电路使用自偏置差分比较器。当VIP3高,VIN3低时,MOP3输出高电平,VON3输出低电平,X点偏置电压由PM0提供。当VIP3低,VIN3高时,MOP3输出低电平,VON3输出高电平,X偏置电压由第四P沟道增强型绝缘栅型场效应管M71提供,对Y偏置电压分析同X点一样,从而输出幅度达到轨至轨rail to rail。
所述延迟采样子模块330使用时钟通道112接收到的时钟对数据通路接收到的数据采样,使用D触发器结构。时钟的上升沿和下降沿各采样一次,也就是使用接收到的差分时钟信号正向端上升沿和反向端的上升沿各采样一次。因为时钟信号延迟比数据信号延迟大,为了保证采样数据准确,对接收到的数据采样前加入延迟模块调整数据延迟时间,使数据和时钟正交。所述延迟采样子模块330包括分别电连接在数据通道111所包含的信号整形子模块320输出的两差分支路上和时钟通道112所包含的信号整形子模块320输出的差分支路上的依次串行电连接的延时单元331和D触发器332;其中一差分支路上的D触发器332直接输出至所述通道控制和接口逻辑模块200,另差分支路上的D触发器332经过一非门333输出至所述通道控制和接口逻辑模块200;所述时钟通道112输出的差分时钟信号分别输入各自相应的D触发器332的时钟输入端CK。
所述信号放大子模块310当第一N沟道增强型绝缘栅型场效应管M4的栅极g有效的时候工作,但是启动速度慢,为了提高启动速度,设计了快速启动电路。所述数据通道111所包含的信号放大子模块310和所述时钟通道112的信号放大子模块310均包括与恒流单元312电连接的快速启动单元313;该快速启动单元313包括串行电连接的三个非门314、与非门316、延时单元315和第六P沟道增强型绝缘栅型场效应管M8。
依照串行连接顺序,所述三个非门中的第一个非门314获取快速启动信号,第三个非门314输出至延时单元315的输入端,第二个非门314和延时单元315的输出端分别电连接与非门316的两输入端;所述与非门316的输出端电连接相应的第六P沟道增强型绝缘栅型场效应管M8的栅极g;第六P沟道增强型绝缘栅型场效应管M8的源极s电连接所述接口公共地端VSS,其漏极d电连接相应的恒流单元312的第一N沟道增强型绝缘栅型场效应管M4的漏极d。如图5所示,通过延时单元315和组合逻辑产生EN_S信号。EN有效,从低电平变为高电平时,EN_S端产生一个短时的负脉冲,第六P沟道增强型绝缘栅型场效应管M8当EN_S为低电平的时候导通。负脉冲时间根据延时单元315决定,EN_S为低的时候拉低bias到一个比较低的电平,约为一个阈值电压,使电路快速启动,EN_S变回高电平,撤销其对bias影响。这样,所述信号放大子模块310使信号EN开始有效的时候更快的得到偏置电流,电路更快开始工作。
本发明第一实施例高速传输时需要限定输入电阻100Ω使阻抗匹配,最大程度上减小信号反射。所述高速接收子模块110还包括分别电连接在所述数据通道111和时钟通道112各自的差分输入端口的输入阻抗单元400;计入了开关电阻,总电阻为100欧姆。该阻抗单元400包括分别电连接在两差分输入支路上的两第六电阻R3、R4,以及两第六N沟道增强型绝缘栅型场效应管M91、M92;所述两第六电阻R3、R4的每一个均一端电连接一差分输入端,另一端电连接相应的第六N沟道增强型绝缘栅型场效应管M91、M92的漏极d;所述两第六N沟道增强型绝缘栅型场效应管M91、M92的栅极g电连接在一起,它们的源极s也电连接在一起并通过电容接地。
本发明第二实施例,如图4所示,所述低功耗发送子模块140用于控制输出所述接口装置信号的波形,使信号波形中从波峰的15%至波峰的85%的上升沿时间和从波谷的15%至波谷的85%的下降沿时间不大于25ns。
所述功耗发送子模块140传输数字信号,接收1.8V的数字信号转换成1.2V输出,输出高电压1.1~1.3V,低电压50mV~-50mV,要求上升下降沿符合MIPI D-PHY规范,即波形从15%到85%的上升下降时间最大25ns,对于不同的负载电容,上升下降的斜率也有严格的要求。为了符合规范,需要加入控制电路调整输出晶体管的上拉下拉速度,调整输出信号斜率,同时也可以控制上升下降过程中各个时段的斜率。
所述低功耗发送子模块140包括分别设置在对应各差分端口DP、DN的差分支路上的两低功耗发送单元141;该低功耗发送单元141电连接在所述通道控制和接口逻辑模块200与该低功耗发送单元141所在差分支路对应的差分端口之间,包括P沟道场效应管控制单元501和N沟道场效应管控制单元502,以及分别为该两场效应管控制单元501、502各自配置的S个第七P沟道增强型绝缘栅型场效应管MU1、MU2、...、MUS和S个第七N沟道增强型绝缘栅型场效应管MV1、MV2、...、MVS,其中S是自然数。
所述P沟道场效应管控制单元501和N沟道场效应管控制单元502的数据输入端ID电连接而成为相应的低功耗发送单元141的输入端,并且由各自的控制逻辑接收端ICON接收所述通道控制和接口逻辑模块200发来的控制逻辑数据;所述P沟道场效应管控制单元501的S个输出端口分别电连接各第七P沟道增强型绝缘栅型场效应管MU1、MU2、...、MUS的栅极g;同样,所述N沟道场效应管控制单元502的S个输出端口分别电连接各第七N沟道增强型绝缘栅型场效应管MV1、MV2、...、MVS的栅极g;所述各第七P沟道增强型绝缘栅型场效应管MU1、MU2、...、MUS的漏极d电连接所述接口电源VDD;所述各第七N沟道增强型绝缘栅型场效应管MV1、MV2、...、MVS的源极s接地;所述各第七P沟道增强型绝缘栅型场效应管MU1、MU2、...、MUS的源极s电连接各自对应的第七N沟道增强型绝缘栅型场效应管MV1、MV2、...、MVS的漏极d成为相应的低功耗发送单元141的输出端。
所述P沟道场效应管控制单元501和N沟道场效应管控制单元502根据逻辑接收端ICON接收到的控制逻辑控制各自连接的场效应管的导通个数,从而控制输出波形上升沿和/或下降沿的斜率。本发明第二实施例,所述S=4。
输出上拉下拉晶体管使用各自的控制信号。为了适应负载电容变化控制驱动能力和上升下降沿的斜率,控制电路可以调节输出级使用的P沟道增强型绝缘栅型场效应管和N沟道增强型绝缘栅型场效应管个数从而调节斜率。在实际应用中还可根据需要在电路中加入电容电阻调节上升下降沿。所述场效应管控制单元根据输入ICON的控制逻辑信号控制后面输出级P沟道增强型绝缘栅型场效应管和N沟道增强型绝缘栅型场效应管。P沟道增强型绝缘栅型场效应管和N沟道增强型绝缘栅型场效应管可以分成很多组控制,每组中晶体管通路的个数(p1,p2......,n1,n2......)可以相同也可以不同。例如p1=1,p2=2,p3=4,p4=8,上拉的时候选择某些组导通,就可以控制电路上拉PMOS个数为p1=1,p2=2,p1+p2=3,p3=4,p3+p1=5,p3+p2=6,......p1+p2+p3+p4=15。当然,晶体管的大小不一定一致,调节的个数也不一定要连续变化,根据需要决定。
为了满足MIPI标准对上升下降沿斜率的规定,仅仅控制上拉下拉晶体管的个数可能不能完全达到要求,在上拉下拉过程中,需要控制信号可以控制不同时段打开特定个数的晶体管,通过控制不同时刻的上拉下拉能力来修正上升下降沿斜率。比如在上升沿的时候,某一阶段的上升沿快,如图6所示波形,中间部分上拉速度过快,就在这个阶段减小上拉导通晶体管P沟道增强型绝缘栅型场效应管个数,使上升沿整个范围内斜率都符合MIPI规范,如图7所示波形。对于下降沿斜率也可作类似调整。
如果输入驱动能力不足,所述低功耗发送子模块140还包括电连接在所述通道控制和接口逻辑模块200与P沟道场效应管控制单元501和N沟道场效应管控制单元502的数据输入端ID之间的缓冲器510。
所述P沟道场效应管控制单元501和N沟道场效应管控制单元502都包括各自的场效应管关断反馈发送端OCLO和接收端ICLO;所述P沟道场效应管控制单元501的场效应管关断反馈发送端OCLO电连接N沟道场效应管控制单元502的场效应管关断反馈接收端ICLO,用于将所述第七P沟道增强型绝缘栅型场效应管MU1、MU2、...、MUS的关断情况反馈给所述N沟道场效应管控制单元502;所述P沟道场效应管控制单元501的场效应管关断反馈接收端ICLO电连接N沟道场效应管控制单元502的场效应管关断反馈发送端OCLO,用于接收从所述N沟道场效应管控制单元502反馈的第七N沟道增强型绝缘栅型场效应管MV1、MV2、...、MVS的关断情况。在一般的反相器结构中,PMOS和NMOS共用一个输入,输入由高到低或者由低到高变化过程中,P沟道增强型绝缘栅型场效应管和N沟道增强型绝缘栅型场效应管会有一段时间都导通,形成电源到地的通路,造成了比较大的功耗。上述结构将二者控制信号分开,同时加入判断电路分析晶体管是否已经关闭。N-shut-down和P-shut-down信号分别代表N沟道增强型绝缘栅型场效应管已经关闭和P沟道增强型绝缘栅型场效应管已经关闭。因为晶体管关闭需要一定时间,可以根据仿真结果在N-shut-down和P-shut-down信号通路上加入延迟,来保证打开其中一个通路,上拉或者下拉通路,的时候,另外的一个是关闭的,降低功耗。

Claims (5)

1.一种基于移动行业处理器接口MIPI协议的接口装置,即D-PHY接口装置,其中D-PHY代表500Mbit/s物理层,所述装置包括数据收发模块(100)和对收发数据进行处理的通道控制和接口逻辑模块(200);其特征在于:
所述数据收发模块(100)包括与差分端口(DP、DN)电连接的高速接收子模块(110)、高速发送子模块(120)、低功耗接收子模块(130)和低功耗发送子模块(140)中的至少一个子模块,所述差分端口(DP、DN)用于接收/发送数据;当所述数据收发模块(100)设置低功耗接收子模块(130)和低功耗发送子模块(140)中的任一个子模块时,所述数据收发模块(100)还包括低功耗竞争检测模块(150);
所述高速接收子模块(110)用于将输入至所述接口装置的低功耗低摆幅的差分信号放大整形成输出电压摆幅接近或者等于电源电压的轨至轨rail to rail信号;所述高速接收子模块(110)包括数据通道(111)和时钟通道(112),所述数据通道(111)包括接收输入至所述差分端口(DP、DN)的数据信号的信号放大子模块(310)、与该信号放大子模块(310)电连接的信号整形子模块(320)和与所述信号整形子模块(320)电连接的延迟采样子模块(330),所述延迟采样子模块(330)将被放大整形的数据输入信号输出至通道控制和接口逻辑模块(200);
所述时钟通道(112)包括接收输入至所述差分端口(DP、DN)的时钟信号的信号放大子模块(310)和与该时钟通道(112)所包含的信号放大子模块(310)电连接的信号整形子模块(320),所述时钟通道(112)所包含的信号整形子模块(320)将放大整形后的时钟信号分别输出至数据通道(111)的延迟采样子模块(330)和通道控制和接口逻辑模块(200);
所述数据通道(111)的信号放大子模块(310)和时钟通道(112)的信号放大子模块(310)均包括级联的两个信号放大单元(311)和为各自的两信号放大单元(311)提供偏置电流的恒流单元(312);所述级联的两信号放大单元(311)的输入端(VIP1、VIN1)电连接所述差分端口(DP、DN),输出端(VOP2、VON2)电连接相应的信号整形子模块(320)的输入端(VIP3、VIN3);
所述数据通道(111)所包含的信号放大单元(311)和时钟通道(112)所包含的信号放大单元(311)均包括两背靠背电连接的第一P沟道增强型绝缘栅型场效应管(M11、M12),该两第一P沟道增强型绝缘栅型场效应管(M11、M12)各自的漏极(d)都与第二P沟道增强型绝缘栅型场效应管(M2)的源极(s)电连接,所述两第一P沟道增强型绝缘栅型场效应管(M11、M12)各自的衬底(B)、第二P沟道增强型绝缘栅型场效应管(M2)的衬底(B)和漏极(d)都电连接接口电源(VDD),所述两第一P沟道增强型绝缘栅型场效应管(M11、M12)各自的源极(s)分别通过一相应的第一电阻(R0、R1)电连接接口公共地端(VSS);所述两第一P沟道增强型绝缘栅型场效应管(M11、M12)各自的栅极(g)分别是与两第一P沟道增强型绝缘栅型场效应管(M11、M12)所在同一通道的两信号放大单元(311)的差分输入端(VIP1、VIN1、VIP2、VIN2),源极(s)分别是与两第一P沟道增强型绝缘栅型场效应管(M11、M12)所在同一通道的两信号放大单元(311)的差分输出端(VOP1、VON1、VOP2、VON2);
所述数据通道(111)所包含的恒流单元(312)和所述时钟通道(112)所包含的恒流单元(312)均包括串联在一起的第三电阻(Ra)、第四电阻(Rb)和第五电阻(Rc),还包括依次串行电连接的第三P沟道增强型绝缘栅型场效应管(M3)、第一N沟道增强型绝缘栅型场效应管(M4)和第二N沟道增强型绝缘栅型场效应管(M5),以及面对面电连接的两第三N沟道增强型绝缘栅型场效应管(M61、M62);所述第三P沟道增强型绝缘栅型场效应管(M3)通过其源极(s)与第一N沟道增强型绝缘栅型场效应管(M4)的漏极(d)电连接,所述第一N沟道增强型绝缘栅型场效应管(M4)通过其源极(s)与第二N沟道增强型绝缘栅型场效应管(M5)的漏极(d)电连接,所述串联的三个电阻(Ra、Rb、Rc)依照从第三电阻(Ra)至第五电阻(Rc)的顺序电连接在接口电源(VDD)与一所述第三N沟道增强型绝缘栅型场效应管(M61)的漏极(d)之间;所述第三P沟道增强型绝缘栅型场效应管(M3)的漏极(d)和衬底(B)电连接接口电源(VDD),所述第二N沟道增强型绝缘栅型场效应管(M5)的源极(s)电连接另一所述第三N沟道增强型绝缘栅型场效应管(M62)的漏极(d);所述第一、第二N沟道增强型绝缘栅型场效应管(M4、M5)各自的衬底(B)、所述两第三N沟道增强型绝缘栅型场效应管(M61、M62)各自的源极(s)和衬底(B)都电连接接口公共地端(VSS);所述两第三N沟道增强型绝缘栅型场效应管(M61、M62)备自的栅极(g)都电连接所述第四电阻(Rb)与第五电阻(Rc)的串联节点;所述第二N沟道增强型绝缘栅型场效应管(M5)的栅极(g)电连接所述第三电阻(Ra)与第四电阻(Rb)的串联节点;所述第三P沟道增强型绝缘栅型场效应管(M3)的栅极(g)和第一N沟道增强型绝缘栅型场效应管(M4)的漏极(d)电连接为偏置电流输出端口,该端口分别与相应的信号放大单元(311)所包含的第二P沟道增强型绝缘栅型场效应管(M2)的栅极(g)电连接;
所述数据通道(111)所包含的信号整形子模块(320)和时钟通道(112)所包含的信号整形子模块(320)均包括两自偏置单元(321);所述自偏置单元(321)包括源极(s)与接口电源(VDD)电连接的第四P沟道增强型绝缘栅型场效应管(M71)、源极(s)与该第四P沟道增强型绝缘栅型场效应管(M71)的漏极(d)电连接的第五P沟道增强型绝缘栅型场效应管(M72)、漏极(d)与所述第五P沟道增强型绝缘栅型场效应管(M72)的漏极(d)电连接的第四N沟道增强型绝缘栅型场效应管(M73)和漏极(d)与所述第四N沟道增强型绝缘栅型场效应管(M73)的源极(s)电连接的第五N沟道增强型绝缘栅型场效应管(M74);所述第五N沟道增强型绝缘栅型场效应管(M74)的源极(s)与接口公共地端(VSS)电连接;所述两自偏置单元(321)所包含的两第五P沟道增强型绝缘栅型场效应管(M72)通过各自的源极(s)电连接,两第四N沟道增强型绝缘栅型场效应管(M73)通过各自的源极(s)电连接;所述各自偏置单元(321)的第五P沟道增强型绝缘栅型场效应管(M72)的栅极(g)与第四N沟道增强型绝缘栅型场效应管(M73)的栅极(g)电连接成为与相应的偏置单元(321)在同一通道的所述信号整形子模块(320)的输入端(VIP3、VIN3),各自偏置单元(321)的第四P沟道增强型绝缘栅型场效应管(M71)的栅极(g)、第五P沟道增强型绝缘栅型场效应管(M72)的漏极(d)、第四N沟道增强型绝缘栅型场效应管(M73)的漏极(d)和第五N沟道增强型绝缘栅型场效应管(M74)的栅极(g)电连接成为与相应的偏置单元(321)在同一通道的所述信号整形子模块(320)的输出端(VOP3、VON3);所述延迟采样子模块(330)包括分别电连接在数据通道(111)所包含的信号整形子模块(320)输出的两差分支路上和时钟通道(112)所包含的信号整形子模块(320)输出的差分支路上的依次串行电连接的延时单元(331)和D触发器(332);其中一差分支路上的D触发器(332)直接输出至所述通道控制和接口逻辑模块(200),另一差分支路上的D触发器(332)经过一非门(333)输出至所述通道控制和接口逻辑模块(200);所述时钟通道(112)输出的差分时钟信号分别输入各自相应的D触发器(332)的时钟输入端(CK)。
2.根据权利要求1所述的基于移动行业处理器接口MIPI协议的接口装置,其特征在于:
所述数据通道(111)所包含的信号放大子模块(310)和所述时钟通道(112)的信号放大子模块(310)均包括与恒流单元(312)电连接的快速启动单元(313);该快速启动单元(313)包括串行电连接的三个非门(314)、与非门(316)、延时单元(315)和第六P沟道增强型绝缘栅型场效应管(M8);
依照串行连接顺序,所述三个非门中的第一个非门(314)获取快速启动信号,第三个非门(314)输出至延时单元(315)的输入端,第二个非门(314)和延时单元(315)的输出端分别电连接与非门(316)的两输入端;所述与非门(316)的输出端电连接相应的第六P沟道增强型绝缘栅型场效应管(M8)的栅极(g);第六P沟道增强型绝缘栅型场效应管(M8)的源极(s)电连接所述接口公共地端(VSS),其漏极(d)电连接相应的恒流单元(312)的第一N沟道增强型绝缘栅型场效应管(M4)的漏极(d)。
3.根据权利要求1所述的基于移动行业处理器接口MIPI协议的接口装置,其特征在于:
所述高速接收子模块(110)还包括分别电连接在所述数据通道(111)和时钟通道(112)各自的差分输入端口的输入阻抗单元(400);该阻抗单元(400)包括分别电连接在两差分输入支路上的两第六电阻(R3、R4),以及两第六N沟道增强型绝缘栅型场效应管(M91、M92);所述两第六电阻(R3、R4)的每一个均一端电连接一差分输入端,另一端电连接相应的第六N沟道增强型绝缘栅型场效应管(M91、M92)的漏极(d);所述两第六N沟道增强型绝缘栅型场效应管(M91、M92)的栅极(g)电连接在一起,它们的源极(s)也电连接在一起并通过电容(C)接地。
4.一种基于移动行业处理器接口MIPI协议的接口装置,即D-PHY接口装置,其中D-PHY代表500Mbit/s物理层,所述装置包括数据收发模块(100)和对收发数据进行处理的通道控制和接口逻辑模块(200);其特征在于:
所述数据收发模块(100)包括与差分端口(DP、DN)电连接的高速接收子模块(110)、高速发送子模块(120)、低功耗接收子模块(130)和低功耗发送子模块(140)中的至少一个子模块,所述差分端口(DP、DN)用于接收/发送数据;当所述数据收发模块(100)设置低功耗接收子模块(130)和低功耗发送子模块(140)中的任一个子模块时,所述数据收发模块(100)还包括低功耗竞争检测模块(150);
所述低功耗发送子模块(140)用于控制输出所述接口装置信号的波形,使信号波形中从波峰的15%至波峰的85%的上升沿时间和从波谷的15%至波谷的85%的下降沿时间不大于25ns;所述低功耗发送子模块(140)包括分别设置在对应各差分端口(DP、DN)的差分支路上的两低功耗发送单元(141);该低功耗发送单元(141)电连接在所述通道控制和接口逻辑模块(200)与该低功耗发送单元(141)所在差分支路对应的差分端口之间,包括P沟道场效应管控制单元(501)和N沟道场效应管控制单元(502),以及分别为该两场效应管控制单元(501、502)各自配置的S个第七P沟道增强型绝缘栅型场效应管(MU1、MU2、...、MUS)和S个第七N沟道增强型绝缘栅型场效应管(MV1、MV2、...、MVS),其中S是自然数;
所述P沟道场效应管控制单元(501)和N沟道场效应管控制单元(502)的数据输入端(ID)电连接而成为相应的低功耗发送单元(141)的输入端,并且由各自的控制逻辑接收端(ICON)接收所述通道控制和接口逻辑模块(200)发来的控制逻辑数据;所述P沟道场效应管控制单元(501)的S个输出端口分别电连接各第七P沟道增强型绝缘栅型场效应管(MU1、MU2、...、MUS)的栅极(g);同样,所述N沟道场效应管控制单元(502)的S个输出端口分别电连接各第七N沟道增强型绝缘栅型场效应管(MV1、MV2、...、MVS)的栅极(g);所述各第七P沟道增强型绝缘栅型场效应管(MU1、MU2、...、MUS)的漏极(d)电连接所述接口电源(VDD);所述各第七N沟道增强型绝缘栅型场效应管(MV1、MV2、...、MVS)的源极(s)接地;所述各第七P沟道增强型绝缘栅型场效应管(MU1、MU2、...、MUS)的源极(s)电连接各自对应的第七N沟道增强型绝缘栅型场效应管(MV1、MV2、...、MVS)的漏极(d)成为相应的低功耗发送单元(141)的输出端;
所述P沟道场效应管控制单元(501)和N沟道场效应管控制单元(502)根据逻辑接收端(ICON)接收到的控制逻辑控制各自连接的场效应管的导通个数,从而控制输出波形上升沿和/或下降沿的斜率。
5.根据权利要求4所述的基于移动行业处理器接口MIPI协议的接口装置,其特征在于:
所述低功耗发送子模块(140)还包括电连接在所述通道控制和接口逻辑模块(200)与P沟道场效应管控制单元(501)和N沟道场效应管控制单元(502)的数据输入端(ID)之间的缓冲器(510);
所述P沟道场效应管控制单元(501)和N沟道场效应管控制单元(502)都包括各自的场效应管关断反馈发送端(OCLO)和接收端(ICLO);所述P沟道场效应管控制单元(501)的场效应管关断反馈发送端(OCLO)电连接N沟道场效应管控制单元(502)的场效应管关断反馈接收端(ICLO),用于将所述第七P沟道增强型绝缘栅型场效应管(MU1、MU2、...、MUS)的关断情况反馈给所述N沟道场效应管控制单元(502);所述P沟道场效应管控制单元(501)的场效应管关断反馈接收端(ICLO)电连接N沟道场效应管控制单元(502)的场效应管关断反馈发送端(OCLO),用于接收从所述N沟道场效应管控制单元(502)反馈的第七N沟道增强型绝缘栅型场效应管(MV1、MV2、...、MVS)的关断情况。
CN2010100428425A 2010-01-19 2010-01-19 基于移动行业处理器接口mipi协议接口装置 Expired - Fee Related CN101847134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100428425A CN101847134B (zh) 2010-01-19 2010-01-19 基于移动行业处理器接口mipi协议接口装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100428425A CN101847134B (zh) 2010-01-19 2010-01-19 基于移动行业处理器接口mipi协议接口装置

Publications (2)

Publication Number Publication Date
CN101847134A CN101847134A (zh) 2010-09-29
CN101847134B true CN101847134B (zh) 2012-05-23

Family

ID=42771758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100428425A Expired - Fee Related CN101847134B (zh) 2010-01-19 2010-01-19 基于移动行业处理器接口mipi协议接口装置

Country Status (1)

Country Link
CN (1) CN101847134B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780270B (zh) * 2012-10-18 2015-12-02 晨星软件研发(深圳)有限公司 移动业界处理器介面的实体层接收器
US9355054B2 (en) * 2014-01-07 2016-05-31 Omnivision Technologies, Inc. Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
KR101671018B1 (ko) * 2015-04-22 2016-10-31 (주)이즈미디어 스큐 자동 보정 방법 및 장치
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
CN106776418A (zh) * 2015-11-24 2017-05-31 上海和辉光电有限公司 一种mipi接口物理层结构
CN107707861B (zh) 2017-06-28 2020-02-07 联发科技(新加坡)私人有限公司 数据线、电子系统及传输mipi信号的方法
CN110971342B (zh) * 2019-11-15 2022-07-12 展讯通信(上海)有限公司 Mipi信号编码方法、装置、移动设备、及系统
CN112865718B (zh) * 2021-01-20 2023-02-10 深圳市玩咖科技有限公司 策略性控制分线适配器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573699A (zh) * 2006-09-27 2009-11-04 Nxp股份有限公司 间隔独热接收机
CN101621649A (zh) * 2009-08-10 2010-01-06 上海闻泰电子科技有限公司 一种集成双接口的便携式投影仪及其实现方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573699A (zh) * 2006-09-27 2009-11-04 Nxp股份有限公司 间隔独热接收机
CN101621649A (zh) * 2009-08-10 2010-01-06 上海闻泰电子科技有限公司 一种集成双接口的便携式投影仪及其实现方法

Also Published As

Publication number Publication date
CN101847134A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
CN101847134B (zh) 基于移动行业处理器接口mipi协议接口装置
US7893720B2 (en) Bus low voltage differential signaling (BLVDS) circuit
CN102457455B (zh) 低压差分信号发送器
US9160403B2 (en) Signal transmission circuit, signal transmission system, and signal transmission method
US20070296482A1 (en) Level-conversion circuit
US20080204100A1 (en) Logic circuit
US9325315B2 (en) Nand gate circuit, display back plate, display device and electronic device
CN101888178A (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
CN100405597C (zh) 半导体器件
CN106849938A (zh) 一种输入缓冲器电路
CN103297036B (zh) 低功耗电流模式逻辑电路
US7459980B2 (en) Apparatus for receiver equalization
US8970275B1 (en) Process compensated delay line
JP2007329898A (ja) 信号変換回路
Pandey et al. IO standard based energy efficient ALU design and implementation on 28nm FPGA
CN103873044A (zh) 低压差分信号lvds结构电路
CN112532230A (zh) 电平转换电路
US6377095B1 (en) Digital-edge-rate control LVDS driver
CN102109869B (zh) 驱动电路
KR101704507B1 (ko) 고전압 트랜지스터 수가 감소된 cmos 레벨 시프터
CN105187045B (zh) 一种高速电路的带上拉pmos管的动态锁存器
JP2004241930A (ja) 出力回路
Lv et al. Design of a CML driver circuit in 28 nm CMOS process
CN214228233U (zh) 电平转换电路
CN204332376U (zh) 一种用于dram中的高速离线驱动器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523