CN204332376U - 一种用于dram中的高速离线驱动器 - Google Patents
一种用于dram中的高速离线驱动器 Download PDFInfo
- Publication number
- CN204332376U CN204332376U CN201420815276.0U CN201420815276U CN204332376U CN 204332376 U CN204332376 U CN 204332376U CN 201420815276 U CN201420815276 U CN 201420815276U CN 204332376 U CN204332376 U CN 204332376U
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- type metal
- shaped metal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
本实用新型涉及一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，所述与非门包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2。采用本实用新型的结构，可以保证在DRAM中，数据信号bdata_pfet和数据信号bdata_nfet完全匹配，离线驱动器OCD的输出data_out的占空比为50％，以及输出数据data_out上升沿的电压转换速率(slew-rate)和下降沿的电压转换速率(slew-rate)一致。
Description
技术领域
本实用新型涉及一种用于DRAM中的高速离线驱动器。
背景技术
如图1所示，DRAM中每个OCD里面包括8个驱动模块。其中控制信号sel<8:1>分别控制8个驱动模块的使能输出。当sel<x>(其中x为1到8的整数)为高电平时，驱动模块x开启，输入数据data_in通过驱动模块传到data_out；当sel<x>为低电平时，驱动模块x关闭，输出为高阻态。所以通过设置sel<8:1>可以控制OCD的输出阻抗。其中data_in/data_out是高速数据信号，sel<8:1>是静态控制信号。
如图2所示，每个驱动模块的示意图，具体工作过程如下：
当控制信号sel为低电平时，与非门(NAND)的输出信号(bdata_pfet)为高电平，所以p型MOS管(Pout)处于关闭状态。同时低电平信号sel通过反相器(INV)后变成高电平信号(sel_n)；高电平信号(sel_n)通过或非门(NOR)后，变成低电平信号bdata_nfet，所以n型MOS管(Nout)处于关闭状态，所以当sel为低电平时，驱动模块输出为高阻态。
当控制信号sel为高电平时，输入数据data_in通过与非门NAND和或非门NOR后，分别变成数据信号bdata_pfet和数据信号bdata_nfet。数据信号bdata_pfet和数据信号bdata_nfet的极性一致，分别控制p型MOS管Pout和n型MOS管Nout栅极。在高速DRAM中，要保证OCD的输出data_out的占空比为50％，以及data_out上升沿的电压转换速率(slew-rate)和下降沿的电压转换速率(slew-rate)一致，必须保证信号数据信号bdata_pfet和数据信号bdata_nfet完全匹配。但是传统的与非门NAND和或非门NOR(如图3、图4所示)，没有办法保证这种匹配，具体工作过程如下：当控制信号sel等于高电平时，sel_n等于低电平，data_in通过与非门NAND时，电流通过1个p型MOS管(P0)以及2个串行的n型MOS管(N0和N1)；data_in通过或非门NOR时，电流通过2个串行的p型MOS管(P0及P1)以及1个n型MOS管。这种差别导致信号bdata_pfet和bdata_nfet失配，随着电压、温度以及工艺的变化，这种失配更加明显。
发明内容
为了解决现有的离线驱动器无法保证输出信号data_out的占空比为50％，以及输出信号data_out上升沿的电压转换速率和下降沿的电压转换速率一致的技术问题，本实用新型提供一种用于DRAM中的高速离线驱动器。
本实用新型的技术解决方案：
一种用于DRAM中的高速离线驱动器，包括反相器(INV)、与非门(NAND)、或非门(NOR)、p型MOS管(Pout)以及n型MOS管(Nout)，其特殊之处在于：所述与非门和或非门的上升沿匹配，所述与非门和或非门的下降沿匹配。
上述与非门NAND包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端莲接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MOS管P2的漏端以及n型MOS管N2的源端均连接后与p型MOS管(Pout)的栅端连接。
上述或非门包括p型MOS管P3、p型MOS管P4、p型MOS管P5、n型MOS管N3、n型MOS管N4以及n型MOS管N5，输入数据data_in分别输入到p型MOS管P3和n型MOS管N3的栅端，所述反相器(INV)的输出端输出反相控制信号sel_n，反相控制信号sel_n输入到p型MOS管P4和n型MOS管N5的栅端，p型MOS管P4的源端接电源，p型MOS管P4的漏端与p型MOS管P3的源端连接，n型MOS管N3的漏端与n型MOS管N4的源端连接，n型MOS管N4的漏端接地，p型MOS管P5的源端和栅端均接电源，n型MOS管N5的漏端接地，p型MOS管P3的漏端、n型MOS管N3的源端、p型MOS管P5的漏端以及n型MOS管N5的源端均连接后与n型MOS管(Nout)的栅端连接。
本实用新型所具有的优点：
采用本实用新型的结构，可以保证在DRAM中，数据信号bdata_pfet和数据信号bdata_nfet完全匹配，离线驱动器OCD的输出data_out的占空比为50％，以及输出数据data_out上升沿的电压转换速率(slew-rate)和下降沿的电压转换速率(slew-rate)一致。
附图说明
图1为用于DRAM中的高速离线驱动器的整体结构示意图；
图2为驱动模块的原理示意图；
图3为驱动模块中传统的与非门结构示意图；
图4为驱动模块中传统的或非门结构示意图；
图5为驱动模块中本实用新型的与非门结构示意图；
图6为驱动模块中本实用新型的或非门结构示意图。
具体实施方式
一种用于DRAM中的高速离线驱动器，包括反相器(INV)、与非门
(NAND)、或非门(NOR)、p型MOS管(Pout)以及n型MOS管(Nout)。与非门和或非门的上升沿匹配，与非门和或非门的下降沿匹配。
如图5所示，与非门NAND包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端莲接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MOS管P2的漏端以及n型MOS管N2的源端均连接后与p型MOS管(Pout)的栅端连接。
如图6所示，或非门包括p型MOS管P3、p型MOS管P4、p型MOS管P5、n型MOS管N3、n型MOS管N4以及n型MOS管N5，输入数据data_in分别输入到p型MOS管P3和n型MOS管N3的栅端，反相器(INV)的输出端输出反相控制信号sel_n，反相控制信号sel_n输入到p型MOS管P4和n型MOS管N5的栅端，p型MOS管P4的源端接电源，p型MOS管P4的漏端与p型MOS管P3的源端连接，n型MOS管N3的漏端与n型MOS管N4的源端连接，n型MOS管N4的漏端接地，p型MOS管P5的源端和栅端均接电源，n型MOS管N5的漏端接地，p型MOS管P3的漏端、n型MOS管N3的源端、p型MOS管P5的漏端以及n型MOS管N5的源端均连接后与n型MOS管(Nout)的栅端连接。
控制过程：
当控制信号sel为高电平时，sel_n为低电平，data_in通过NAND时，电流通过2个串行p型MOS管(P0及P1)以及2个串行的n型MOS管(N0和N1)；data_in通过NOR时，电流通过2个串行p型MOS管(P3及P4)以及2个串行的n型MOS管(N3和N4)。数据通过NAND和NOR上的路径完全一致，信号bdata_pfet和bdata_nfet可以做到完全匹配。
Claims (3)
1.一种用于DRAM中的高速离线驱动器，包括反相器、与非门、或非门、p型MOS管以及n型MOS管，其特征在于：所述与非门和或非门的上升沿匹配，所述与非门和或非门的下降沿匹配。
2.根据权利要求1所述的用于DRAM中的高速离线驱动器，其特征在于：所述与非门包括p型MOS管P0、p型MOS管P1、p型MOS管P2、n型MOS管N0、n型MOS管N1以及n型MOS管N2，输入数据data_in分别输入到p型MOS管P0和n型MOS管N0的栅端，控制信号sel输入到p型MOS管P2和n型MOS管N1的栅端，p型MOS管P1的源端接电源，p型MOS管P1的栅端接地，p型MOS管P1的漏端与p型MOS管P0的源端莲接，n型MOS管N0的漏端与n型MOS管N1的源端连接，n型MOS管N1的漏端接地，p型MOS管P2的源端接电源，n型MOS管N2的栅端和漏端均接地，p型MOS管P0的漏端、n型MOS管N0的源端、p型MOS管P2的漏端以及n型MOS管N2的源端均连接后与p型MOS管的栅端连接。
3.根据权利要求1或2所述的用于DRAM中的高速离线驱动器，其特征在于：所述或非门包括p型MOS管P3、p型MOS管P4、p型MOS管P5、n型MOS管N3、n型MOS管N4以及n型MOS管N5，输入数据data_in分别输入到p型MOS管P3和n型MOS管N3的栅端，所述反相器(INV)的输出端输出反相控制信号sel_n，反相控制信号sel_n输入到p型MOS管P4和n型MOS管N5的栅端，p型MOS管P4的源端接电源，p型MOS管P4的漏端与p型MOS管P3的源端连接，n型MOS管N3的漏端与n型MOS管N4的源端连接，n型MOS管N4的漏端接地，p型MOS管P5的源端和栅端均接电源，n型MOS管N5的漏端接地，p型MOS管P3的漏端、n型MOS管N3的源端、p型MOS管P5的漏端以及n型MOS管N5的源端均连接后与n型MOS管的栅端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420815276.0U CN204332376U (zh) | 2014-12-18 | 2014-12-18 | 一种用于dram中的高速离线驱动器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420815276.0U CN204332376U (zh) | 2014-12-18 | 2014-12-18 | 一种用于dram中的高速离线驱动器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204332376U true CN204332376U (zh) | 2015-05-13 |
Family
ID=53168705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420815276.0U Expired - Fee Related CN204332376U (zh) | 2014-12-18 | 2014-12-18 | 一种用于dram中的高速离线驱动器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204332376U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110677021A (zh) * | 2019-09-23 | 2020-01-10 | 北京时代民芯科技有限公司 | 一种抗地弹噪声的输出驱动电路 |
-
2014
- 2014-12-18 CN CN201420815276.0U patent/CN204332376U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110677021A (zh) * | 2019-09-23 | 2020-01-10 | 北京时代民芯科技有限公司 | 一种抗地弹噪声的输出驱动电路 |
| CN110677021B (zh) * | 2019-09-23 | 2021-01-08 | 北京时代民芯科技有限公司 | 一种抗地弹噪声的输出驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204481788U (zh) | 一种可抑制输出共模波动的lvds驱动电路 | |
| CN105680834A (zh) | 一种高速低功耗的动态比较器 | |
| CN103647545A (zh) | 一种延迟单元电路 | |
| CN105427793A (zh) | 电压控制电路、方法、栅极驱动电路和显示装置 | |
| CN104505017A (zh) | 一种驱动电路及其驱动方法、显示装置 | |
| CN102487240B (zh) | 电压转换速率控制电路和输出电路 | |
| CN101847134A (zh) | 基于移动行业处理器接口mipi协议接口装置 | |
| CN204332376U (zh) | 一种用于dram中的高速离线驱动器 | |
| CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
| CN107040250A (zh) | 一种电压模式驱动电路 | |
| CN104836570A (zh) | 一种基于晶体管级的与/异或门电路 | |
| CN204375392U (zh) | 一种驱动电路和显示装置 | |
| CN102769458B (zh) | 一种低功耗驱动电路 | |
| CN103326707B (zh) | 一种兼容多种ddr的输入接收电路 | |
| CN104617916A (zh) | 一种基于FinFET器件的主从触发器 | |
| CN104681080A (zh) | 一种用于dram中的高速离线驱动器 | |
| CN106788493B (zh) | 一种低速发射器电路 | |
| CN105187045B (zh) | 一种高速电路的带上拉pmos管的动态锁存器 | |
| CN204244064U (zh) | 消除短路导通的驱动电路及其开关电源 | |
| CN204206140U (zh) | 一种具有转换时间控制的mlvds驱动电路 | |
| CN204376867U (zh) | 低功耗逻辑电路及具有该逻辑电路的或非门、与非门和反相器 | |
| CN112532230A (zh) | 电平转换电路 | |
| CN103809646A (zh) | 分压电路及其控制方法 | |
| CN105703750A (zh) | 一种具有转换时间控制的mlvds驱动电路 | |
| CN214101332U (zh) | 一种基于mlvd s驱动器的tia芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee after: XI'AN UNIIC SEMICONDUCTORS Co.,Ltd. Address before: 710055 Shaanxi City, Xi'an province high tech Road No. 38, innovation center, A, block, floor 4 Patentee before: Xi'an Sinochip Semiconductors Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150513 Termination date: 20171218 |