CN112532230A - 电平转换电路 - Google Patents

电平转换电路 Download PDF

Info

Publication number
CN112532230A
CN112532230A CN202011385845.9A CN202011385845A CN112532230A CN 112532230 A CN112532230 A CN 112532230A CN 202011385845 A CN202011385845 A CN 202011385845A CN 112532230 A CN112532230 A CN 112532230A
Authority
CN
China
Prior art keywords
output
unit
pmos
level
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011385845.9A
Other languages
English (en)
Inventor
王先宏
梁爱梅
温长清
陆让天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Ziguang Tongchuang Electronics Co ltd
Shenzhen Pango Microsystems Co Ltd
Original Assignee
Shenzhen Ziguang Tongchuang Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Ziguang Tongchuang Electronics Co ltd filed Critical Shenzhen Ziguang Tongchuang Electronics Co ltd
Priority to CN202011385845.9A priority Critical patent/CN112532230A/zh
Publication of CN112532230A publication Critical patent/CN112532230A/zh
Priority to JP2023525569A priority patent/JP2023547186A/ja
Priority to PCT/CN2021/082553 priority patent/WO2022116415A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种电平转换电路，包括电平转换单元和占空比单元；所述电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、调节输入节点和用以调节输出信号占空比的调节输出节点；所述占空比单元藕接在所述调节输入节点和调节输出节点之间；所述占空比单元，用于调节输出信号的占空比。本发明的电平转换电路，其电平转换单元用以输出具有所需电平的输出信号，并通过在电平转换单元中藕接占空比单元，从而在不改变电平转换单元尺寸比例的情况下，有效地调节输出信号的占空比，进而改善输出信号质量。

Description

电平转换电路
【技术领域】
本发明涉及集成电路芯片技术领域，尤其涉及一种电平转换电路。
【背景技术】
在半导体集成电路中，电路信号在电源上电或掉电过程中不是十分的稳定，尤其在使用多种电源域供电时，每种电源域的上电或掉电时序的不同步容易导致电路信号不可控制，这种情况在电平转换电路中尤为明显，直接导致电平转换电路的输出信号出现错误，并可能产生大漏电的问题，损坏相关器件。
电平转换电路包括高压电平转换电路和低压电平转换电路，其中高压电平转换电路是将低压信号转换为高压信号，从而实现低压逻辑对高压逻辑的控制；低压电平转换电路是将高压信号转换为低压信号，从而实现高压逻辑对低压逻辑的控制。
现有技术中的电平转换电路由四个高压晶体管构成，两个高压PMOS管用于上拉，两个高压NMOS管用于下拉。两个高压NMOS管的栅极作为电平转换电路的两个输入端，输入端电压为低电压电位；两个高压PMOS管的漏极作为电平转换电路的两个输出端，输出端电压为高电压电位。由于两个高压NMOS管工作于低压情况，导致两个高压NMOS管的下拉能力很弱，当低压值低到某一程度时，电平转换电路无法工作，也即无法实现电平转换的功能，而且转换后的信号上升沿与下降沿的时间差异很大,进而导致转换后的信号出现占空比不合理的情况。
【发明内容】
本发明的目的在于提供了一种电平转换电路，以改善输出信号质量。
为达到上述目的，本发明提供了一种电平转换电路，包括电平转换单元和占空比单元；所述电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、调节输入节点和用以调节输出信号占空比的调节输出节点；所述占空比单元藕接在所述调节输入节点和所述调节输出节点之间；所述占空比单元，用于调节输出信号的占空比。
优选的，还包括反馈单元，所述反馈单元藕接在调节输入节点和输出节点之间；所述反馈单元，用于对输出信号进行反馈补偿。
优选的，还包括使能单元，所述使能单元的输出端与所述调节输入节点连接；所述使能单元，用于控制所述电平转换单元工作。
优选的，还包括第二反相器和第三反相器；所述第二反相器的输入端与所述输出节点连接，所述第二反相器的输出端与所述第三反相器的输入端连接。
优选的，所述反馈单元包括NMOS管。
优选的，所述使能单元包括PMOS管。
优选的，所述第二反相器和第三反相器均包括串接在第一供电电源和接地端之间的PMOS管和NMOS管。
本发明的有益效果在于：提供了一种电平转换电路，其电平转换单元用以输出具有所需电平的输出信号，并通过在电平转换单元中藕接占空比单元，从而在不改变电平转换单元尺寸比例的情况下，有效地调节输出信号的占空比，进而改善输出信号质量。
【附图说明】
图1为本发明一实施例电平转换电路的电路示意图；
图2为本发明又一实施例电平转换电路的电路示意图；
图3为本发明再一实施例电平转换电路的电路示意图；
图4为本发明又一实施例电平转换电路的电路示意图。
【具体实施方式】
为使本说明书的目的、技术方案和优点更加清楚，下面将结合本说明书具体实施例及相应的附图对本说明书技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。此外，术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明实施例提供一种电平转换电路，包括电平转换单元和占空比单元。
所述电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、调节输入节点和用以调节输出信号占空比的调节输出节点；所述占空比单元藕接在所述调节输入节点和调节输出节点之间。
所述占空比单元，用于调节输出信号的占空比。
本发明的电平转换电路，其电平转换单元用以输出具有所需电平的输出信号，并通过在电平转换单元中藕接占空比单元，从而在不改变电平转换单元尺寸比例的情况下，有效地调节输出信号的占空比，进而改善输出信号质量。
在其中一个实施例中，所述电平转换单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管和第一反相器。
所述第一PMOS管的栅极与第一NMOS管的栅极相连于所述输入节点，所述第一PMOS管的源极连接第一供电电源，第一PMOS管的漏极连接第三PMOS管的源极，第三PMOS管的栅极连接所述输出节点，第三PMOS管的漏极与第一NMOS管的漏极相连于所述调节输入节点，第一NMOS管的源极连接接地端。
所述第二PMOS管的栅极与第二NMOS管的栅极相连于反向输入节点，所述第二PMOS管的源极连接第一供电电源，第二PMOS管的漏极连接第四PMOS管的源极，第四PMOS管的栅极连接所述调节输出节点，第四PMOS管的漏极与第二NMOS管的漏极相连于所述输出节点，第二NMOS管的源极连接接地端。
所述第一反相器串接在所述输入节点与所述反向输入节点之间，第一反相器由第二供电电源供电；其中，所述第一反相器包括串接在第二供电电源和接地端之间的PMOS管和NMOS管。
在其中一个实施例中，所述占空比单元包括第一缓冲器，第一缓冲器通过延时以调节输出信号的占空比。其中，第一缓冲器由第一供电电源供电。
在其中一个实施例中，电平转化电路还包括用于对输出信号进行反馈补偿的反馈单元，所述反馈单元藕接在所述调节输入节点和输出节点之间。
优选的，所述反馈单元包括第五NMOS管。所述第五NMOS管的栅极连接所述调节输入节点；第五NMOS管的源极连接接地端；第五NMOS管的漏极连接所述输出节点。通过设置反馈单元，可在多个供电电源时，对输出信号进行反馈补偿，避免输出节点输出高低电平错误的现象。
在其中一个实施例中，电平转化电路还包括用于控制所述电平转换单元工作的使能单元，所述使能单元的输出端与所述调节输入节点连接。当所述使能单元有效时，屏蔽所述电平转换单元的输入信号，从而所述电平转换单元不能工作。
优选的，所述使能单元包括第七PMOS管。所述第七PMOS管的栅极连接电平转换电路的使能信号，第七PMOS管的源极连接第一供电电源，第七PMOS管的漏极连接所述调节输入节点。当使能信号为低电平时，屏蔽电平转换单元的输入信号，电平转换电路不能工作；当使能信号为高电平时，电平转换电路正常工作。
在上述各实施例的基础上，电平转化电路还包括第二反相器和第三反相器；所述第二反相器的输入端与输出节点连接，所述第二反相器的输出端与所述第三反相器的输入端连接。通过增加两级反相器，可以对输出信号进行整形，进一步改善输出信号质量。
优选的，第二反相器包括串接在第一供电电源和接地端之间的第五PMOS管和第三NMOS管，第五PMOS管的栅极和第三NMOS管的栅极相连作为第二反相器的输入端与所述输出节点连接，第五PMOS管的漏极和第三NMOS管的漏极相连作为第二反相器的输出端与所述第三反相器的输入端连接；第五PMOS管的源极连接第一供电电源，第三NMOS管的源极连接接地端。
优选的，第三反相器包括串接在第一供电电源和接地端之间的第六PMOS管和第四NMOS管，第六PMOS管的栅极和第四NMOS管的栅极相连作为第三反相器的输入端与所述第二反相器的输出端连接，第六PMOS管的漏极和第四NMOS管的漏极相连作为第三反相器的输出端；第六PMOS管的源极连接第一供电电源，第四NMOS管的源极连接接地端。
如图1所示，本发明实施例提供的电平转换电路，包括电平转换单元和占空比单元；所述电平转换单元包括输入节点IN、反向输入节点INB、输出节点OUT、调节输入节点A和调节输出节点B。
所述电平转换单元由第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2和第一反相器I1构成。
第一PMOS管P1的栅极与第一NMOS管N1的栅极相连于输入节点IN，第一PMOS管P1的源极连接第一供电电源VDDH，第一PMOS管P1的漏极连接第三PMOS管P3的源极，第三PMOS管P3的栅极连接输出节点OUT，第三PMOS管P3的漏极与第一NMOS管N1的漏极相连于调节输入节点A，第一NMOS管N1的源极连接接地端GND。
第二PMOS管P2的栅极与第二NMOS管N2的栅极相连于反向输入节点INB，第二PMOS管P2的源极连接第一供电电源VDDH，第二PMOS管P2的漏极连接第四PMOS管P4的源极，第四PMOS管P4的栅极连接调节输出节点B，第四PMOS管P4的漏极与第二NMOS管P2的漏极相连于输出节点OUT，第二NMOS管N2的源极连接接地端GND。
所述第一反相器I1串接在所述输入节点IN与反向输入节点INB之间，第一反相器I1由第二供电电源VDDL供电；其中，所述第一反相器I1包括PMOS管和NMOS管，该PMOS管的栅极和NMOS管的栅极相连作为第一反相器I1的输入端，第一反相器I1的输入端与输入节点IN连接；该PMOS管的漏极与NMOS管的漏极相连作为第一反相器I1的输出端，第一反相器I1的输出端与反向输入节点INB连接；该PMOS管的源极连接第二供电电源VDDL，NMOS管的源极连接接地端GND。
所述占空比单元包括第一缓冲器BUF1，第一缓冲器BUF1藕接在调节输入节点A和调节输出节点B之间、且由第一供电电源VDDH供电，通过第一缓冲器BUF1延时以调节输出信号的占空比。
具体的，当输入节点IN为高电平时，第一NMOS管N1导通，第一NMOS管N1的漏极为低电平，该低电平经第一缓冲器BUF1将第四PMOS管P4导通；另，输入节点IN的高电平经第一反相器I1反向(反向输入节点为低电平)后将第二PMOS管P2导通，由于输入信号到达第二PMOS管P2的栅极信号传输路径比输入信号到达第四PMOS管P4的栅极信号传输路径短，故第二PMOS管P2的栅极低电平信号将比第四PMOS管P4的栅极低电平信号早到，因此输出节点OUT的输出信号上升沿时间将受第一缓冲器BUF1的延时控制，输出信号的上升沿时间直接影响占空比，从而达到调节输出信号占空比的目的，在不改变电平转换单元晶体管尺寸的情况下，改善输出信号质量。
其中，所述电平转换单元的输出节点OUT即为电平转换电路的总输出节点。
所述第一供电电源VDDH根据电路应用可配置的3.3V，5V；所述第二供电电源VDDL根据电路应用可配置的1.2V，1.35V，1.5V，1.8V。
如图2所示，本发明实施例提供的电平转换电路，包括电平转换单元、占空比单元和反馈单元；所述电平转换单元包括输入节点IN、反向输入节点INB、输出节点OUT、调节输入节点A和调节输出节点B。
所述电平转换单元由第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2和第一反相器I1构成。
第一PMOS管P1的栅极与第一NMOS管N1的栅极相连于输入节点IN，第一PMOS管P1的源极连接第一供电电源VDDH，第一PMOS管P1的漏极连接第三PMOS管P3的源极，第三PMOS管P3的栅极连接输出节点OUT，第三PMOS管P3的漏极与第一NMOS管N1的漏极相连于调节输入节点A，第一NMOS管N1的源极连接接地端GND。
第二PMOS管P2的栅极与第二NMOS管N2的栅极相连于反向输入节点INB，第二PMOS管P2的源极连接第一供电电源VDDH，第二PMOS管P2的漏极连接第四PMOS管P4的源极，第四PMOS管P4的栅极连接调节输出节点B，第四PMOS管P4的漏极与第二NMOS管N2的漏极相连于输出节点OUT，第二NMOS管N2的源极连接接地端GND。
所述第一反相器I1串接在所述输入节点IN与反向输入节点INB之间，第一反相器I1由第二供电电源VDDL供电；其中，所述第一反相器I1包括PMOS管和NMOS管，该PMOS管的栅极和NMOS管的栅极相连作为第一反相器I1的输入端，第一反相器I1的输入端与输入节点IN连接；该PMOS管的漏极与NMOS管的漏极相连作为第一反相器I1的输出端，第一反相器I1的输出端与反向输入节点INB连接；该PMOS管的源极连接第二供电电源VDDL，NMOS管的源极连接接地端GND。
所述占空比单元包括第一缓冲器BUF1，第一缓冲器BUF1藕接在调节输入节点A和调节输出节点B之间、且由第一供电电源VDDH供电，通过第一缓冲器BUF1延时以调节输出信号的占空比。
所述反馈单元包括第五NMOS管N5，第五NMOS管N5的栅极连接调节输入节点A，第五NMOS管N5的漏极连接输出节点OUT，第五NMOS管N5的源极连接接地端GND。
具体的，电平转换单元的第一PMOS管P1、第三PMOS管P3、第一NMOS管N1与第二PMOS管P2、第四PMOS管P4、第二NMOS管N2对称的，也即第一NMOS管N1的漏极电平、第二NMOS管N2的漏极电平相反，在多电源供电出现电源上电或掉电时序不同步时，所述反馈单元将对输出信号进行反馈补偿，使输出节点OUT输出高低状态确定的电平信号。
如图3所示，本发明实施例提供的电平转换电路，包括电平转换单元、占空比单元、反馈单元和使能单元；所述电平转换单元包括输入节点IN、反向输入节点INB、输出节点OUT、调节输入节点A和调节输出节点B。
所述电平转换单元由第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2和第一反相器I1构成。
第一PMOS管P1的栅极与第一NMOS管N1的栅极相连于输入节点IN，第一PMOS管P1的源极连接第一供电电源VDDH，第一PMOS管P1的漏极连接第三PMOS管P3的源极，第三PMOS管P3的栅极连接输出节点OUT，第三PMOS管P3的漏极与第一NMOS管N1的漏极相连于调节输入节点A，第一NMOS管N1的源极连接接地端GND。
第二PMOS管P2的栅极与第二NMOS管N2的栅极相连于反向输入节点INB，第二PMOS管P2的源极连接第一供电电源VDDH，第二PMOS管P2的漏极连接第四PMOS管P4的源极，第四PMOS管P4的栅极连接调节输出节点B，第四PMOS管P4的漏极与第二NMOS管N2的漏极相连于输出节点OUT，第二NMOS管N2的源极连接接地端GND。
所述第一反相器I1串接在所述输入节点IN与反向输入节点INB之间，第一反相器I1由第二供电电源VDDL供电；其中，所述第一反相器I1包括PMOS管和NMOS管，该PMOS管的栅极和NMOS管的栅极相连作为第一反相器I1的输入端，第一反相器I1的输入端与输入节点IN连接；该PMOS管的漏极与NMOS管的漏极相连作为第一反相器I1的输出端，第一反相器I1的输出端与反向输入节点INB连接；该PMOS管的源极连接第二供电电源VDDL，NMOS管的源极连接接地端GND。
所述占空比单元包括第一缓冲器BUF1，第一缓冲器BUF1藕接在调节输入节点A和调节输出节点B之间、且由第一供电电源VDDH供电，通过第一缓冲器BUF1延时以调节输出信号的占空比。
所述反馈单元包括第五NMOS管N5，第五NMOS管N5的栅极连接调节输入节点A，第五NMOS管N5的漏极连接输出节点OUT，第五NMOS管N5的源极连接接地端GND。
所述使能单元包括第七PMOS管P7，第七PMOS管P7的栅极连接使能信号EN，第七PMOS管P7的源极连接第一供电电源VDDH，第七PMOS管P7的漏极连接调节输入节点A。
当使能信号EN为低电平时，第七PMOS管P7导通并将第五NMOS管N5的栅极拉高，从而第五NMOS管N5的漏极被拉低，输出节点OUT为低电平，经过两级反相器后，电平转换电路的输出为低电平，此时不论输入节点IN为高电平还是低电平，输出信号始终为低电平；当使能信号EN为高电平时，第七PMOS管P7截止不工作，对输入节点IN的输入信号起不到屏蔽的作用，此时电平转换电路正常工作。
如图4所示，本发明实施例提供的电平转换电路，包括电平转换单元、占空比单元、反馈单元、使能单元、第二反相器和第三反相器；
所述电平转换单元包括输入节点IN、反向输入节点INB、输出节点OUT、调节输入节点A和调节输出节点B。
所述电平转换单元由第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2和第一反相器I1构成。
第一PMOS管P1的栅极与第一NMOS管N1的栅极相连于输入节点IN，第一PMOS管P1的源极连接第一供电电源VDDH，第一PMOS管P1的漏极连接第三PMOS管P3的源极，第三PMOS管P3的栅极连接输出节点OUT，第三PMOS管P3的漏极与第一NMOS管N1的漏极相连于调节输入节点A，第一NMOS管N1的源极连接接地端GND。
第二PMOS管P2的栅极与第二NMOS管N2的栅极相连于反向输入节点INB，第二PMOS管P2的源极连接第一供电电源VDDH，第二PMOS管P2的漏极连接第四PMOS管P4的源极，第四PMOS管P4的栅极连接调节输出节点B，第四PMOS管P4的漏极与第二NMOS管N2的漏极相连于输出节点OUT，第二NMOS管N2的源极连接接地端GND。
所述第一反相器I1串接在所述输入节点IN与反向输入节点INB之间，第一反相器I1由第二供电电源VDDL供电；其中，所述第一反相器I1包括PMOS管和NMOS管，该PMOS管的栅极和NMOS管的栅极相连作为第一反相器I1的输入端，第一反相器I1的输入端与输入节点IN连接；该PMOS管的漏极与NMOS管的漏极相连作为第一反相器I1的输出端，第一反相器I1的输出端与反向输入节点INB连接；该PMOS管的源极连接第二供电电源VDDL，NMOS管的源极连接接地端GND。
所述占空比单元包括第一缓冲器BUF1，第一缓冲器BUF1藕接在调节输入节点A和调节输出节点B之间、且由第一供电电源VDDH供电，通过第一缓冲器BUF1延时以调节输出信号的占空比。
所述反馈单元包括第五NMOS管N5，第五NMOS管N5的栅极连接调节输入节点A，第五NMOS管N5的漏极连接输出节点OUT，第五NMOS管N5的源极连接接地端GND。
所述使能单元包括第七PMOS管P7，第七PMOS管P7的栅极连接使能信号EN，第七PMOS管P7的源极连接第一供电电源VDDH，第七PMOS管P7的漏极连接调节输入节点A。
所述第二反相器的输入端与输出节点OUT连接，所述第二反相器的输出端与所述第三反相器的输入端连接。通过增加两级反相器，可以对输出信号进行整形，进一步改善输出信号质量。
第二反相器I2包括第五PMOS管P5和第三NMOS管N3，第五PMOS管P5的栅极和第三NMOS管N3的栅极相连作为第二反相器I2的输入端与所述输出节点OUT连接，第五PMOS管P5的漏极和第三NMOS管N3的漏极相连作为第二反相器I2的输出端与所述第三反相器I3的输入端连接；第五PMOS管P5的源极连接第一供电电源VDDH，第三NMOS管N3的源极连接接地端GND。
第三反相器I3包括第六PMOS管P6和第四NMOS管N4，第六PMOS管P6的栅极和第四NMOS管N4的栅极相连作为第三反相器I3的输入端与所述第二反相器I2的输出端连接，第六PMOS管P6的漏极和第四NMOS管N4的漏极相连作为第三反相器I3的输出端；第六PMOS管P6的源极连接第一供电电源VDDH，第四NMOS管N4的源极连接接地端GND。
其中，所述第三反相器I3的输出端即为电平转换电路的总输出节点OUT’。
本发明实施例的电平转换单元工作工程：
当输入节点IN的输入信号为低电平时，将第一PMOS管P1导通、第一NMOS管N1截止；输入信号(低电平)经过第一反相器I1后为高电平，该高电平将第二PMOS管P2截止、第二NMOS管N2导通，因此第二NMOS管N2的漏极为低电平(被拉低)，进而将第三PMOS管P3导通，第三PMOS管P3的漏极为高电平(被拉高)，经过第一缓冲器BUF1后将第四PMOS管P4截止，进一步保证第二NMOS管N2的漏极为低电平，经过两级反相器(I2、I3)后，总输出节点OUT’为低电平。
当输入节点IN的输入信号为高电平时，将第一PMOS管P1截止、第一NMOS管N1导通；输入信号(高电平)经过第一反相器I1后为低电平，该低电平将第二PMOS管P2导通、第二NMOS管N2截止；第一NMOS管N1导通，第一NMOS管N1的漏极为低电平(被拉低)，进而将第五NMOS管N5截止，且经过第一缓冲器BUF1将第四PMOS管P4导通，因此第四PMOS管P4的漏极为高电平(被拉高)，该高电平反过来将第三PMOS管P3截止，并保证第一NMOS管N1的漏极为低电平(被拉低)；第四PMOS管P4的漏极高电平经过两级反相器(I2、I3)后，总输出节点OUT’为高电平。
当使能信号EN为低电平时，第七PMOS管P7导通并将第五NMOS管N5的栅极拉高，从而第五NMOS管N5的漏极被拉低，输出节点OUT为低电平，经过两级反相器后，电平转换电路的输出为低电平，此时不论输入节点IN为高电平还是低电平，输出信号始终为低电平；当使能信号EN为高电平时，第七PMOS管P7截止不工作，对输入节点IN的输入信号起不到屏蔽的作用，此时电平转换电路正常工作。
电平转换单元的第一PMOS管P1、第三PMOS管P3、第一NMOS管N1与第二PMOS管P2、第四PMOS管P4、第二NMOS管N2对称的，也即第一NMOS管N1的漏极电平、第二NMOS管N2的漏极电平相反，在多电源供电出现电源上电或掉电时序不同步时，所述反馈单元将对输出信号进行反馈补偿，使输出节点OUT输出高低状态确定的电平信号。
当输入节点IN为高电平时，第一NMOS管N1导通，第一NMOS管N1的漏极为低电平，该低电平经第一缓冲器BUF1将第四PMOS管P4导通；另，输入节点IN的高电平经第一反相器I1反向(反向输入节点为低电平)后将第二PMOS管P2导通，由于输入信号到达第二PMOS管P2的栅极信号传输路径比输入信号到达第四PMOS管P4的栅极信号传输路径短，故第二PMOS管P2的栅极低电平信号将比第四PMOS管P4的栅极低电平信号早到，因此输出节点OUT的输出信号上升沿时间将受第一缓冲器BUF1的延时控制，输出信号的上升沿时间直接影响占空比，从而达到调节输出信号占空比的目的，在不改变电平转换单元晶体管尺寸的情况下，改善输出信号质量。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (7)

1.一种电平转换电路，其特征在于，包括电平转换单元和占空比单元；
所述电平转换单元包括：输入节点、用以输出具有所需电平的输出信号的输出节点、调节输入节点和用以调节输出信号占空比的调节输出节点；
所述占空比单元藕接在所述调节输入节点和所述调节输出节点之间；
所述占空比单元，用于调节输出信号的占空比。
2.根据权利要求1所述的电平转换电路，其特征在于，还包括反馈单元，所述反馈单元藕接在调节输入节点和输出节点之间；
所述反馈单元，用于对输出信号进行反馈补偿。
3.根据权利要求2所述的电平转换电路，其特征在于，还包括使能单元，所述使能单元的输出端与所述调节输入节点连接；
所述使能单元，用于控制所述电平转换单元工作。
4.根据权利要求1、2或3任一项所述的电平转换电路，其特征在于，还包括第二反相器和第三反相器；所述第二反相器的输入端与所述输出节点连接，所述第二反相器的输出端与所述第三反相器的输入端连接。
5.根据权利要求4所述的电平转换电路，其特征在于，所述反馈单元包括NMOS管。
6.根据权利要求4所述的电平转换电路，其特征在于，所述使能单元包括PMOS管。
7.根据权利要求4所述的电平转换电路，其特征在于，所述第二反相器和第三反相器均包括串接在第一供电电源和接地端之间的PMOS管和NMOS管。
CN202011385845.9A 2020-12-01 2020-12-01 电平转换电路 Pending CN112532230A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011385845.9A CN112532230A (zh) 2020-12-01 2020-12-01 电平转换电路
JP2023525569A JP2023547186A (ja) 2020-12-01 2021-03-24 レベル変換回路
PCT/CN2021/082553 WO2022116415A1 (zh) 2020-12-01 2021-03-24 电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011385845.9A CN112532230A (zh) 2020-12-01 2020-12-01 电平转换电路

Publications (1)

Publication Number Publication Date
CN112532230A true CN112532230A (zh) 2021-03-19

Family

ID=74995977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011385845.9A Pending CN112532230A (zh) 2020-12-01 2020-12-01 电平转换电路

Country Status (3)

Country Link
JP (1) JP2023547186A (zh)
CN (1) CN112532230A (zh)
WO (1) WO2022116415A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022116415A1 (zh) * 2020-12-01 2022-06-09 深圳市紫光同创电子有限公司 电平转换电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992525A (zh) * 2005-12-22 2007-07-04 松下电器产业株式会社 电平移动电路
US7511552B2 (en) * 2006-06-15 2009-03-31 Texas Instruments Incorporated Method and apparatus of a level shifter circuit having a structure to reduce fall and rise path delay
KR20140105932A (ko) * 2013-02-25 2014-09-03 삼성전자주식회사 전압 레벨 변환 회로 및 이를 포함하는 디스플레이 장치
JP6436230B2 (ja) * 2015-04-09 2018-12-12 富士電機株式会社 駆動回路
CN107623518B (zh) * 2017-09-26 2024-05-14 北京集创北方科技股份有限公司 电平转换电路和应用电平转换电路的方法
CN110739958B (zh) * 2018-07-20 2023-10-03 珠海市杰理科技股份有限公司 电平转换电路
CN112532230A (zh) * 2020-12-01 2021-03-19 深圳市紫光同创电子有限公司 电平转换电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022116415A1 (zh) * 2020-12-01 2022-06-09 深圳市紫光同创电子有限公司 电平转换电路

Also Published As

Publication number Publication date
WO2022116415A1 (zh) 2022-06-09
JP2023547186A (ja) 2023-11-09

Similar Documents

Publication Publication Date Title
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
US9843325B2 (en) Level shifter and parallel-to-serial converter including the same
CN110932715B (zh) 位准移位电路及操作位准移位器的方法
JP4870391B2 (ja) レベルシフタ及びレベルシフティング方法
WO2022057366A1 (zh) 一种负压电平转换控制电路和方法
US8044684B1 (en) Input and output buffer including a dynamic driver reference generator
CN101562449B (zh) 一种基于mos电流模逻辑的高速电流开关驱动器
CN112671393A (zh) 电平转换电路
CN112532230A (zh) 电平转换电路
US9225333B2 (en) Single supply level shifter with improved rise time and reduced leakage
JP6871519B2 (ja) 半導体集積回路
CN214228233U (zh) 电平转换电路
CN111277261B (zh) 一种电平转换电路
CN113726330A (zh) 一种电平转换电路及芯片
US8502559B2 (en) Level translator
TWM598009U (zh) 具輸出控制電路之電位轉換器
TWI804248B (zh) 具有低傳輸延遲的位準轉換器
WO2020046506A1 (en) Dynamic power supply shifting
CN215222162U (zh) 低电平逻辑转高电平逻辑的高频电平转换电路与电路系统
CN115001477B (zh) 一种用于正负电压输入的信号接口电路
CN114640340A (zh) 具有低传输延迟的电平转换器
TWM629687U (zh) 高效能電壓位準移位器
CN114389595A (zh) 电平转换电路
KR100604899B1 (ko) 누설 전류 감소를 위한 레벨 쉬프팅 회로 및 방법
TWM643204U (zh) 用於轉換小幅度輸入信號之電位轉換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination