CN107623518B - 电平转换电路和应用电平转换电路的方法 - Google Patents

Abstract

本发明公开了一种电平转换电路，应用电平转换电路的方法，以及数据传输装置。其中，该电平转换电路包括：第一晶体管，第二晶体管，第三晶体管，第四晶体管；导通结构，连接于第三晶体管与模拟电路电源AVSS之间，用于根据输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制；占空比调节结构，连接于第四晶体管与模拟电路电源AVSS之间，用于根据输出端输出的信号将电平转换电路的占空比调节至预定占空比。通过本发明，解决了电平转换过程中高速和低功耗无法兼具的技术问题。

Description

电平转换电路和应用电平转换电路的方法

技术领域

本发明涉及电子技术领域，具体而言，涉及一种电平转换电路，应用电平转换电路的方法，以及数据传输装置。

背景技术

在新一代电子电路设计中，随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，不同的模块和IO接口所需要的电压不一样不能直接进行信号交换，所以设计出电平转换器，广泛的应用在不同电平模块之间。不同的模块对电平转换器要求不同，主要性能指标为速度和功耗。而常见的高速电平转换器需要的功耗大，而低功耗电平转换又不能很好的满足高速的需要。

图1是根据相关技术的一种常用电平转换电路的示意图，如图1所示，其使用交叉耦合式(cross coupled)结构，由于上边有锁存结构(latch)，所以每次输入端状态的变化都要有很大的驱动能力才能改变锁存结构(latch)的状态导致转换速度会较慢，不能用在超高速电路中。图2是根据相关技术的另一种常用电平转换电路的示意图，如图2所示，其使用电流镜式(current mirror)结构，没有了锁存结构(latch)锁存输出端状态，所以输出端高低电平转换时不需要较强的驱动能力，可以达到速度快的目的，但是该结构导通时存在电源到地的通路，所以会产生较大静态功耗。

针对上述电平转换过程中高速和低功耗无法兼具的技术问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种电平转换电路，应用电平转换电路的方法，以及数据传输装置，以至少解决电平转换过程中高速和低功耗无法兼并的技术问题。

根据本发明实施例的一个方面，提供了一种电平转换电路，包括：第一晶体管，包括源极、漏极及栅极，所述第一晶体管的源极连接于模拟电路电源AVDD，所述第一晶体管的栅极与所述第一晶体管漏极连接；第二晶体管，包括源极、漏极及栅极，所述第二晶体管的源极连接于所述AVDD，所述第二晶体管栅极与所述第一晶体管栅极相连；第三晶体管，包括源极、漏极及栅极，所述第三晶体管的漏极连接于所述第一晶体管的漏极，所述第三晶体管的栅极为所述电平转换电路第一输入端，用于接收所述电平转换电路的第一输入信号；第四晶体管，包括源极、漏极及栅极，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的栅极为所述电平转换电路第二输入端，用于接收所述电平转换电路的第二输入信号，所述第二晶体管的漏极与所述第四晶体管的漏极共同连接于所述电平转换电路输出信号的输出端；导通结构，连接于所述第三晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制；占空比调节结构，连接于所述第四晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出的信号将所述电平转换电路的占空比调节至预定占空比。

可选的，所述导通结构包括：第五晶体管，包括源极、漏极及栅极，所述第五晶体管的漏极连接于所述第三晶体管的源极，所述第五晶体管的源极连接于所述AVSS；第一反相器，所述第一反相器的输入端连接于所述第二晶体管的漏极及第四晶体管的漏极，所述第一反相器的输出端连接于所述第五晶体管的栅极。

可选的，所述占空比调节结构包括：第六晶体管，包括源极、漏极及栅极，所述第六晶体管的漏极连接于所述第四晶体管的源极，所述第六晶体管的源极连接于所述AVSS，所述第六晶体管的栅极连接于所述电平转换电路输出信号的输出端。

可选的，所述电平转换电路还包括：第二反相器，所述第二反相器的输入端连接于所述第一反相器的输出端，所述第二反相器的输出端替代所述电平转换电路输出信号的输出端。

可选的，所述电平转换电路还包括：第一屏蔽结构，连接于所述第三晶体管和所述AVSS之间，用于屏蔽所述第三晶体管与所述AVSS之间的通路的干扰。

可选的，所述电平转换电路还包括：第二屏蔽结构，连接于所述第四晶体管和所述AVSS之间，用于屏蔽所述第四晶体管与所述AVSS之间的通路的干扰。

可选的，所述第一屏蔽结构包括：第七晶体管，包括源极、漏极及栅极，所述第七晶体管的漏极连接于所述第三晶体管的源极，所述第七晶体管的源极连接于所述AVSS，所述第七晶体管的栅极为所述电平转换电路第三输入端，用于接收所述电平转换电路的所述第一输入信号。

可选的，所述第二屏蔽结构包括：第八晶体管，包括源极、漏极及栅极，所述第八晶体管的漏极连接于所述第四晶体管的源极，所述第八晶体管的源极连接于所述AVSS，所述第八晶体管的栅极为所述电平转换电路第四输入端，用于接收所述电平转换电路的所述第二输入信号。

可选的，所述电平转换电路第一晶体管、第二晶体管为P沟道场效应管PMOS管，所述第三晶体管、第四晶体管为N沟道场效应管NMOS管。

根据本发明实施例的另一方面，还提供了一种以上任一项所述的电平转换电路的电平转换方法，包括：在所述第三晶体管的栅极输入待进行电平转换的第一输入信号；在所述第四晶体管的栅极输入待进行电平转换的所述第一输入信号的反向第二输入信号；在所述第二晶体管的漏极或所述第四晶体管的漏极输出电平转换后的输出信号，其中，所述AVDD为所述电平转换电路的电源电压。

根据本发明的还一方面，提供了一种数据传输装置，所述数据传输装置包括上述任一项所述的电平转换电路。

本发明通过提供一种优选的电路设计方法，采用增加导通结构、占空比调节结构、屏蔽结构等实现了在不影响占空比的情况下电平转换高速低功耗的目的，进而解决了电平转换过程中高速和低功耗无法兼具的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据相关技术的一种常用电平转换电路的示意图；

图2是根据相关技术的另一种常用电平转换电路的示意图；

图3是根据本发明实施例的电平转换电路的示意图；

图4是根据本发明实施例的电平转换电路导通结构36的示意图；

图5是根据本发明实施例的电平转换电路占空比调节结构38的示意图；

图6是根据本发明实施例的电平转换电路的优选结构示意图一；

图7是根据本发明实施例的电平转换电路的优选结构示意图二；

图8是根据本发明实施例的电平转换电路第一屏蔽结构72、第二屏蔽结构74的结构示意图；

图9是根据本发明实施例的电平转换电路实现的在速度800MHz时的瞬态仿真示意图；

图10是根据本发明实施例的电平转换方法的流程图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

根据本发明实施例，提供了一种电平转换的电路实施例。

图3是根据本发明实施例的电平转换电路的示意图，如图3所示，该电平转换电路包括：第一晶体管31，第二晶体管32，第三晶体管33，第四晶体管34，导通结构36，占空比调节结构38，下面对该结构进行说明。

第一晶体管31，包括源极、漏极及栅极，第一晶体管的源极连接于模拟电路电源AVDD，第一晶体管的栅极与第一晶体管漏极连接；

第二晶体管32，包括源极、漏极及栅极，第二晶体管的源极连接于AVDD，第二晶体管栅极与第一晶体管栅极相连；

第三晶体管33，包括源极、漏极及栅极，第三晶体管的漏极连接于第一晶体管的漏极，第三晶体管的栅极为电平转换电路第一输入端，用于接收电平转换电路的第一输入信号IP；

第四晶体管34，包括源极、漏极及栅极，第四晶体管的漏极连接于第二晶体管的漏极，第四晶体管的栅极为电平转换电路第二输入端，用于接收电平转换电路的第二输入信号IN，第二晶体管的漏极与第四晶体管的漏极共同连接于电平转换电路输出信号的输出端；

导通结构36，连接于第三晶体管与模拟电路电源AVSS之间，用于根据输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制；

占空比调节结构38，连接于第四晶体管与模拟电路电源AVSS之间，用于根据输出端输出的信号将电平转换电路的占空比调节至预定占空比。

具体的，上述第一晶体管31、第二晶体管32连接方式为电流镜结构，起镜像电流的作用；第三晶体管33、第四晶体管34为输入管，分别同时输入电平转换电路的输入信号即第一输入信号IP，和其反向信号即第二输入信号IN；如果没有导通结构36，第三晶体管33与模拟电路电源AVSS直接相连，此处可默认AVSS为模拟电源接地端，当第一输入信号IP为低压信号的高电位时，第三晶体管33导通，下拉第一晶体管31和第二晶体管32的栅极电位，进而使第二晶体管32导通，电平转换电路的输出端同第二晶体管32的漏极一起被拉高至模拟电路电源AVDD提供的高压参考电位。同时，从模拟电路电源AVDD到AVSS存在一条通路，将会消耗较大的电流。此时，加入导通结构36，连接于第三晶体管33与模拟电路电源AVSS之间，通过输入输出端输出信号的反向信号对第一晶体管、第三晶体管到AVSS的电路是否导通进行控制，即当第一输入信号IP为低压信号高电位时，电路输出端输出信号的反向信号为高压信号低电位，导通结构36输入该低电位后，设置为截断状态，进而减小AVDD到AVSS的导通时间，从而减小电路的功耗。而后，第一输入信号IP变为低压信号低电位，第二输入信号IN相应变为低压信号高电位，第三晶体管33关断，第四晶体管34导通，进而电平转换电路的输出端同第四晶体管34的漏极一起被拉低至模拟电路电源AVSS提供的低电位。此时输出电压的下拉速度将极大地影响占空比，故加入占空比调节结构38，连接于第四晶体管34与模拟电路电源AVSS之间，用于在上述状态变化时，根据输出端输出的信号将电平转换电路的占空比调节至预定占空比。

本发明实施例在传统的电流镜式(current mirror)结构电平转换电路中，加入导通结构36和占空比调节结构38，通过用输出端的状态来控制参考电压端AVDD到地端AVSS通路的接通和截断，导通结构36和占空比调节结构38在输出端状态建立后开始变化，这样在不影响正常输出的情况下减小电源到地电流导通的时间，从而在高速的情况下减小了电路的功耗，又保证了理想的占空比。

图4是根据本发明实施例的电平转换电路导通结构36的示意图，该电平转换电路导通结构包括：第五晶体管42，第一反相器44。

第五晶体管42，包括源极、漏极及栅极，第五晶体管的漏极连接于第三晶体管的源极，第五晶体管的源极连接于AVSS；

第一反相器44，第一反相器的输入端连接于第二晶体管的漏极及第四晶体管的漏极，第一反相器的输出端连接于第五晶体管的栅极。

即导通结构内通过晶体管及其相应的连接方式，来实现电源电压端AVDD到地端AVSS通路的接通和截断。根据其连接，当第一输入信号IP为低压信号高电位时，电路输出端输出信号的反向信号为高压信号低电位，第五晶体管输入该低电位后，无法导通，变为电路截断状态，进而减小AVDD到AVSS的导通时间，从而减小通地电路的功耗。同时，导通结构内通过第一反相器，将电平转换电路输出反向处理，输入至结构内该第五晶体管，以实现截断通地电路的目的。

图5是根据本发明实施例的电平转换电路占空比调节结构38的示意图，该电平转换电路导通结构包括：第六晶体管52，其中：

第六晶体管52，包括源极、漏极及栅极，第六晶体管的漏极连接于第四晶体管的源极，第六晶体管的源极连接于AVSS，第六晶体管的栅极连接于电平转换电路输出信号的输出端。

通过上述设置，占空比调节结构内通过晶体管及其相应的连接方式，达到根据输出端输出的信号将电平转换电路的占空比调节至预定占空比的目的。即第二输入信号IN相应变为低压信号高电位时，第四晶体管34导通，电平转换电路的输出端同第四晶体管34的漏极一起被拉低至模拟电路电源AVSS提供的低电位，第五晶体管输入该低电位后，变为截断状态，进而调整电位下拉速度保证信号占空比不受影响。

图6是根据本发明实施例的电平转换电路的优选结构示意图一，如图6所示，该电平转换电路导通结构还包括：第二反相器62，其中：

第二反相器62，第二反相器的输入端连接于第一反相器的输出端，第二反相器的输出端替代电平转换电路输出信号的输出端。

因导通结构输入信号需要，用第一反相器将原电路输出转变为反向信号，故为保证正常输出，设置第二反相器，将原电路输出还原，变为与第一输入信号IP相位一致的正常输出。

图7是根据本发明实施例的电平转换电路的优选结构示意图二，包括：第一屏蔽结构72，第二屏蔽结构74，其中：

第一屏蔽结构72，连接于第三晶体管和AVSS之间，用于屏蔽第三晶体管与AVSS之间的通路的干扰；

第二屏蔽结构74，连接于第四晶体管和AVSS之间，用于屏蔽第四晶体管与AVSS之间的通路的干扰。

通过上述设置，保证了电平转换电路在低频输入或有外部干扰时电路性能的稳定。具体为当第一输入信号IP或第二输入信号IN长时间为低压信号低电位或高电位时，即输入低频时，降低电路输出由于漏电或者外部信号干扰时发生错误的几率。如果没有M6、M7既当第一输入信号IP为低电压高电位时，第二输入信号IN为低电压低电位，第三晶体管导通，第四晶体管截止，电路输出端初始输出信号为高电压高电位，其经过第一反相器的反向信号高电压低电位，则第五晶体管截止，第六晶体管导通，这样不存在从AVDD到地AVSS的通路，如果电路输出端到地发生漏电，则会使电路输出端电位被拉低发生反转，从而发生错误。故第一屏蔽结构，第二屏蔽结构的加入使得从AVDD到地AVSS有一个通路，在这种情况下由于第一输入信号IP为低电压高电位时，在第三晶体管和第一屏蔽结构存在电源到地的通路，所以第一晶体管和第二晶体管会导通使得第二晶体管的漏极会维持高电位，这样即使电路输出端发生漏电，但是模拟电路电源AVDD会一直为电路输出端充电维持其高电平的状态。

图8是根据本发明实施例的电平转换电路第一屏蔽结构72、第二屏蔽结构74的结构示意图，第一屏蔽结构72、第二屏蔽结构74分别包括：第七晶体管82、第八晶体管84，其中：

第七晶体管82，包括源极、漏极及栅极，第七晶体管的漏极连接于第三晶体管的源极，第七晶体管的源极连接于AVSS，第七晶体管的栅极为电平转换电路第三输入端，用于接收电平转换电路的第一输入信号IP；

第八晶体管84，包括源极、漏极及栅极，第八晶体管的漏极连接于第四晶体管的源极，第八晶体管的源极连接于AVSS，第八晶体管的栅极为电平转换电路第四输入端，用于接收电平转换电路的第二输入信号IN。

同时，其中第五晶体管42，第一反相器44属于上述导通结构36，第六晶体管52属于占空比调节结构38。

即通过以上设置，第一屏蔽结构、第二屏蔽结构通过晶体管及其相应的连接方式，达到屏蔽第三晶体管、第四晶体管分别与AVSS之间通路干扰的目的。其中，第一屏蔽结构中第七晶体管与第三晶体管一致，输入第一输入信号IP，当输入为低电压高电位时，第七晶体管导通，形成第三晶体管到AVSS的通路；第二屏蔽结构中第八晶体管与第四晶体管一致，输入第二输入信号IN，当输入为低电压高电位时，第八晶体管导通，形成第四晶体管到AVSS的通路。第七、第八晶体管选用MOS管为例，因为开关管工作时工作在线性区根据MOS管线性区电流公式：

其中，μ为载流子迁移率、C_OX为单位面积的栅氧化层电容、W为MOS管的栅宽、L为MOS管的栅长、V_GS为MOS管栅源电压、V_TH为MOS管阈值电压、V_DS为源漏电压、I_D为MOS管线性区工作电流。

通过设计第七晶体管和第八晶体管的栅长尺寸，取合理范围内的较大栅长值L，使得通过通路的电流极小，这样虽然增加了通路电流但是保证了转换电路的整体稳定性。

优选的，以上任一项所述的电平转换电路，第一晶体管、第二晶体管为P沟道场效应管PMOS管，第三、四、五、六、七、八晶体管为N沟道场效应管NMOS管。

根据上述MOS管线性区电流公式，通过合理的设计第五晶体管和第六晶体管的栅长尺寸，该电平转换电路能够很好地在不损坏占空比的情况下达到高速低功耗的目的。经多次试验，推导出各晶体管栅长尺寸的合理取值，图9是根据本发明实施例的电平转换电路实现的在速度800MHz时的瞬态仿真示意图，其中为两组电路共同工作情形。如图9所示，可看出其输出已达到快速跟踪的效果，功耗也控制在一定范围内。继续调试各晶体管栅长尺寸，本电路可以达到速度2GHz时功耗控制在uA级，功耗比原电流镜式(current mirror)结构降低40％左右的良好效果。

根据本发明另外一个实施例，还提供了一种电平转换方法，图10是根据本发明实施例的电平转换方法的流程图，如图所示，该方法包括如下步骤：

步骤S120，在第三晶体管的栅极输入待进行电平转换的第一输入信号；

步骤S140，在第四晶体管的栅极输入待进行电平转换的第一输入信号的反向第二输入信号；

步骤S160，在第二晶体管的漏极或第四晶体管的漏极输出电平转换后的输出信号，其中，AVDD为电平转换电路的电源电压。

根据本发明的还一个实施例，提供了一种数据传输装置，该数据传输装置包括，上述任一项所述的电平转换电路。其中，该数据传输装置可以是一种接口，而且接口的种类也可以为多种，例如，可以为液晶显示器中的符合低电压差分信号(Low-VoltageDifferential Signaling,简称为LVDS)标准的接口，也可以为笔记本电脑中的高清晰度多媒体(High Definition Multimedia Interface,简称为HDMI)接口，还可以为发射机TX(Transmit)模块的接口。另外，不同接口之间电平的转换也均可以采用任一项所述的电平转换电路，比如，电子工业协会(Electronic Industries Association,简称为EIA)所制定的推荐标准(Recommended standard,简称为RS)接口中接口rs232电平转晶体管－晶体管逻辑电路(Transistor-Transistor-Logic，简称为TTL)电平。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种电平转换电路，其特征在于，所述电平转换电路包括：

第一晶体管，包括源极、漏极及栅极，所述第一晶体管的源极连接于模拟电路电源AVDD，所述第一晶体管的栅极与所述第一晶体管漏极连接；

第二晶体管，包括源极、漏极及栅极，所述第二晶体管的源极连接于所述AVDD，所述第二晶体管栅极与所述第一晶体管栅极相连；

第三晶体管，包括源极、漏极及栅极，所述第三晶体管的漏极连接于所述第一晶体管的漏极，所述第三晶体管的栅极为所述电平转换电路第一输入端，用于接收所述电平转换电路的第一输入信号；

第四晶体管，包括源极、漏极及栅极，所述第四晶体管的漏极连接于所述第二晶体管的漏极，所述第四晶体管的栅极为所述电平转换电路第二输入端，用于接收所述电平转换电路的第二输入信号，所述第二晶体管的漏极与所述第四晶体管的漏极共同连接于所述电平转换电路输出信号的输出端；

导通结构，连接于所述第三晶体管与模拟电路电源AVSS之间，用于根据所述输出端输出信号的反向信号对所述第一晶体管、所述第三晶体管到所述AVSS的电路是否导通进行控制；

占空比调节结构，连接于所述第四晶体管与所述AVSS之间，用于根据所述输出端输出的信号将所述电平转换电路的占空比调节至预定占空比；

其中，所述导通结构包括：

第五晶体管，包括源极、漏极及栅极，所述第五晶体管的漏极连接于所述第三晶体管的源极，所述第五晶体管的源极连接于所述AVSS；

第一反相器，所述第一反相器的输入端连接于所述第二晶体管的漏极及第四晶体管的漏极，所述第一反相器的输出端连接于所述第五晶体管的栅极；

其中，所述占空比调节结构包括：

第六晶体管，包括源极、漏极及栅极，所述第六晶体管的漏极连接于所述第四晶体管的源极，所述第六晶体管的源极连接于所述AVSS，所述第六晶体管的栅极连接于所述电平转换电路输出信号的输出端；

其中，所述第一晶体管、第二晶体管为P沟道场效应管PMOS管，所述第三、四、五、六、七、八晶体管为N沟道场效应管NMOS管。

2.根据权利要求1所述的电平转换电路，其特征在于，还包括：

第二反相器，所述第二反相器的输入端连接于所述第一反相器的输出端，所述第二反相器的输出端替代所述电平转换电路输出信号的输出端。

3.根据权利要求2中所述的电平转换电路，其特征在于，还包括：

第一屏蔽结构，连接于所述第三晶体管和所述AVSS之间，用于屏蔽所述第三晶体管与所述AVSS之间的通路的干扰。

4.根据权利要求3所述的电平转换电路，其特征在于，还包括：

第二屏蔽结构，连接于所述第四晶体管和所述AVSS之间，用于屏蔽所述第四晶体管与所述AVSS之间的通路的干扰。

5.根据权利要求3所述的电平转换电路，其特征在于，所述第一屏蔽结构包括：

第七晶体管，包括源极、漏极及栅极，所述第七晶体管的漏极连接于所述第三晶体管的源极，所述第七晶体管的源极连接于所述AVSS，所述第七晶体管的栅极为所述电平转换电路第三输入端，用于接收所述电平转换电路的所述第一输入信号。

6.根据权利要求4所述的电平转换电路，其特征在于，所述第二屏蔽结构包括：

第八晶体管，包括源极、漏极及栅极，所述第八晶体管的漏极连接于所述第四晶体管的源极，所述第八晶体管的源极连接于所述AVSS，所述第八晶体管的栅极为所述电平转换电路第四输入端，用于接收所述电平转换电路的所述第二输入信号。

7.一种应用权利要求1至6中任一项所述的电平转换电路的电平转换方法，其特征在于,包括：

在所述第三晶体管的栅极输入待进行电平转换的第一输入信号；

在所述第四晶体管的栅极输入待进行电平转换的所述第一输入信号的反向第二输入信号；

在所述第二晶体管的漏极或所述第四晶体管的漏极输出电平转换后的输出信号，其中，所述AVDD为所述电平转换电路的电源电压。

8.一种数据传输装置，其特征在于，所述数据传输装置包括权利要求1至6中任一项所述的电平转换电路。