CN105576967B - 升压转换电路 - Google Patents

升压转换电路 Download PDF

Info

Publication number
CN105576967B
CN105576967B CN201410534857.1A CN201410534857A CN105576967B CN 105576967 B CN105576967 B CN 105576967B CN 201410534857 A CN201410534857 A CN 201410534857A CN 105576967 B CN105576967 B CN 105576967B
Authority
CN
China
Prior art keywords
grid oxygen
grid
nmos transistor
thick
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410534857.1A
Other languages
English (en)
Other versions
CN105576967A (zh
Inventor
陈捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410534857.1A priority Critical patent/CN105576967B/zh
Priority to US14/881,078 priority patent/US9543931B2/en
Publication of CN105576967A publication Critical patent/CN105576967A/zh
Application granted granted Critical
Publication of CN105576967B publication Critical patent/CN105576967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种升压转换电路，其中，该升压转换电路包括：输入控制单元包括：第一薄栅氧NMOS晶体管、第二薄栅氧NMOS晶体管和第三薄栅氧NMOS晶体管，第一薄栅氧NMOS晶体管的栅极连接至升压转换电路的输入端；电压转换单元包括：第一厚栅氧PMOS晶体管、第二厚栅氧PMOS晶体管以及第一高压NMOS晶体管，第一厚栅氧PMOS晶体管的源极与第二厚栅氧PMOS晶体管的源极都连接至高压电源输入端，第一厚栅氧PMOS晶体管的栅极和第二厚栅氧PMOS晶体管的栅极与第一高压NMOS晶体管的漏极连接，第一高压NMOS晶体管的栅极连接至升压转换电路的输入端；输出控制单元包括：第三厚栅氧PMOS晶体管与第一厚栅氧NMOS晶体管。本发明解决了现有升压转换电路无法适用于超低输入信号电压的场景的问题。

Description

升压转换电路
技术领域
本发明涉及半导体领域，具体而言，涉及一种升压转换电路。
背景技术
传统的电压转换电路常作为桥梁用于连接低压电路及高压电路，尤其是应用于低压核心逻辑电路及高压I/O接口电路来获取较高的驱动电流。如图1所示，传统的升压转换电路包括晶体管M101，M102，M103，M104，M105及M106，其中，晶体管M101和M102可以为薄栅氧晶体管(Thin Gate-Oxide Transistor)，晶体管M103和M104可以为厚栅氧晶体管(ThickGate-Oxide Transistor)。
如图1所示，晶体管M105和M106的电流驱动能力受到各自的门限电压影响，而不受高压电源VDDH的影响。这样，可以保证稳定的电流驱动能力，适用于宽范围的高压电源VDDH的应用场景。
然而，当图1中的输入IN为高时，晶体管M103和M105同时开启，这样通过晶体管M103和M105形成一条从电源到地的漏电流通路。由于晶体管M103和M104为具有高门限电压的厚栅氧晶体管(Thick Gate-Oxide Transistor)，使得如图1所示的现有的升压转换电路无法适用于超低输入信号电压的场景。
此外，如图2所示一种升压转换电路，相对于图1所示的传统升压转换电路，增加了厚栅氧MOS晶体管M207和M208，使它们与厚栅氧NMOS晶体管M203和M204分别组成反相器，更快速地截止信号电平转换时的电源到地的短路电流，以提高其工作频率。
然而，增加的厚栅氧MOS晶体管M207和M208同时也增加了最低VDDH所需的电源电压值，使得如图2所示的现有升压转换电路无法适用于宽输出电压范围的场景。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种升压转换电路，以至少解决现有的升压转换电路无法适用于超低输入信号电压的场景的技术问题。
根据本发明实施例的一个方面，提供了一种升压转换电路，包括：输入控制单元，包括：第一薄栅氧NMOS(N-Mental-Oxide-Semiconductor，N型-金属氧化物半导体)晶体管、第二薄栅氧NMOS晶体管和第三薄栅氧NMOS晶体管，其中，第一薄栅氧NMOS晶体管的栅极连接至升压转换电路的输入端，第一薄栅氧NMOS晶体管的源极与第二薄栅氧NMOS晶体管的源极都连接至地，第一薄栅氧NMOS晶体管的漏极与第三薄栅氧NMOS晶体管的源极连接；电压转换单元，包括：第一厚栅氧PMOS(P-Mental-Oxide-Semiconductor，P型-金属氧化物半导体)晶体管、第二厚栅氧PMOS晶体管以及第一高压NMOS晶体管，其中，第一厚栅氧PMOS晶体管的源极与第二厚栅氧PMOS晶体管的源极都连接至高压电源输入端，第一厚栅氧PMOS晶体管的栅极和第二厚栅氧PMOS晶体管的栅极与第一高压NMOS晶体管的漏极连接，第一高压NMOS晶体管的栅极连接至升压转换电路的输入端；输出控制单元，包括：第三厚栅氧PMOS晶体管与第一厚栅氧NMOS晶体管，其中，第三厚栅氧PMOS晶体管的栅极与第一厚栅氧NMOS晶体管的栅极连接，第三厚栅氧PMOS晶体管的漏极与第一厚栅氧NMOS晶体管的漏极都连接至升压转换电路的输出端。
可选地，输入控制单元还包括：第一薄栅氧PMOS晶体管和第四薄栅氧NMOS晶体管，其中，第一薄栅氧PMOS晶体管的漏极和第四薄栅氧NMOS晶体管的漏极连接，第一薄栅氧PMOS晶体管的栅极和第四薄栅氧NMOS晶体管的栅极都连接至升压转换电路的输入端。
可选地，输入控制单元还包括：延时部件，延时部件与第一薄栅氧PMOS晶体管的漏极以及第四薄栅氧NMOS晶体管的漏极连接，并与第三薄栅氧NMOS晶体管的栅极连接。
可选地，第一薄栅氧PMOS晶体管的源极与延时部件都连接至低压电源输入端，第四薄栅氧NMOS晶体管的源极与延时部件都连接至地。
可选地，电压转换单元还包括：第二高压NMOS晶体管，其中，第二高压NMOS晶体管的漏极与第二厚栅氧PMOS晶体管的漏极连接，第二高压NMOS晶体管的栅极与延时部件连接，第二高压NMOS晶体管的源极与第二薄栅氧晶体管的漏极连接。
可选地，输出控制单元包括：第四厚栅氧PMOS晶体管和第二厚栅氧NMOS晶体管，其中，第四厚栅氧PMOS晶体管的栅极和第二厚栅氧NMOS晶体管的栅极与第二厚栅氧PMOS晶体管的漏极连接，第四厚栅氧PMOS晶体管的漏极和第二厚栅氧NMOS晶体管的漏极与第三厚栅氧PMOS晶体管的栅极以及第一厚栅氧NMOS晶体管的栅极连接。
可选地，输出控制单元还包括：第五厚栅氧PMOS晶体管，其中，第四厚栅氧PMOS晶体管的栅极以及第二厚栅氧NMOS晶体管的栅极与第五厚栅氧PMOS晶体管的漏极连接，第三厚栅氧PMOS晶体管的栅极以及第一厚栅氧NMOS晶体管的栅极与第五厚栅氧PMOS晶体管的栅极连接。
可选地，第三厚栅氧PMOS晶体管的源极与第四厚栅氧PMOS晶体管的源极以及第五厚栅氧PMOS晶体管的源极都连接至高压电源输入端；第一厚栅氧NMOS晶体管的源极和第二厚栅氧NMOS晶体管的源极都连接至地。
在本发明实施例中，将现有技术中的主要的厚栅氧NMOS晶体管替换为薄栅氧NMOS晶体管和高压厚栅氧NMOS晶体管的组合，以作为信号输入端的MOS，从而使得本实施例中的升压转换电路可以工作在超低输入信号电压的场景。此外，薄栅氧NMOS晶体管的使用还可以使升压转换电路在GHz超高频率下表现出健壮性(Robust Performance)。
此外，将现有技术中的主要的厚栅氧PMOS晶体管和厚栅氧NMOS晶体管的组合替换为厚栅氧PMOS晶体管和高压厚栅氧NMOS晶体管的组合，从而使得本实施例中的升压转换电路可以工作在范围较宽的高压电源下，而对器件没有任何的依赖性。
此外，在本实施例中的升压转换电路中，还增加了额外的薄栅氧NMOS晶体管和延时单元，这样能够避免DC工作电路的旁路影响。
此外，在本实施例中的输出控制单元中，还增加了额外的厚栅氧MOS晶体管缓冲器和用于正反馈的厚栅氧MOS晶体管，以避免此升压转换电路在输出高电平信号时的不满幅非稳态。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据现有技术的一种升压转换电路的示意图；
图2是根据现有技术的一种较高频率升压转换电路的示意图；
图3是根据本发明实施例的一种可选的升压转换电路的示意图；
图4是根据本发明实施例的另一种可选的升压转换电路的示意图；以及
图5是根据本发明实施例的一种可选的升压转换电路所实现的性能的示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例1
根据本发明实施例，提供了一种升压转换电路，如图3所示，上述电路包括：
1)输入控制单元302，包括：第一薄栅氧NMOS晶体管、第二薄栅氧NMOS晶体管和第三薄栅氧NMOS晶体管，其中，第一薄栅氧NMOS晶体管的栅极连接至升压转换电路的输入端，第一薄栅氧NMOS晶体管的源极与第二薄栅氧NMOS晶体管的源极都连接至地，第一薄栅氧NMOS晶体管的漏极与第三薄栅氧NMOS晶体管的源极连接；
2)电压转换单元304，包括：第一厚栅氧PMOS晶体管、第二厚栅氧PMOS晶体管以及第一高压NMOS晶体管，其中，第一厚栅氧PMOS晶体管的源极与第二厚栅氧PMOS晶体管的源极都连接至高压电源输入端，第一厚栅氧PMOS晶体管的栅极和第二厚栅氧PMOS晶体管的栅极与第一高压NMOS晶体管的漏极连接，第一高压NMOS晶体管的栅极连接至升压转换电路的输入端；
3)输出控制单元306，包括：第三厚栅氧PMOS晶体管与第一厚栅氧NMOS晶体管，其中，第三厚栅氧PMOS晶体管的栅极与第一厚栅氧NMOS晶体管的栅极连接，第三厚栅氧PMOS晶体管的漏极与第一厚栅氧NMOS晶体管的漏极都连接至升压转换电路的输出端。
通过本申请提供的实施例，通过使用薄栅氧NMOS晶体管与高压NMOS晶体管来控制输入信号，以使升压转换电路的工作电压可以适用于超低电压输入信号的情况，而且不会影响电路的可靠性。而且采用薄栅氧NMOS晶体管还实现了使升压转换电路在GHz级的超高频率下表现出更强的健壮性(Robust Performance)。
作为一种可选的方案，上述输入控制单元302还包括：第一薄栅氧PMOS晶体管和第四薄栅氧NMOS晶体管，其中，第一薄栅氧PMOS晶体管的漏极和第四薄栅氧NMOS晶体管的漏极连接，第一薄栅氧PMOS晶体管的栅极和第四薄栅氧NMOS晶体管的栅极都连接至升压转换电路的输入端。
通过本申请提供的实施例，通过使用薄栅氧NMOS晶体管使得升压转换电路在输入端可以适用于更宽的电压，如超低电压信号，而且实现了在GHz级的超高频率下表现出更强的健壮性(Robust Performance)。
作为一种可选的方案，上述输入控制单元302还包括：
1)延时部件，延时部件与第一薄栅氧PMOS晶体管的漏极以及第四薄栅氧NMOS晶体管的漏极连接，并与第三薄栅氧NMOS晶体管的栅极连接。
可选地，在本实施例中，上述第一薄栅氧PMOS晶体管的源极与延时部件都连接至低压电源输入端，第四薄栅氧NMOS晶体管的源极与延时部件都连接至地。
通过本申请提供的实施例，通过在电路中设置薄栅氧NMOS晶体管结合延时部件的方式，从而解决了现有升压转换电路中交流电流所带来的副作用。
作为一种可选的方案，上述电压转换单元304还包括：第二高压NMOS晶体管，其中，第二高压NMOS晶体管的漏极与第二厚栅氧PMOS晶体管的漏极连接，第二高压NMOS晶体管的栅极与延时部件连接，第二高压NMOS晶体管的源极与第二薄栅氧晶体管的漏极连接。
通过本申请提供的实施例，通过采用薄栅氧NMOS晶体管与高压厚栅氧NMOS晶体管的结合，从而实现提高了升压转换电路的处理速度，同时还减小了电路中的漏电流。
作为一种可选的方案，上述输出控制单元306包括：第四厚栅氧PMOS晶体管和第二厚栅氧NMOS晶体管，其中，第四厚栅氧PMOS晶体管的栅极和第二厚栅氧NMOS晶体管的栅极与第二厚栅氧PMOS晶体管的漏极连接，第四厚栅氧PMOS晶体管的漏极和第二厚栅氧NMOS晶体管的漏极与第三厚栅氧PMOS晶体管的栅极以及第一厚栅氧NMOS晶体管的栅极连接。
作为一种可选的方案，输出控制单元306还包括：第五厚栅氧PMOS晶体管，其中，第四厚栅氧PMOS晶体管的栅极以及第二厚栅氧NMOS晶体管的栅极与第五厚栅氧PMOS晶体管的漏极连接，第三厚栅氧PMOS晶体管的栅极以及第一厚栅氧NMOS晶体管的栅极与第五厚栅氧PMOS晶体管的栅极连接。
可选地，在本实施例中，上述第三厚栅氧PMOS晶体管的源极与第四厚栅氧PMOS晶体管的源极以及第五厚栅氧PMOS晶体管的源极都连接至高压电源输入端；第一厚栅氧NMOS晶体管的源极和第二厚栅氧NMOS晶体管的源极都连接至地。
通过本申请提供的实施例，通过设置用于反馈的厚栅氧PMOS晶体管，实现了对升压转换电路的灵活控制。
具体结合图4所示进行描述，在本实施例中的升压转换电路中包括：第四薄栅氧NMOS晶体管M401、第一薄栅氧PMOS晶体管M402、第一薄栅氧NMOS晶体管M403、第二薄栅氧NMOS晶体管M404、第一高压NMOS晶体管M405、第二高压NMOS晶体管M406、第一厚栅氧PMOS晶体管M407、第二厚栅氧PMOS晶体管M408、第三薄栅氧NMOS晶体管M409、第五厚栅氧PMOS晶体管M410、第二厚栅氧NMOS晶体管M411、第四厚栅氧PMOS晶体管M412、第一厚栅氧NMOS晶体管M413、第三厚栅氧PMOS晶体管M414，以及延时部件，其中，上述延时部件可以为图4所示的延时单元415。
可选地，在本实施例中，如图4所示，VSS为整个升压转换电路的地，VDDL为用于低压输入信号的电源，VDDH为用于高压输出信号的电源，IN为低压输入信号端，OUT为高压输出信号端。
可选地，在本实施例中，上述高压厚栅氧耗尽型晶体管405以及高压厚栅氧耗尽型晶体管406可以但不限于为高压厚栅氧耗尽型NMOS晶体管(Thick gate-oxide nativeNMOS transistor)。
如图4所示，晶体管M401的源极连接至VSS，M402的源极连接至VDDL，M401和M402两者的栅极均连接至输入端IN，M401和M402两者的漏极均连接至M404和M406的栅极以及延时单元415的输入端。
如图4所示，M407和M408两者的源极均连接至VDDH，M407和M408两者的栅极均连接至M407的漏极。
如图4所示，M403和M404的源极均连接至VSS，M403和M405的栅极均连接至输入端IN；M403的漏极连接至M409的源极；M405的源极连接至M409的漏极；M405的漏极连接至M407的漏极；M409的栅极连接至延时单元415的输出端；M406的源极连接至M408的漏极；M404的漏极连接至M406的漏极。
如图4所示，M411和M413的源极均连接至VSS；M412和M414的源极均连接至VDDH；M411和M412的源极均连接至M408的漏极；M411和M412两者的漏极连接至M413和M414两者的源极；M413和M414两者的漏极均连接至输出端OUT。
如图4所示，M410的源极连接至VDDH；M410的漏极连接至M408的漏极；M410的栅极连接至M411和M412的漏极。
上述图4所示的本实施例所示的升压转换电路实现的性能如图5所示。其中，图5所示生成结果的的坐标图的横坐标为时间，每个小单元格表示0.02ns，纵坐标为电压，每个小单元格表示100mV。其中，图5所示的各个波形图的周期为200ps。进一步，图5所示的生成结果的关键参数包括：输入和输出信号频率：5GHz，以适应高频及RF接口等应用的信号频率；输入信号电源电压范围：0.6V～1.2V，以适应所制造工艺和应用要求日益降低的逻辑电路工作电压；输出信号电源电压范围：1.98～3.63V，以适应不同的应用接口标准；占空比：48％～51％，以保证数字信号在高频升压传输过程中的信号完整性满足下级电路的要求；传输延迟：80ps～150ps。
在本实施例所示的升压转换电路中，薄栅氧MOS晶体管M401，M402，M403，M404，M409以及延时单元415具有低器件门限电压(Low Device Threshold Voltage)，短有效器件沟道长度(Shot Device Channel Length)和小器件寄生电容(Small Device ParasiticCapacitor)，从而实现GHz级的超高操作频率和超低输入信号电压。
在本实施例所示的升压转换电路中，为了避免M403,M404和M409的漏极-源极电过应力(Drain-Source Electrical Over Stress)，采用厚栅氧耗尽型NMOS晶体管M405和M406，以保护和钳制M403、M404和M409的漏极的电压不超过输入信号电压VDDL。
在本实施例所示的升压转换电路中，M407和M408可以为厚栅氧PMOS晶体管，M407和M408以及M405和M406可以实现在较高的高压电源电压下工作。
在本实施例所示的升压转换电路中，为了避免DC操作电流的问题，采用了M403,M404,M405,M406,M409,M401,M402和延时单元415。当IN从低电平切换到高电平时，输入的信号将开启M403和M405，而关断M404和M406。同时，M407和M408在信号的边沿处开启。M407,M405和M403的开启形成了从VDDH到VSS的一条电流通路。然而，低压输入信号IN通过M401，M402和延时单元415主动地将延时的、反向的低压信号施加到M409的栅极。在信号的边沿处，延时的低压信号使得M409关断，从而避免了在信号稳定时通过M407,M405,M409和M403形成DC电流。M403和M405两者的栅极连接在一起以及M404和M406两者的栅极连接在一起都有益于操作速度和漏电流。
当IN为高电平时，M409被M401和M402以及延时单元415关断。DC电流的关断打破了DC操作点，并使得M407和M408的栅极浮动，连接至M407的二极管将栅极上拉至VDDH-Vt，M407和M408将微弱的开启。通过M406和M404的漏极-源极、M411到VSS的漏电流将M408的漏极的电压下拉至远小于VDDH。在这种情况下，M410可以将M408的漏极的电压锁在VDDH。
本发明提供了一种优选的实施例来进一步对本发明进行解释，但是值得注意的是，该优选实施例只是为了更好的描述本发明，并不构成对本发明不当的限定。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种升压转换电路，其特征在于，包括：
输入控制单元，包括：第一薄栅氧NMOS晶体管、第二薄栅氧NMOS晶体管和第三薄栅氧NMOS晶体管，其中，所述第一薄栅氧NMOS晶体管的栅极连接至所述升压转换电路的输入端，所述第一薄栅氧NMOS晶体管的源极与所述第二薄栅氧NMOS晶体管的源极都连接至地，所述第一薄栅氧NMOS晶体管的漏极与所述第三薄栅氧NMOS晶体管的源极连接；
电压转换单元，包括：第一厚栅氧PMOS晶体管、第二厚栅氧PMOS晶体管以及第一高压NMOS晶体管，其中，所述第一厚栅氧PMOS晶体管的源极与所述第二厚栅氧PMOS晶体管的源极都连接至高压电源输入端，所述第一厚栅氧PMOS晶体管的栅极和所述第二厚栅氧PMOS晶体管的栅极与所述第一高压NMOS晶体管的漏极连接，所述第一高压NMOS晶体管的栅极连接至所述升压转换电路的输入端；
输出控制单元，包括：第三厚栅氧PMOS晶体管与第一厚栅氧NMOS晶体管，其中，所述第三厚栅氧PMOS晶体管的栅极与所述第一厚栅氧NMOS晶体管的栅极连接，所述第三厚栅氧PMOS晶体管的漏极与所述第一厚栅氧NMOS晶体管的漏极都连接至所述升压转换电路的输出端；
其中，所述输入控制单元还包括：
第一薄栅氧PMOS晶体管和第四薄栅氧NMOS晶体管，其中，所述第一薄栅氧PMOS晶体管的漏极和所述第四薄栅氧NMOS晶体管的漏极连接，所述第一薄栅氧PMOS晶体管的栅极和所述第四薄栅氧NMOS晶体管的栅极都连接至所述升压转换电路的输入端；所述输入控制单元还包括：
延时部件，所述延时部件与所述第一薄栅氧PMOS晶体管的漏极以及所述第四薄栅氧NMOS晶体管的漏极连接，并与所述第三薄栅氧NMOS晶体管的栅极连接。
2.根据权利要求1所述的升压转换电路，其特征在于，所述第一薄栅氧PMOS晶体管的源极与所述延时部件都连接至低压电源输入端，所述第四薄栅氧NMOS晶体管的源极与所述延时部件都连接至所述地。
3.根据权利要求1所述的升压转换电路，其特征在于，所述电压转换单元还包括：第二高压NMOS晶体管，其中，所述第二高压NMOS晶体管的漏极与所述第二厚栅氧PMOS晶体管的漏极连接，所述第二高压NMOS晶体管的栅极与所述延时部件连接，所述第二高压NMOS晶体管的源极与所述第二薄栅氧晶体管的漏极连接。
4.根据权利要求1所述的升压转换电路，其特征在于，所述输出控制单元包括：第四厚栅氧PMOS晶体管和第二厚栅氧NMOS晶体管，其中，所述第四厚栅氧PMOS晶体管的栅极和所述第二厚栅氧NMOS晶体管的栅极与所述第二厚栅氧PMOS晶体管的漏极连接，所述第四厚栅氧PMOS晶体管的漏极和所述第二厚栅氧NMOS晶体管的漏极与所述第三厚栅氧PMOS晶体管的栅极以及所述第一厚栅氧NMOS晶体管的栅极连接。
5.根据权利要求4所述的升压转换电路，其特征在于，所述输出控制单元还包括：
第五厚栅氧PMOS晶体管，其中，所述第四厚栅氧PMOS晶体管的栅极以及所述第二厚栅氧NMOS晶体管的栅极与所述第五厚栅氧PMOS晶体管的漏极连接，所述第三厚栅氧PMOS晶体管的栅极以及所述第一厚栅氧NMOS晶体管的栅极与所述第五厚栅氧PMOS晶体管的栅极连接。
6.根据权利要求5所述的升压转换电路，其特征在于，所述第三厚栅氧PMOS晶体管的源极与所述第四厚栅氧PMOS晶体管的源极以及所述第五厚栅氧PMOS晶体管的源极都连接至所述高压电源输入端；所述第一厚栅氧NMOS晶体管的源极和所述第二厚栅氧NMOS晶体管的源极都连接至所述地。
CN201410534857.1A 2014-10-11 2014-10-11 升压转换电路 Active CN105576967B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410534857.1A CN105576967B (zh) 2014-10-11 2014-10-11 升压转换电路
US14/881,078 US9543931B2 (en) 2014-10-11 2015-10-12 Low-voltage to high-voltage level shifter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410534857.1A CN105576967B (zh) 2014-10-11 2014-10-11 升压转换电路

Publications (2)

Publication Number Publication Date
CN105576967A CN105576967A (zh) 2016-05-11
CN105576967B true CN105576967B (zh) 2018-07-24

Family

ID=55656159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410534857.1A Active CN105576967B (zh) 2014-10-11 2014-10-11 升压转换电路

Country Status (2)

Country Link
US (1) US9543931B2 (zh)
CN (1) CN105576967B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路
KR20170050054A (ko) * 2015-10-29 2017-05-11 삼성전자주식회사 두께가 다른 게이트 절연막들을 갖는 지연 회로를 포함하는 메모리 장치
KR102613514B1 (ko) 2016-07-21 2023-12-13 삼성전자주식회사 레벨 쉬프터
CN107196640A (zh) * 2017-05-30 2017-09-22 长沙方星腾电子科技有限公司 一种电平转换电路
TWI636666B (zh) * 2017-09-26 2018-09-21 北京集創北方科技股份有限公司 高速低功耗電位轉換電路
CN107623518B (zh) * 2017-09-26 2024-05-14 北京集创北方科技股份有限公司 电平转换电路和应用电平转换电路的方法
US10411678B2 (en) * 2018-02-12 2019-09-10 Semiconductor Components Industries, Llc Level-shifting circuit configured to limit leakage current
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
TWI707541B (zh) * 2020-04-17 2020-10-11 瑞昱半導體股份有限公司 電壓準位轉換電路
CN111900975A (zh) * 2020-08-06 2020-11-06 中科亿海微电子科技（苏州）有限公司 一种将高电压域信号转变为低电压域信号的电平转换电路
CN114257082A (zh) * 2020-09-24 2022-03-29 深圳英集芯科技股份有限公司 一种可应用于薄栅氧化层工艺的电荷泵电路的控制方法
CN113225068B (zh) * 2021-05-07 2023-05-26 芯思原微电子有限公司 一种cml结构的驱动电路和驱动方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556061B1 (en) * 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
CN1811658A (zh) * 2005-01-25 2006-08-02 威盛电子股份有限公司 电力准位偏移的系统与方法
CN101312345A (zh) * 2007-05-25 2008-11-26 三星电子株式会社 电平转换触发器及其操作方法
CN103905028A (zh) * 2012-12-25 2014-07-02 中芯国际集成电路制造(上海)有限公司 信号接收器和信号传输设备
CN104124954A (zh) * 2013-04-25 2014-10-29 财团法人工业技术研究院 电平转换电路及其操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030409B2 (ja) * 2002-10-31 2008-01-09 株式会社ルネサステクノロジ レベル判定回路
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
JP4851192B2 (ja) * 2006-01-27 2012-01-11 ルネサスエレクトロニクス株式会社 差動信号受信回路
US8502317B2 (en) * 2009-02-06 2013-08-06 Leendert Jan van den Berg Level shifter circuits for integrated circuits
US7956651B2 (en) * 2009-09-10 2011-06-07 Semiconductor Components Industries, Llc Method for detecting a current and compensating for an offset voltage and circuit
US8653877B2 (en) * 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
US8766697B2 (en) * 2012-08-01 2014-07-01 Stmicroelectronics International N.V. Level shifting circuit with adaptive feedback
US9374090B2 (en) * 2013-06-11 2016-06-21 Agency For Science, Technology And Research Circuit arrangement and method of operating the same
KR102055658B1 (ko) * 2013-06-18 2019-12-16 온세미컨덕터코리아 주식회사 게이트 구동 회로, 게이트 구동 회로를 포함하는 스위치 제어 회로와 전력 공급 장치
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路
US9397622B2 (en) * 2014-10-31 2016-07-19 Stmicroelectronics International N.V. Programmable hysteresis comparator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556061B1 (en) * 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS
CN1811658A (zh) * 2005-01-25 2006-08-02 威盛电子股份有限公司 电力准位偏移的系统与方法
CN101312345A (zh) * 2007-05-25 2008-11-26 三星电子株式会社 电平转换触发器及其操作方法
CN103905028A (zh) * 2012-12-25 2014-07-02 中芯国际集成电路制造(上海)有限公司 信号接收器和信号传输设备
CN104124954A (zh) * 2013-04-25 2014-10-29 财团法人工业技术研究院 电平转换电路及其操作方法

Also Published As

Publication number Publication date
US20160105163A1 (en) 2016-04-14
CN105576967A (zh) 2016-05-11
US9543931B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
CN105576967B (zh) 升压转换电路
CN101399503B (zh) 具有低阈值电压的开关电路
CN103178694B (zh) 绝缘栅双极晶体管门极驱动推挽电路
CN103929172B (zh) 电平移位电路
CN101442307B (zh) 电平转换器
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN103840821A (zh) 共源共栅半导体设备
US10243564B2 (en) Input-output receiver
CN103780212A (zh) 一种运算放大器、电平转换电路以及可编程增益放大器
CN104579262B (zh) 分路开关
CN105099173B (zh) 充电泵
CN108540124A (zh) 一种电平转换电路
CN207732627U (zh) 一种宽电压输入的igbt驱动电源
CN110504954A (zh) 电平转换电路
CN203813657U (zh) 一种电源自适应的电荷泵装置
CN110235350A (zh) 混合供电设备
CN104808731B (zh) 基准电压电路
CN101866635A (zh) 转压器
CN107370485B (zh) 负压电平转换电路
CN109194126A (zh) 一种电源切换电路
CN107395143A (zh) 第三代半导体偏置电路一体化设计
CN107453741A (zh) Mos管驱动电路
CN203193605U (zh) 用于驱动高压器件的驱动电路
CN205725693U (zh) 一种SiC-MOSFET的高速隔离驱动保护电路
CN208986916U (zh) 一种基于电容耦合的共模电平转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant