TWI636666B - 高速低功耗電位轉換電路 - Google Patents
高速低功耗電位轉換電路 Download PDFInfo
- Publication number
- TWI636666B TWI636666B TW106132970A TW106132970A TWI636666B TW I636666 B TWI636666 B TW I636666B TW 106132970 A TW106132970 A TW 106132970A TW 106132970 A TW106132970 A TW 106132970A TW I636666 B TWI636666 B TW I636666B
- Authority
- TW
- Taiwan
- Prior art keywords
- source
- gate
- coupled
- drain
- type field
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
一種高速低功耗電位轉換電路，用以實現一傳輸介面電路，具有一電流鏡負載，由六個N型場效電晶體構成之一差動信號放大單元，以及由二反相器構成之一輸出單元，其中該輸出單元提供二回授信號至該差動信號放大單元以在不損壞輸出信號的占空比的條件下提供一高速且低功耗的電位轉換效果。
Description
本發明係關於一種高速電位轉換電路，特別是關於用以實現一高速傳輸介面電路的低功耗電位轉換電路。
由於不同模組的I/O(輸入/輸出)介面所需要的電壓不一樣，因此不同模組之間需通過一電位轉換器才能夠進行信號交換。另外，不同的模組對電位轉換器的性能要求也不同，而一般模組對電位轉換器的最主要性能要求在於速度和功耗。
常見的高速電位轉換器通常伴隨高功耗，而常見的低功耗電位轉換器又往往不能滿足高速需求。
請參照圖1，其繪示具有一交叉耦合PMOS(P type metal oxide semiconductor； P型金氧半電晶體)結構的一習知電位轉換器的電路圖。如圖1所示，該習知電位轉換器具有一對交叉耦合的PMOS 11、12，一NMOS(N type metal oxide semiconductor； N型金氧半電晶體) 13，一反相器14及一NMOS 15。圖1的該習知電位轉換器雖然具有無靜態功耗的優點，但卻有反應速度慢的缺點。
另外，請參照圖2，繪示具有一電流鏡結構的另一習知電位轉換器的電路圖。如圖2所示，該習知電位轉換器具有由PMOS 21和22所組成的一電流鏡負載，一NMOS 23，一反相器24及一NMOS 25。圖2的該習知電位轉換器雖然具有反應速度快的優點，但卻有靜態功耗的缺點。
因此本領域亟需一新穎的高速且低功耗的電位轉換電路架構。
本發明之主要目的在於揭露一種用以實現一高速傳輸介面電路的低功耗電位轉換電路，其可在不損壞輸出信號占空比的情況下達到高速且低功耗的操作性能。
為達前述目的，一種用以實現一高速傳輸介面電路的低功耗電位轉換電路乃被提出，其具有：
一電流鏡負載，具有一電源輸入端、一第一電流輸出端及一第二電流輸出端，該電源輸入端係用以與一直流電壓耦接；
一第一反相器，具有一第一輸入端及一第一輸出端，該第一輸入端係與該第二電流輸出端耦接；
一第二反相器，具有一第二輸入端及一第二輸出端，該第二輸入端係與該第一輸出端耦接，該第二輸出端係用以提供一輸出電壓；
一第一N型場效電晶體，具有一第一汲極、一第一閘極及一第一源極，該第一汲極係與該第二電流輸出端耦接，該第一閘極係用以與一負端輸入電壓耦接；
一第二N型場效電晶體，具有一第二汲極、一第二閘極及一第二源極，該第二汲極係與該第一源極耦接，該第二閘極係與該第一輸入端耦接，該第二源極係用以與一參考地耦接；
一第三N型場效電晶體，具有一第三汲極、一第三閘極及一第三源極，該第三汲極係與該第一源極耦接，該第三閘極係用以與該負端輸入電壓耦接，該第三源極係用以與該參考地耦接；
一第四N型場效電晶體，具有一第四汲極、一第四閘極及一第四源極，該第四汲極係與該第一電流輸出端耦接，該第四閘極係用以與一正端輸入電壓耦接；
一第五N型場效電晶體，具有一第五汲極、一第五閘極及一第五源極，該第五汲極係與該第四源極耦接，該第五閘極係用以與該第一輸出端耦接，該第五源極係用以與該參考地耦接；以及
一第六N型場效電晶體，具有一第六汲極、一第六閘極及一第六源極，該第六汲極係與該第四源極耦接，該第六閘極係用以與該正輸入電壓耦接，該第六源極係用以與該參考地耦接。
在一實施例中，該電流鏡負載具有：
一第一P型場效電晶體，具有一第七源極、一第七閘極及一第七汲極，該第七源極係用以與該直流電壓耦接，該第七閘極係與該第七汲極耦接以提供該第一電流輸出端；以及
一第二P型場效電晶體，具有一第八源極、一第八閘極及一第八汲極，該第八源極係用以與該直流電壓耦接，該第八閘極係與該第一閘極耦接，且該第八汲極係用以提供該第二電流輸出端。
在一實施例中，所述的傳輸介面電路係一LVDS傳輸介面電路。
在一實施例中，所述的傳輸介面電路係一HDMI傳輸介面電路。
為使 貴審查委員能進一步瞭解本發明之結構、特徵及其目的，茲附以圖式及較佳具體實施例之詳細說明如後。
請參照圖3，其繪示本發明之用以實現一高速傳輸介面電路的低功耗電位轉換電路之一實施例電路圖，其中，所述的高速傳輸介面電路可為SerDes (serializer-deserializer；串列器-解串列器)架構中的一LVDS（low-voltage differential signaling；低電壓差分訊號）傳輸介面電路或一HDMI（high definition multimedia interface；高畫質多媒體介面）傳輸介面電路，其中SerDes的主要功能即在高速差動對線上以串行的方式傳輸資料，而非在低速平行匯流排上傳輸資料。
如圖3所示，該低功耗電位轉換電路，其包括一電流鏡負載100、一第一反相器110、一第二反相器120、一第一N型場效電晶體130、一第二N型場效電晶體140、一第三N型場效電晶體150、一第四N型場效電晶體160、一第五N型場效電晶體170及一第六N型場效電晶體180。
電流鏡負載100具有一電源輸入端SP、一第一電流輸出端OUT1及一第二電流輸出端OUT2，該電源輸入端SP係用以與一直流電壓V
DD耦接。
第一反相器110具有一第一輸入端A及一第一輸出端D，第一輸入端A係與第二電流輸出端OUT2耦接。
第二反相器120具有一第二輸入端及一第二輸出端，該第二輸入端係與第一輸出端D耦接，該第二輸出端係用以提供一輸出電壓V
OUT。
第一N型場效電晶體130具有一第一汲極、一第一閘極及一第一源極，該第一汲極係與第二電流輸出端OUT2耦接，該第一閘極係用以與一負端輸入電壓V
INN耦接。
第二N型場效電晶體140具有一第二汲極、一第二閘極及一第二源極，該第二汲極係與該第一源極耦接，該第二閘極係與第一輸入端A耦接，該第二源極係用以與一參考地耦接。
第三N型場效電晶體150具有一第三汲極、一第三閘極及一第三源極，該第三汲極係與該第一源極耦接，該第三閘極係用以與負端輸入電壓V
INN耦接，該第三源極係用以與該參考地耦接。
第四N型場效電晶體160具有一第四汲極、一第四閘極及一第四源極，該第四汲極係與第一電流輸出端OUT1耦接，該第四閘極係用以與一正端輸入電壓V
INP耦接。
第五N型場效電晶體170具有一第五汲極、一第五閘極及一第五源極，該第五汲極係與該第四源極耦接，該第五閘極係用以與第一輸出端D耦接，該第五源極係用以與該參考地耦接。
第六N型場效電晶體180具有一第六汲極、一第六閘極及一第六源極，該第六汲極係與該第四源極耦接，該第六閘極係用以與正端輸入電壓V
INP耦接，該第六源極係用以與該參考地耦接。
請參照圖4，其繪示電流鏡負載100之一實施例電路圖。如圖4所示，電流鏡負載100具有一第一P型場效電晶體 101及一第二P型場效電晶體 102。
第一P型場效電晶體 101具有一第七源極、一第七閘極及一第七汲極，該第七源極係用以與該直流電壓V
DD耦接，該第七閘極係與該第七汲極耦接以提供該第一電流輸出端OUT1。
第二P型場效電晶體 102具有一第八源極、一第八閘極及一第八汲極，該第八源極係用以與該直流電壓V
DD耦接，該第八閘極係與該第一閘極耦接，且該第八汲極係用以提供該第二電流輸出端OUT2。
在操作的過程中，直流電壓V
DD所提供的一總電流I
total、第一N型場效電晶體130的所述第一汲極的電壓V
OUTP和第四N型場效電晶體160的所述第四汲極的電壓V
OUTN均會隨正端輸入電壓V
INP和負端輸入電壓V
INN的差值而變化，其一工作波形請參照圖5。如圖5所示， I
total、V
OUTP和V
OUTN均具有大致對稱的上升緣和下降緣。
另外，當正端輸入電壓V
INP為高電位時，第一輸出端D的電壓會處於低電位而使第五N型場效電晶體170被關斷，從而截斷從V
DD經過電流鏡負載100、第四N型場效電晶體160到該參考地的通路以降低功耗；當負端輸入電壓V
INN為高電位時，第一輸入端A的電壓會向下拉低而使第二N型場效電晶體140的通道阻抗變高，從而調整第一輸入端A的電壓的下拉速度以達到調節占空比的目的；以及，當輸入信號長時間不變化時，第三N型場效電晶體150或第六N型場效電晶體180可用以提供一輔助通路以防止主通路因被截斷而導致輸出電壓V
OUT處於不確定的狀態。例如，當正端輸入電壓V
INP長時間處於高電位且負端輸入電壓V
INN長時間處於低電位時，第一N型場效電晶體130會長時間被關斷而致使第二電流輸出端OUT2的電流輸出通路長時間被截斷，且第一電流輸出端OUT1的電流輸出通路也會因第五N型場效電晶體170長時間被關斷而長時間被截斷，從而使輸出電壓V
OUT處於不確定的狀態。因此，通過使第三N型場效電晶體150和第六N型場效電晶體180具有一較小的通道尺寸(W/L；通道寬度和通道長度的比值)，第三N型場效電晶體150或第六N型場效電晶體180即可提供一輔助通路以防止主通路因被截斷而導致輸出電壓V
OUT處於不確定的狀態。
藉由前述所揭露的設計，本發明乃可優化電位轉換電路的性能，使本發明的電位轉換電路在工作速度達2 GHz時，其功耗仍可壓低在uA量級。與傳統的電位轉換電路相比，本發明的電位轉換電路的功耗比降低了40%左右。也就是說，本發明的低功耗電位轉換電路可在不損壞輸出信號占空比的情況下達到高速且低功耗的操作性能，從而可用以實現一高速傳輸介面電路。
本案所揭示者，乃較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論就目的、手段與功效，在在顯示其迥異於習知之技術特徵，且其首先發明合於實用，亦在在符合發明之專利要件，懇請 貴審查委員明察，並祈早日賜予專利，俾嘉惠社會，實感德便。
11、12、21、22‧‧‧PMOS
13、23‧‧‧NMOS
14、24‧‧‧反相器
15、25‧‧‧NMOS
100‧‧‧電流鏡負載
101‧‧‧第一P型場效電晶體
102‧‧‧第二P型場效電晶體
110‧‧‧第一反相器
120‧‧‧第二反相器
130‧‧‧第一N型場效電晶體
140‧‧‧第二N型場效電晶體
150‧‧‧第三N型場效電晶體
160‧‧‧第四N型場效電晶體
170‧‧‧第五N型場效電晶體
180‧‧‧第六N型場效電晶體
13、23‧‧‧NMOS
14、24‧‧‧反相器
15、25‧‧‧NMOS
100‧‧‧電流鏡負載
101‧‧‧第一P型場效電晶體
102‧‧‧第二P型場效電晶體
110‧‧‧第一反相器
120‧‧‧第二反相器
130‧‧‧第一N型場效電晶體
140‧‧‧第二N型場效電晶體
150‧‧‧第三N型場效電晶體
160‧‧‧第四N型場效電晶體
170‧‧‧第五N型場效電晶體
180‧‧‧第六N型場效電晶體
圖1繪示具有一交叉耦合PMOS結構的一習知電位轉換器的電路圖。 圖2繪示具有一電流鏡結構的另一習知電位轉換器的電路圖。 圖3繪示本發明之用以實現一高速傳輸介面電路的低功耗電位轉換電路之一實施例電路圖。 圖4繪示圖3之一電流鏡負載之一實施例電路圖。 圖5繪示圖3之電位轉換電路之一工作波形。
Claims (4)
- 一種高速低功耗電位轉換電路，用以實現一傳輸介面電路，該電 位轉換電路具有： 一電流鏡負載，具有一電源輸入端、一第一電流輸出端及一第二電流輸出端，該電源輸入端係用以與一直流電壓耦接； 一第一反相器，具有一第一輸入端及一第一輸出端，該第一輸入端係與該第二電流輸出端耦接； 一第二反相器，具有一第二輸入端及一第二輸出端，該第二輸入端係與該第一輸出端耦接，該第二輸出端係用以提供一輸出電壓； 一第一N型場效電晶體，具有一第一汲極、一第一閘極及一第一源極，該第一汲極係與該第二電流輸出端耦接，該第一閘極係用以與一負端輸入電壓耦接； 一第二N型場效電晶體，具有一第二汲極、一第二閘極及一第二源極，該第二汲極係與該第一源極耦接，該第二閘極係與該第一輸入端耦接，該第二源極係用以與一參考地耦接； 一第三N型場效電晶體，具有一第三汲極、一第三閘極及一第三源極，該第三汲極係與該第一源極耦接，該第三閘極係用以與該負端輸入電壓耦接，該第三源極係用以與該參考地耦接； 一第四N型場效電晶體，具有一第四汲極、一第四閘極及一第四源極，該第四汲極係與該第一電流輸出端耦接，該第四閘極係用以與一正端輸入電壓耦接； 一第五N型場效電晶體，具有一第五汲極、一第五閘極及一第五源極，該第五汲極係與該第四源極耦接，該第五閘極係用以與該第一輸出端耦接，該第五源極係用以與該參考地耦接；以及 一第六N型場效電晶體，具有一第六汲極、一第六閘極及一第六源極，該第六汲極係與該第四源極耦接，該第六閘極係用以與該正輸入電壓耦接，該第六源極係用以與該參考地耦接。
- 如申請專利範圍第1項所述之高速低功耗電位轉換電路，其中該 電流鏡負載具有： 一第一P型場效電晶體，具有一第七源極、一第七閘極及一第七汲極，該第七源極係用以與該直流電壓耦接，該第七閘極係與該第七汲極耦接以提供該第一電流輸出端；以及 一第二P型場效電晶體，具有一第八源極、一第八閘極及一第八汲極，該第八源極係用以與該直流電壓耦接，該第八閘極係與該第一閘極耦接，且該第八汲極係用以提供該第二電流輸出端。
- 如申請專利範圍第1項所述之高速低功耗電位轉換電路，其中所 述的傳輸介面電路係一LVDS傳輸介面電路。
- 如申請專利範圍第1項所述之高速低功耗電位轉換電路，其中所 述的傳輸介面電路係一HDMI傳輸介面電路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106132970A TWI636666B (zh) | 2017-09-26 | 2017-09-26 | 高速低功耗電位轉換電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106132970A TWI636666B (zh) | 2017-09-26 | 2017-09-26 | 高速低功耗電位轉換電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI636666B true TWI636666B (zh) | 2018-09-21 |
| TW201916592A TW201916592A (zh) | 2019-04-16 |
Family
ID=64452877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106132970A TWI636666B (zh) | 2017-09-26 | 2017-09-26 | 高速低功耗電位轉換電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI636666B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140253213A1 (en) * | 2012-08-01 | 2014-09-11 | Stmicroelectronics International N.V. | Level shifting circuit with adaptive feedback |
| US9257190B2 (en) * | 2014-04-02 | 2016-02-09 | Ememory Technology Inc. | Level shifter |
| US20160105163A1 (en) * | 2014-10-11 | 2016-04-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Low-voltage to high-voltage level shifter circuit |
| US20170026042A1 (en) * | 2015-07-24 | 2017-01-26 | Magnachip Semiconductor, Ltd. | Level shifting circuit and method for the same |
| US9660618B2 (en) * | 2015-07-13 | 2017-05-23 | SK Hynix Inc. | Voltage level shifter, and embedded nonvolatile memory and system using the same |
-
2017
- 2017-09-26 TW TW106132970A patent/TWI636666B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140253213A1 (en) * | 2012-08-01 | 2014-09-11 | Stmicroelectronics International N.V. | Level shifting circuit with adaptive feedback |
| US9257190B2 (en) * | 2014-04-02 | 2016-02-09 | Ememory Technology Inc. | Level shifter |
| US20160105163A1 (en) * | 2014-10-11 | 2016-04-14 | Semiconductor Manufacturing International (Shanghai) Corporation | Low-voltage to high-voltage level shifter circuit |
| US9660618B2 (en) * | 2015-07-13 | 2017-05-23 | SK Hynix Inc. | Voltage level shifter, and embedded nonvolatile memory and system using the same |
| US20170026042A1 (en) * | 2015-07-24 | 2017-01-26 | Magnachip Semiconductor, Ltd. | Level shifting circuit and method for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201916592A (zh) | 2019-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819142B2 (en) | Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption | |
| WO2016197523A1 (zh) | 或非门电路、移位寄存器、阵列基板及显示装置 | |
| US9391619B2 (en) | Level-shift circuits compatible with multiple supply voltage | |
| US8749269B2 (en) | CML to CMOS conversion circuit | |
| TWI491180B (zh) | 具高輸出電壓的低電壓傳輸裝置 | |
| JP2006287797A (ja) | レベル変換回路 | |
| US7119600B2 (en) | Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology | |
| TWI575874B (zh) | 低電壓差分訊號驅動電路 | |
| US20190033629A1 (en) | High-rate high-swing drive circuit applied to silicon photonic modulator | |
| TW202215781A (zh) | 滯後電路、接收器及芯片 | |
| CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
| JP4510426B2 (ja) | 出力データのスキューを減少させうる出力バッファ回路 | |
| TWI332758B (en) | Low voltage differential signal (lvds) receiver | |
| TWI636666B (zh) | 高速低功耗電位轉換電路 | |
| WO2019033340A1 (zh) | 一种可输出正负电压的电平转换器 | |
| US20070063738A1 (en) | CMOS logic circuitry | |
| US20060214717A1 (en) | Low amplitude differential output circuit and serial transmission interface using the same | |
| US7940108B1 (en) | Voltage level shifter | |
| CN107181481B (zh) | 输入输出接收电路 | |
| TW201315151A (zh) | 位準偏移電路 | |
| CN104579203A (zh) | 输出驱动电路 | |
| US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count | |
| CN111431522A (zh) | 一种能够兼容输出的mipi驱动电路 | |
| KR20060129129A (ko) | 반도체 장치의 라인 구동 회로 | |
| JP4273881B2 (ja) | 差動信号出力回路及びそれを内蔵した半導体集積回路 |