CN104579262B

CN104579262B - 分路开关

Info

Publication number: CN104579262B
Application number: CN201410039894.5A
Authority: CN
Inventors: 濑下敏树
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2013-10-11
Filing date: 2014-01-27
Publication date: 2017-10-24
Anticipated expiration: 2034-01-27
Also published as: US8975947B1; JP2015076839A; CN104579262A

Abstract

本发明提供一种分路开关。分路开关（1）具备：开关部，其设置在被施加交流信号的第1节点与被设定为基准电位的第2节点之间；和畸变补偿部，其设置在第1节点与第2节点之间。开关部具有串联连接在第1节点与第2节点之间的多个第1开关元件。畸变补偿部具有：多个第2开关元件，其串联连接在第1节点与第2节点之间；畸变生成部，其与多个第2开关元件串联连接，生成畸变；以及畸变切换部，其与畸变生成部并联连接。由此，能够不增大断开畸变而减少导通畸变。

Description

分路开关

技术领域

本发明涉及分路开关（shunt switch）。

背景技术

分路开关通过将多个FET串联连接而构成，例如连接在高频信号节点与接地节点之间。当分路开关导通时，高频信号节点强制性地与接地节点成为同电位。

在这样的分路开关中，需要尽量使分路开关导通时的畸变（以下，导通畸变）和断开时的畸变（以下，断开畸变）小。通常，导通畸变和断开畸变处于制约平衡（trade off）的关系。在想要降低导通畸变时，减少分路开关内的FET的串联连接级数是有效的，但在减少级数时断开畸变会增加。

发明内容

在本实施方式中，提供一种能够不使断开畸变增大而减少导通畸变的分路开关。

根据本实施方式，提供一种分路开关，具有：开关部，其设置在被施加交流信号的第1节点与被设定为基准电位的第2节点之间；和畸变补偿部，其设置在所述第1节点与所述第2节点之间，所述开关部具有串联连接在所述第1节点与所述第2节点之间的多个第1开关元件，所述畸变补偿部具备：多个第2开关元件，其串联连接在所述第1节点与所述第2节点之间；畸变生成部，其与所述多个第2开关元件串联连接，生成畸变；以及畸变切换部，其与所述畸变生成部并联连接。

附图说明

图1是第1实施方式的分路开关1的电路图。

图2是开关部2为导通状态时的分路开关1的等价电路图。

图3的（a）是表示将两个二极管反向并联连接时的电压-电流特性的曲线图，图3的（b）是表示第1开关元件T11～T1n和第2开关元件T21～T2n的V-I特性的曲线图。

图4是表示图1的分路开关1和仅包括开关部2的一比较例涉及的分路开关1的3次谐波畸变特性的模拟（仿真）结果的曲线图。

图5是开关部2为断开状态时的分路开关1的等价电路图。

图6是第2实施方式的分路开关1的电路图。

图7是第3实施方式的分路开关1的电路图。

图8是第4实施方式的分路开关1的电路图。

图9是第5实施方式的分路开关1的电路图。

图10的（a）是表示将体（body）与漏连接后的MOSFET6的图，图10的（b）是表示将体与源连接后的MOSFET7的图。

图11是第6实施方式的分路开关1的电路图。

图12是表示构成第1开关元件T11～T1n和第2开关元件T21～T2n的MOSFET8的一例的图。

图13是表示图12的一变形例的MOSFET9的图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

（第1实施方式）

图1是第1实施方式的分路开关1的电路图。图1的分路开关1具备：开关部2，其设置在被供给高频信号的高频信号节点RF（第1节点）与接地节点（第2节点）之间；和畸变补偿部3，其同样设置在高频信号节点RF与接地节点之间。

开关部2串联连接在高频信号节点RF与接地节点之间，具有根据控制信号使全部切换为导通或者使全部切换为断开的多个第1开关元件T11～T1n。此外，在本说明书中，所谓“串联连接”，包括将相邻的两个电路元件串联连接而不在其之间夹有任何元件的情况、和在两个电路元件之间夹有其他电路元件而串联连接的情况这双方。

畸变补偿部3进行动作以减少开关部2为导通状态时的高频信号节点RF的畸变（导通畸变，导通失真），并且在开关部2为断开状态时进行动作以使高频信号节点RF的畸变（断开畸变）不增大。即，在开关部2为断开状态时，使得接近畸变补偿部3从高频信号节点RF等价性（等效性）断开的状态，通过畸变补偿部3的影响使高频信号节点RF的断开畸变不增加。即，在开关部2为断开状态时，使得：能够得到与畸变补偿部3不与高频信号节点RF连接的情况同样的畸变特性。

畸变补偿部3具有多个第2开关元件T21～T2n、畸变生成部4和畸变切换部5。

多个第2开关元件T21～T2n串联连接在高频信号节点RF与接地节点之间，根据控制信号，配合多个第1开关元件T11～T1n而全部切换为导通或者全部切换为断开。

畸变生成部4与多个第2开关元件T21～T2n串联连接，生成畸变。更具体而言，畸变生成部4在多个第1开关元件T11～T1n和多个第2开关元件T21～T2n导通时生成用于抵消在开关部2产生的导通畸变的新的畸变。即，畸变生成部4在多个第1开关元件T11～T1n和多个第2开关元件T21～T2n导通时对这些开关元件的电流电压特性的非线性进行改善。

更具体而言，畸变生成部4具有第1二极管D1和第2二极管D2。第1二极管D1连接在第3开关元件T31的漏-源之间。第2二极管D2连接在第4开关元件T32的漏-源之间。第1二极管D1和第2二极管D2彼此反向连接。第1二极管D1和第2二极管D2例如是在SOI基板上形成的PN结型二极管。

畸变切换部5与畸变生成部4并联连接。更具体而言，畸变切换部5在多个第1开关元件T11～T1n和多个第2开关元件T21～T2n导通时使畸变生成部4生成新的畸变，在多个第1开关元件T11～T1n和多个第2开关元件T21～T2n断开时使畸变生成部4停止生成新的畸变。

畸变切换部5具有第3开关元件T31和第4开关元件T32。

第3开关元件T31设置在接地节点与串联连接的多个第2开关元件T21～T2n的一端部之间或者高频信号节点RF与串联连接的多个第2开关元件T21～T2n的另一端部之间，多个第1开关元件T11～T1n和多个第2开关元件T21～T2n在相反的定时导通或断开。

第4开关元件T32设置在接地节点与串联连接的多个第2开关元件T21～T2n的一端部之间或者高频信号节点RF与串联连接的多个第2开关元件T21～T2n的另一端部之间，多个第1开关元件T11～T1n和多个第2开关元件T21～T2n在相反的定时导通或断开。

在图1的例子中，第3开关元件T31和第4开关元件T32分别连接在中间节点（第3节点）n1与接地节点之间。在第1～第4开关元件T11～T1n、T21～T2n、T31、T32为相同的导电型的情况下，将第1和第2开关元件T11～T1n、T21～T2n的栅信号Cont反转后的信号Cont/被输入到第3和第4开关元件T31、T32的栅。在此，中间节点n1是设置在高频信号节点RF与接地节点之间的节点。

更详细而言，在图1的例子中，在中间节点n1与接地节点之间串联连接有第3开关元件T31和第1阻抗元件R1，同样，在中间节点n1与接地节点之间串联连接有第4开关元件T32和第2阻抗元件R2。控制信号Cont/经由第7阻抗元件Rgg31输入到第3开关元件T31的栅。控制信号Cont/经由第8阻抗元件Rgg32输入到第4开关元件T32的栅。

这些第1阻抗元件R1和第2阻抗元件R2用于调整第1二极管D1和第2二极管D2的非线性。第1阻抗元件R1也可以用第1二极管D1的寄生电阻来代替。同样，第2阻抗元件R2也可以用第2二极管D2的寄生电阻来代替。

除了多个第1开关元件T11～T1n之外，开关部2还具有分别连接在多个第1开关元件T11～T1n的漏-源之间的多个第3阻抗元件Rds11～Rds1n、和分别与多个第1开关元件T11～T1n的栅连接的多个第4阻抗元件Rgg11～Rgg1n。

除了多个第2开关元件T21～T2n之外，畸变补偿部3还具有分别连接在多个第2开关元件T21～T2n的漏-源之间的多个第4阻抗元件Rds21～Rds2n、和分别与多个第2开关元件T21～T2n的栅连接的多个第5阻抗元件Rgg21～Rgg2n。

上述第1开关元件T11～T1n和第2开关元件T21～T2n例如是在SOI（Silicon OnInsulator）基板上形成的n型MOSFET（Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体晶体管）。这些开关元件的阈值电压为0V左右。与第1、第2开关元件T11～T1n、T21～T2n的栅连接的第4阻抗元件Rgg11～Rgg1n和第6阻抗元件Rgg21～Rgg2n是用于防止高频信号泄漏的高电阻（例如100kΩ以上）。此外，若不将第4阻抗元件Rgg11～Rgg1n和第6阻抗元件Rgg21～Rgg2n设定为足够大，则它们会成为偶数次畸变（失真）的主要原因，因此，从该观点来看也将其设定为较大的值。

连接在第1和第2开关元件T11～T1n、T21～T2n的漏-源之间的第3阻抗元件Rds11～Rds1n和第5阻抗元件Rds21～Rds2n用于使得在断开时在各开关元件的漏-源之间均等地施加电压，是高电阻（例如10kΩ以上）。

开关部2内的多个第3阻抗元件Rds11～Rds1n优选为相同的阻抗（电阻值），多个第4阻抗元件Rgg11～Rgg1n也优选为相同的阻抗。同样，畸变补偿部3内的多个第5阻抗元件Rds21～Rds2n优选为相同的阻抗，多个第6阻抗元件Rgg21～Rgg2n也优选为相同的阻抗。

另外，如后所述，优选使开关部2的尺寸即大小（dimension）比畸变补偿部3的大小大，伴随于此，应该对第5阻抗元件Rds21～Rds2n和第6阻抗元件Rgg21～Rgg2n的阻抗进行调整。即，优选使第5阻抗元件Rds21～Rds2n的阻抗比第3阻抗元件Rds11～Rds1n的阻抗大。另外，优选使第6阻抗元件Rgg21～Rgg2n的阻抗比第4阻抗元件Rgg11～Rgg1n的阻抗大。

进一步，优选使开关部2的尺寸即大小比畸变补偿部3的大小大。在此，大小是指第1开关元件T11～T1n、第2开关元件T21～T2n的栅宽度。大小越大，则开关元件断开时的断开电容越大，因此，通过使畸变补偿部3的大小比开关部2的大小小，能够使畸变补偿部3的断开电容更小。例如，将畸变补偿部3内的第2～第4开关元件T21～T2n、T31、T41的栅宽度设定为30μm，与此相对，将开关部2内的第1开关元件T11～T1n的栅宽度设定为9mm。

第1和第2开关元件T11～T1n、T21～T2n在控制信号Cont为高电平（例如3V）时导通，高频信号节点RF与接地节点之间成为包括多个第1开关元件T11～T1n的导通电阻之和的电阻Ron1。该电阻Ron1为数Ω左右，因此，高频信号节点RF成为与接地节点大致短路的状态。

另一方面，在控制信号Cont为低电平（例如-2V）时，第1和第2开关元件T11～T1n、T21～T2n断开，高频信号节点RF和接地节点成为大致断开状态。在通过高频信号节点RF的传送路径的特性阻抗为50Ω时，在高频信号节点RF最大会施加35dBm左右的电力信号。因此，在高频信号节点RF与接地节点之间串联连接多个第1开关元件T11～T1n，从而抑制第1开关元件T11～T1n的每1级的施加电压。串联连接的第1开关元件T11～T1n的级数n根据施加于高频信号节点RF的电力信号的大小而变化，例如为n=36。若想要即使增加级数也将高频信号节点RF与接地节点之间的电阻Ron1抑制为3Ω左右以下，则必须使多个第1开关元件T11～T1n的栅宽度增大至例如9mm左右。

图1的控制信号Cont、Cont/从未图示的控制电路供给。该控制电路例如基于对设置有本分路开关1来作为一构成要素的高频电路整体的特性进行检测的电路的输出信号来调整控制信号Cont、Cont/。

畸变补偿部3内的多个第2开关元件T21～T2n、多个第5阻抗元件Rds21～Rds2n以及多个第6阻抗元件Rgg21～Rgg2n与开关部2同样地构成。串联连接的第2开关元件T21～T2n的级数例如设定为与开关部2内的第1开关元件T11～T1n的级数相同，但也可以为不同的级数。

图2是开关部2为导通状态时的分路开关1的等价电路图。在开关部2为导通状态时，多个第1开关元件T11～T1n和多个第2开关元件T21～T2n分别等价性地用非线性电阻Ron1、Ron2来表示。非线性电阻Ron1的线性电阻成分例如为2.5Ω，非线性电阻Ron2的线性电阻成分例如为740Ω。畸变补偿部3内的第3开关元件T31和第4开关元件T32用非线性断开电容Coff31、Coff32来表示。

从图2的电路可知，在开关部2为导通状态时，由于非线性电阻Ron1的非线性，在高频信号节点RF会产生谐波畸变。在将非线性电阻Ron1纯粹视为两端子电路的情况下，仅产生奇数次的畸变，因此，在此考虑作为最低次的3次谐波。

非线性电阻Ron1是由于开关部2内的多个第1开关元件T11～T1n的电流-电压特性而产生的，高频信号节点RF的施加电压越大，则该非线性电阻Ron1越大。

另一方面，第1二极管D1和第2二极管D2以反向的方式与中间节点n1连接，高频信号节点RF的施加电压越大，则其微分电阻越小。

图3的（a）是表示将两个二极管反向并联连接时的电压-电流特性的曲线图，横轴是这些二极管的两端电压，纵轴是在这些二极管中流动的电流。另外，图3的（b）是表示第1开关元件T11～T1n和第2开关元件T21～T2n的V-I特性的曲线图，横轴是漏-源间电压，纵轴是漏-源间电流。

如图3的（b）所示，对于第1开关元件T11～T1n和第2开关元件T21～T2n，漏-源间电压Vds越大，则漏-源间电流Ids的上升越受到抑制，成为非线性的特性。该非线性特性用以下式（1）来表示。

Ids=kVds-dVds³+······（1）

该式（1）的右边第2项是3次畸变成分，是图3的（b）的曲线图成为非线性的主要原因。反向并联连接的两个二极管D1、D2发挥抵消式（1）的3次畸变成分的作用。实际上，对畸变补偿部3内的各电路元件的常数进行调整，选择使式（1）的3次畸变成分最小的定数。例如，对第1、第2二极管D1、D2的尺寸和第1、第2阻抗元件R1、R2的阻抗进行调整，使3次畸变成分最小化。

此外，在开关部2为导通状态时，第3开关元件T31和第4开关元件T32为断开状态，在图2的非线性断开电容Coff31、Coff32的两端仅施加第1二极管D1和第2二极管D2的正向电压左右。由此，能够忽视在非线性断开电容Coff31、Coff32产生的畸变。

图4是表示图1的分路开关1和仅包括开关部2的一比较例的分路开关1的3次谐波畸变特性的模拟结果的曲线图。该曲线图表示施加于高频信号节点RF的高频信号的频率为915MHz的情况。图4的直线w1表示一比较例的分路开关1的曲线图，曲线w2表示图1的分路开关1的曲线图。

可知：在图4的曲线图w1、w2中，在将3次谐波的容许值设为-90dBm时，则一比较例的最大容许输入电力为24.1dBm，与此相对，本实施方式的最大容许输入电力为30.3dBm，提高了大约6dB。

此外，图4的模拟中使用的电路常数如下。构成多个第1开关元件T11～T1n和多个第2开关元件T21～T2n的各FET的每单位栅宽度的导通电阻为0.616Ω·mm，与多个第1开关元件T11～T1n对应的各FET的栅宽度为9mm，多个第1开关元件T11～T1n和多个第2开关元件T21～T2n的纵叠级数n=36，与多个第2开关元件T21～T2n对应的各FET的栅宽度为30μm，第1阻抗元件R1和第2阻抗元件R2的电阻值为2.7kΩ，第1二极管D1和第2二极管D2的反向电流IS=10^-13A。

图5是开关部2为断开状态时的分路开关1的等价电路图。在开关部2为断开状态时，多个第1开关元件T11～T1n和多个第2开关元件T21～T2n分别等价性地用非线性断开电容Coff1、Coff2来表示。

如上所述，在本实施方式中，使畸变补偿部3的大小比开关部2的大小小，所以非线性断开电容Coff2的线性成分为非线性断开电容Coff1的线性成分的0.33%左右、是非常小的，能够忽视在多个第2开关元件T21～T2n产生的断开畸变。

此外，虽然第1二极管D1和第2二极管D2可能会成为新的畸变产生源，但在开关部2为导通状态时，第3开关元件T31和第4开关元件T32成为导通状态，第3开关元件T31能够等价性地置换为导通电阻Ron31，同样，第4开关元件T32能够等价性地置换为导通电阻Ron32。由此，电流从中间节点n1通过导通电阻Ron31和Ron32而流动，所以能够忽视第1二极管D1和第2二极管D2的断开畸变。

这样，在第1实施方式中，在开关部2之外还设置畸变补偿部3，在畸变补偿部3的内部设置与开关部2同步导通或断开的多个第2开关元件T21～T2n、畸变生成部4以及畸变切换部5。当开关部2导通时，多个第2开关元件T21～T2n也导通，畸变生成部4使第1二极管D1和第2二极管D2动作，以使高频信号节点RF的导通畸变减少。由此，能够减少高频信号节点RF的导通畸变。

另外，由于使畸变补偿部3的大小比开关部2小，所以在开关部2断开的情况下，畸变补偿部3的断开电容成为比开关部2的断开电容小，高频信号节点RF的断开畸变由于有无畸变补偿部3而几乎不变。

由此，根据第1实施方式，能够不增加断开畸变而减少导通畸变。更详细而言，能够减少开关部2为导通状态下的高频信号节点RF的3次谐波畸变。

（第2实施方式）

在以下说明的第2实施方式中，由开关部2和畸变补偿部3共用一部分的电路部件。

图6是第2实施方式的分路开关1的电路图。在图6的分路开关1中，将开关部2内的多个第1开关元件T11～T1n各自的栅与畸变补偿部3内的对应的第2开关元件T21～T2n的栅连接。由此，不需要与图1的多个第2开关元件T21～T2n的各栅连接的多个第6阻抗元件Rgg21～Rgg2n。

由此，图6的分路开关1能够将电路面积缩小为比图1的分路开关1的电路面积小。另外，在图6的分路开关1中，也能够不增加断开畸变而减少导通畸变。

（第3实施方式）

在以下说明的第3实施方式中，畸变补偿部3内的畸变生成部4和畸变切换部5的内部结构与第1实施方式不同。

图7是第3实施方式的分路开关1的电路图。图7的分路开关1具有电路结构与图1不同的畸变生成部4和畸变切换部5。更具体而言，第1阻抗元件R1和第3开关元件T31的连接顺序以及第2阻抗元件R2和第4开关元件T32的连接顺序与图1相反。更具体而言，第1阻抗元件R1的一端和第2阻抗元件R2的一端与中间节点n1连接，第3开关元件T31的源和第4开关元件T32的源与接地节点连接，并且，第1二极管D1的阴极和第2二极管D2的阴极与接地节点连接。

即使一部分电路部件的连接顺序如图7那样与图1替换，由于在电路动作上不变，所以在第3实施方式中也能够与第1、第2实施方式同样地不增大断开畸变而减少导通畸变。

（第4实施方式）

在以下说明的第4实施方式中，畸变补偿部3内的多个第2开关元件T21～T2n和畸变生成部4、畸变切换部5的连接顺序与第1实施方式不同。

图8是第4实施方式的分路开关1的电路图。图8的分路开关1的畸变生成部4和畸变切换部5连接在高频信号节点RF与中间节点n1之间，多个第2开关元件T21～T2n连接在中间节点n1与接地节点之间。

即使一部分电路部件的连接顺序如图8那样与图1替换，由于在电路动作上不变，所以在第4实施方式中也能够与第1～第3实施方式同样地不增大断开畸变而减少导通畸变。

（第5实施方式）

在以下说明的第5实施方式中，畸变补偿部3内的畸变生成部4和畸变切换部5的内部结构与第1实施方式不同。

图9是第5实施方式的分路开关1的电路图。图9的分路开关1具有电路结构与图8不同的畸变生成部4和畸变切换部5。更具体而言，第1阻抗元件R1和第3开关元件T31的连接顺序以及第2阻抗元件R2和第4开关元件T32的连接顺序与图8相反。

即使一部分电路部件的连接顺序如图9那样与图8替换，由于在电路动作上不变，所以在第5实施方式中也能够与第4实施方式同样地不增大断开畸变而减少导通畸变。

（第6实施方式）

在以下说明的第6实施方式中，将第3、第4开关元件T31、T32的寄生二极管作为第1和第2二极管D1、D2来加以利用。

图10的（a）是表示将体与漏连接的MOSFET6的图，图10的（b）是表示将体与源连接的MOSFET7的图。

在图10的（a）的MOSFET6中，能够将在源与体之间形成的寄生二极管作为图1等的第1二极管D1来加以利用。另外，在图10的（b）的MOSFET7中，能够将在漏与体之间形成的寄生二极管作为图1等的第2二极管D2来加以利用。

图11是表示第6实施方式的分路开关1的电路图。图11的分路开关1使第3开关元件T31为图10的（a）的MOSFET6，使第4开关元件T32为图10的（b）的MOSFET7。由此，不需要第1二极管D1和第2二极管D2。

这样，在第6实施方式中，通过在畸变生成部4内设置将体与漏连接的MOSFET6和将体与源连接的MOSFET7，能够不用另外设置第1二极管D1和第2二极管D2，能够使畸变补偿部3的电路结构简略化。

（第7实施方式）

在以下说明的第7实施方式中，不是使构成第1、第2开关元件T11～T1n、T21～T2n的MOSFET的体浮置，而是设定为适当的电位。

图12是表示构成第1、第2开关元件T11～T1n、T21～T2n的MOSFET8的一例的图。在图12的MOSFET8的栅经由第3阻抗元件Rds11～Rds1n（或第5阻抗元件）施加有栅电压Vgg，在体经由第7阻抗元件Rbb施加有体电压Vbg。

在Vgg为正电压时，在Vbg施加0V以下的电压。另外，在Vgg为负电压时，在Vbg施加与Vgg相同或大致相同的电压。由此，断开时的NMOSFET8的泄漏电流减少。因此，能够削减第1、第2开关元件T11～T1n、T21～T2n的级数。

图13是表示图12的一变形例的MOSFET9的图。在图13的MOSFET9中，代替图12的第7阻抗元件Rbb而设置二极管D3，将该二极管D3的阳极与体连接，将阴极与栅连接。在图13的MOSFET9中，在Vgg为正电压时，二极管D3成为反偏压状态，体成为接近浮置的状态。另一方面，在Vgg为负电位时，体成为接近Vgg的电压。由此，在图13的MOSFET9中也能够抑制断开时的泄漏电流，能够削减第1、第2开关元件T11～T1n、T21～T2n的级数。

这样，在第7实施方式中，将构成第1、第2开关元件T11～T1n、T21～T2n的MOSFET的体设定为适当的电位，因此能够抑制断开时的泄漏电流，能够削减第1、第2开关元件T11～T1n、T21～T2n的级数。

对本发明的几个实施方式进行了说明，但这些实施方式作为例子而示出，无意对发明的范围进行限定。这些新颖的实施方式能够以其他各种各样的方式来实施，能够在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方式和/或其变形包含于发明的范围、主旨，并且包含于权利要求书记载的发明及其等同的范围。

Claims

1.一种分路开关，具有：

开关部，其设置在被施加交流信号的第1节点与被设定为基准电位的第2节点之间；和

畸变补偿部，其设置在所述第1节点与所述第2节点之间，

所述开关部具有串联连接在所述第1节点与所述第2节点之间的多个第1开关元件，

所述畸变补偿部具备：

多个第2开关元件，其串联连接在所述第1节点与所述第2节点之间；

畸变生成部，其与所述多个第2开关元件串联连接，生成畸变；以及

畸变切换部，其与所述畸变生成部并联连接；

所述畸变切换部在所述多个第1开关元件和所述多个第2开关元件导通时使所述畸变生成部生成所述畸变，在所述多个第1开关元件和所述多个第2开关元件断开时使所述畸变生成部停止生成所述畸变。

2.根据权利要求1所述的分路开关，其中，

所述畸变切换部具有：

第3开关元件，其设置在所述第2节点与串联连接的所述多个第2开关元件的一端部之间、或所述第1节点与串联连接的所述多个第2开关元件的另一端部之间，在与所述多个第1开关元件和所述多个第2开关元件相反的定时导通或断开；和

第4开关元件，其设置在所述第2节点与串联连接的所述多个第2开关元件的一端部之间、或所述第1节点与串联连接的所述多个第2开关元件的另一端部之间，在与所述多个第1开关元件和所述多个第2开关元件相反的定时导通或断开，

所述畸变生成部具有：

第1二极管，其连接在所述第3开关元件的漏-源之间；和

第2二极管，其以与所述第1二极管反向的方式连接在所述第4开关元件的漏-源之间。

3.根据权利要求2所述的分路开关，其中，具有：

第1阻抗元件，其设置在所述第2节点与串联连接的所述多个第2开关元件的一端部之间、或所述第1节点与串联连接的所述多个第2开关元件的另一端部之间，且与所述第3开关元件串联连接；和

第2阻抗元件，其设置在所述第2节点与串联连接的所述多个第2开关元件的一端部之间、或所述第1节点与串联连接的所述多个第2开关元件的另一端部之间，且与所述第4开关元件串联连接。

4.根据权利要求2所述的分路开关，其中，

所述第1二极管是所述第3开关元件的体与源之间的寄生二极管，

所述第2二极管是所述第4开关元件的体与漏之间的寄生二极管。

5.根据权利要求2所述的分路开关，其中，

所述第1二极管和所述第2二极管是在SOI基板上设置的PN结型二极管。

6.根据权利要求2所述的分路开关，其中，

所述开关部具有：

多个第3阻抗元件，其连接在所述多个第1开关元件各自的漏-源之间；和

多个第4阻抗元件，其与所述多个第1开关元件各自的栅连接，

所述畸变补偿部具有：

多个第5阻抗元件，其连接在所述多个第2开关元件各自的漏-源之间；

多个第6阻抗元件，其与所述多个第2开关元件各自的栅连接；以及

第7阻抗元件和第8阻抗元件，其与所述第3开关元件和所述第4开关元件各自的栅连接。

7.根据权利要求6所述的分路开关，其中，

所述开关部内的所述多个第3阻抗元件的阻抗比所述畸变补偿部内的所述多个第5阻抗元件的阻抗小，

所述开关部内的所述多个第4阻抗元件的阻抗比所述畸变补偿部内的所述多个第6阻抗元件的阻抗小。

8.根据权利要求6所述的分路开关，其中，

所述开关部内的所述多个第1开关元件的栅宽度比所述畸变补偿部内的所述多个第2开关元件的栅宽度大。