CN104639133B - Mos开关电路 - Google Patents

Abstract

本发明公开了一种MOS开关电路，包括：NMOS开关管、电容和由多个切换开关组成的切换开关网络，通过控制信号对切换开关网络进行切换实现电路在截止和导通两种状态的切换；在截止状态时电容的两端连接在电源电压和地之间从而实现充电，NMOS开关管的栅极接地从而使NMOS开关管截止；在导通状态时，NMOS开关管导通且电容的两端连接在述NMOS开关管的栅极和源极之间并使NMOS开关管的栅源电压保持稳定。本发明能使开关晶体管的导通电阻与输入电压无关，有效提高开关的线性；能提高输入信号的摆幅，实现满摆幅输入。

Description

MOS开关电路

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种MOS开关电路。

背景技术

图1是现有MOS开关电路的电路图；现有MOS开关电路直接由NMOS开关管101组成，输入信号Vin连接NMOS开关管101的源极、输出信号Vout从NMOS开关管101的漏极输出，NMOS管101的栅极连接控制信号en，当控制信号en为低电平，NMOS开关管101截止；当控制信号en为高电平，NMOS开关管101工作于深三极管区，此时MOS开关电路即NMOS开关管101的导通电阻由下式给出：

其中μ_n是电子的迁移率，C_ox是NMOS开关管101的栅氧化层电容，V_th是NMOS开关管101的阈值电压，W和L是NMOS开关管101的宽和长。从上式可以看出，NMOS开关管101的导通电阻与输入信号V_in相关，从而产生了非线性失真。

发明内容

本发明所要解决的技术问题是提供一种MOS开关电路，能使开关晶体管的导通电阻与输入电压无关，有效提高开关的线性，能提高输入信号的摆幅。

为解决上述技术问题，本发明提供的MOS开关电路包括：NMOS开关管、电容和由多个切换开关组成的切换开关网络。

所述NMOS开关管的源极接输入信号、漏极接输出信号。

所述电容的第一端和电源电压之间设置有至少一个第一切换开关，所述电容的第一端和所述NMOS开关管的栅极之间有至少一个第二切换开关；所述电容的第二端和地之间设置有至少一个第三切换开关，所述电容的第二端和所述NMOS开关管的源极之间有至少一个第四切换开关；所述NMOS开关管的栅极和地之间设置有至少一个第五切换开关。

MOS开关电路包括开关截止和开关导通两种工作状态，所述第一切换开关、所述第三切换开关和所述第五切换开关的开关状态由同一控制信号控制，所述第二切换开关和所述第四切换开关的开关状态由所述控制信号的反相信号控制；通过所述控制信号及其反相信号对各所述切换开关的控制实现所述MOS开关电路在两种工作状态之间的切换。

在开关截止状态时，所述第一切换开关、所述第三切换开关和所述第五切换开关导通，所述第二切换开关和所述第四切换开关断开，所述电容的两端连接在电源电压和地之间从而实现充电，所述NMOS开关管的栅极接地从而使所述NMOS开关管截止。

在开关导通状态时，所述第一切换开关、所述第三切换开关和所述第五切换开关断开，所述第二切换开关和所述第四切换开关导通，所述电容的两端连接在所述NMOS开关管的栅极和源极之间并使所述NMOS开关管的栅源电压保持稳定，所述NMOS开关管的栅极和地之间断开，所述NMOS开关管导通。

进一步的改进是，所述电容为MOS电容，所述MOS电容由源漏极连接在一起的PMOS管或NMOS管组成。

所述切换开关网络包括9个NMOS管以及5个PMOS管。

第一NMOS管的漏极、第二NMOS管的漏极、第一PMOS管的源极、第六NMOS管的漏极、第七NMOS管的漏极以及第四PMOS管的源极都连接所述NMOS开关管的源极；

所述控制信号连接到所述第六NMOS管、所述第二NMOS管、第五PMOS管、第八NMOS管和第九NMOS管的栅极；

所述控制信号通过一反相器得到所述控制信号的反相信号，所述反相信号连接到所述第一PMOS管、所述第四PMOS管、第四NMOS管和第五NMOS管的栅极；

所述NMOS开关管的栅极连接所述第一NMOS管的栅极、第二PMOS管的漏极、所述第九NMOS管的源极、第三NMOS管的漏极、所述第七NMOS管的栅极和第三PMOS管的栅极；

所述MOS电容的栅极连接所述第二PMOS管的源极和所述第三PMOS管的源极；

所述MOS电容的源漏极都连接所述第一NMOS管的源极、所述第二NMOS管的源极、所述第一PMOS管的漏极和所述第五NMOS管的漏极；

所述第五PMOS管的源极、所述第三PMOS管的漏极、所述第八NMOS管的漏极和所述第九NMOS管的漏极都连接所述电源电压；

所述第四PMOS管的漏极、所述第五PMOS管的漏极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第二PMOS管的栅极和所述第三NMOS管的栅极连接在一起；

所述第四NMOS管的源极和所述第五NMOS管的源极都接地；

所述第三NMOS管的源极、所述第四NMOS管的漏极和所述第八NMOS管的源极连接在一起；

所述控制信号为低电平时，所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第三PMOS管和所述第五PMOS管导通，所述第一NMOS管、所述第二NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第一PMOS管、所述第二PMOS管和所述第四PMOS管截止，所述NMOS开关管截止，所述MOS电容充电；

所述控制信号为高电平时，所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第三PMOS管和所述第五PMOS管截止，所述第一NMOS管、所述第二NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第一PMOS管、所述第二PMOS管和所述第四PMOS管导通，所述MOS电容的两端连接在所述NMOS开关管的栅极和源极之间，所述NMOS开关管导通。

进一步的改进是，所述输入信号的摆幅为满幅度电源电压摆幅。

本发明通过设置电容和相应的切换开关网络，能使NMOS开关管在导通时其栅源极分别和电容的两端连接，从而能使NMOS管开关管在导通时起栅源电压保持恒定，能使开关晶体管的导通电阻与输入电压无关，有效提高开关的线性；输入信号的最大值能够达到电源电压值，从而能提高输入信号的摆幅并能实现输入信号的满幅度电源电压摆幅。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有MOS开关电路的电路图；

图2A是本发明实施例MOS开关电路的开关截止状态时的电路图；

图2B是本发明实施例MOS开关电路的开关导通状态时的电路图；

图3是本发明较佳实施例MOS开关电路的电路图；

图4是本发明较佳实施例MOS开关电路的导通电阻随输入信号电压的仿真曲线。

具体实施方式

如图2A所示，是本发明实施例MOS开关电路的开关截止状态时的电路图；如图2B所示，是本发明实施例MOS开关电路的开关导通状态时的电路图；本发明实施例MOS开关电路包括：NMOS开关管201、电容202和由多个切换开关组成的切换开关网络。

所述NMOS开关管201的源极接输入信号vin、漏极接输出信号Vout。

所述电容202的第一端和电源电压pwrp之间设置有至少一个第一切换开关203a，所述电容202的第一端和所述NMOS开关管201的栅极之间有至少一个第二切换开关203b；所述电容202的第二端和地pwrn之间设置有至少一个第三切换开关203c，所述电容202的第二端和所述NMOS开关管201的源极之间有至少一个第四切换开关203d；所述NMOS开关管201的栅极和地pwrn之间设置有至少一个第五切换开关203e。

MOS开关电路包括开关截止和开关导通两种工作状态，所述第一切换开关203a、所述第三切换开关203c和所述第五切换开关203e的开关状态由同一控制信号控制，所述第二切换开关203b和所述第四切换开关203d的开关状态由所述控制信号的反相信号控制；通过所述控制信号及其反相信号对各所述切换开关的控制实现所述MOS开关电路在两种工作状态之间的切换。

如图2A所示，在开关截止状态时，所述第一切换开关203a、所述第三切换开关203c和所述第五切换开关203e导通，所述第二切换开关203b和所述第四切换开关203d断开，所述电容202的两端连接在电源电压pwrp和地pwrn之间从而实现充电，所述NMOS开关管201的栅极接地pwrn从而使所述NMOS开关管201截止。

如图2B所示，在开关导通状态时，所述第一切换开关203a、所述第三切换开关203c和所述第五切换开关203e断开，所述第二切换开关203b和所述第四切换开关203d导通，所述电容202的两端连接在所述NMOS开关管201的栅极和源极之间并使所述NMOS开关管201的栅源电压保持稳定，所述NMOS开关管201的栅极和地pwrn之间断开，所述NMOS开关管201导通。由图2B可知，所述NMOS开关管201在导通时的栅源电压由所述电容202的两端的电压决定，而所述电容202在充电后其两端的电压为电源电压pwrp，所以栅源电压的恒定，能使NMOS开关管201的导通电阻与输入电压无关，有效提高开关的线性，输入信号vin能够实现满幅度电源电压摆幅。

如图3所示，是本发明较佳实施例MOS开关电路的电路图；本发明较佳实施例MOS开关电路包括：NMOS开关管M12、MOS电容M15和切换开关网络。所述MOS电容M15由源漏极连接在一起的NMOS管组成，在其它实施例中所述MOS电容M15也能够由源漏极连接在一起的PMOS管组成。所述NMOS开关管M12的源极接输入信号Vin、漏极接输出信号Vout。

所述切换开关网络包括9个NMOS管以及5个PMOS管，具体连接关系如下：

第一NMOS管M1的漏极、第二NMOS管M2的漏极、第一PMOS管M0的源极、第六NMOS管M9的漏极、第七NMOS管M10的漏极以及第四PMOS管M8的源极都连接所述NMOS开关管M12的源极。

所述控制信号en连接到所述第六NMOS管M9、所述第二NMOS管M2、第五PMOS管M11、第八NMOS管M13和第九NMOS管M14的栅极。

所述控制信号en通过一反相器1得到所述控制信号en的反相信号，所述反相信号连接到所述第一PMOS管M0、所述第四PMOS管M8、第四NMOS管M5和第五NMOS管M7的栅极。

所述NMOS开关管M12的栅极连接所述第一NMOS管M1的栅极、第二PMOS管M3的漏极、所述第九NMOS管M14的源极、第三NMOS管M4的漏极、所述第七NMOS管M10的栅极和第三PMOS管M6的栅极。

所述MOS电容M15的栅极连接所述第二PMOS管M3的源极和所述第三PMOS管M6的源极。

所述MOS电容M15的源漏极都连接所述第一NMOS管M1的源极、所述第二NMOS管M2的源极、所述第一PMOS管M0的漏极和所述第五NMOS管M7的漏极。

所述第五PMOS管M11的源极、所述第三PMOS管M6的漏极、所述第八NMOS管M13的漏极和所述第九NMOS管M14的漏极都连接所述电源电压pwrp。

所述第四PMOS管M8的漏极、所述第五PMOS管M11的漏极、所述第六NMOS管M9的源极、所述第七NMOS管M10的源极、所述第二PMOS管M3的栅极和所述第三NMOS管M4的栅极连接在一起。

所述第四NMOS管M5的源极和所述第五NMOS管M7的源极都接地pwrn。

所述第三NMOS管M4的源极、所述第四NMOS管M5的漏极和所述第八NMOS管M13的源极连接在一起。

本发明较佳实施例中，所述切换开关网络各晶体管的开关状态由所述控制信号en及其反相信号控制，分为如下两种状态：

如表1所示，所述控制信号en为低电平时，由于所述控制信号en直接作为所述第六NMOS管M9、所述第二NMOS管M2、第五PMOS管M11、第八NMOS管M13和第九NMOS管M14的栅极电压，所以NMOS管M9、M2、M13和M14都截止，PMOS管M11导通。而所述控制信号en的反相信号则为高电平，该高电平的反相信号直接作为所述第一PMOS管M0、所述第四PMOS管M8、第四NMOS管M5和第五NMOS管M7的栅极电压，因此PMOS管M0和M8都截止，NMOS管M5和M7都导通。由于PMOS管M11导通，PMOS管M11的漏端电压为高电平，因此PMOS管M3和NMOS管M4的栅压也为高电平，故PMOS管M3截止，NMOS管M4导通。由于NMOS管M13和M14截止，NMOS管M4和M5导通，NMOS管M12、M1和M10和PMOS管M6的栅压为低电平，故NMOS管M12、M1和M10截止，PMOS管M6导通。

由上面对各MOS晶体管的开关状态分析可以得到如表1所示的状态表，其中，所述第三NMOS管M4、所述第四NMOS管M5、所述第五NMOS管M7、所述第三PMOS管M6和所述第五PMOS管M11导通；所述第一NMOS管M1、所述第二NMOS管M2、所述第六NMOS管M9、所述第七NMOS管M10、所述第八NMOS管M13、所述第九NMOS管M14、所述第一PMOS管M0、所述第二PMOS管M3和所述第四PMOS管M8截止，所述NMOS开关管M12截止。

可知，由于MOS晶体管M0、M1和M2都截止，MOS电容M15的源漏极和所述NMOS开关管M12的源极之间没有电连接，由于MOS晶体管M3为介质，故MOS电容M15的栅极和所述NMOS开关管M12的栅极之间没有电连接；而由于MOS管M7为导通的，故MOS电容M15的源漏极和地pwrn连接，由于MOS晶体管M6为导通的，故MOS电容M15的栅极和电源电压pwrp，所以MOS电容M15的两端连接在电源电压pwrp和地pwrn之间，从而实现对MOS电容M15充电，直到MOS电容M15两端的电压为电源电压pwrp。而MOS电容M15和NMOS开关管M12之间的通道都是截止的，因此MOS电容M15的充电不会影响到NMOS开关管M12的工作状态。

表1

如表2所示，所述控制信号en为高电平时，各MOS晶体管的导通和截止情况和控制信号en为低电平时正好相反，此时所述第三NMOS管M4、所述第四NMOS管M5、所述第五NMOS管M7、所述第三PMOS管M6和所述第五PMOS管M11截止，所述第一NMOS管M1、所述第二NMOS管M2、所述第六NMOS管M9、所述第七NMOS管M10、所述第八NMOS管M13、所述第九NMOS管M14、所述第一PMOS管M0、所述第二PMOS管M3和所述第四PMOS管M8，所述NMOS开关管M12导通。

如图3所示，由于MOS晶体管M6和M7都截止，电源电压pwrp停止对MOS电容M15充电，已经完成充电的MOS电容M15的源漏极通过MOS晶体M0、M1和M2连接所述NMOS开关管M12的源极，MOS电容M15的栅极通过MOS晶体M3连接所述NMOS开关管M12的栅极，故能使得所述NMOS开关管M12的栅源电压等于所述MOS电容M15的充电电压即VGS＝VDD，VGS为所述NMOS开关管M12的栅源电压，所述MOS电容M15的充电电压为VDD也即所述电源电压pwrp的值，从而能使所述NMOS开关管M12的栅源电压保持不变，不受输入信号vin电压的影响，，从而提高了所述NMOS开关管M12的线性。在本发明较佳实施例中所述输入信号vin的摆幅为满幅度电源电压pwrp摆幅，即能实现满摆幅输入。

表2

图4是本发明较佳实施例MOS开关电路的导通电阻随输入信号电压的仿真曲线。作为比较也列出了如图1所示的现有MOS开关电路的导通电阻随输入信号电压的仿真曲线。其中曲线2对应于现有MOS开关电路的导通电阻随输入信号电压的仿真曲线，曲线3对应于本发明较佳实施例MOS开关电路的导通电阻随输入信号电压的仿真曲线。

曲线2中的点M2(.42,49.48)、M3(.854,83.28)和M4(1.488,1×10¹²)分别对应于输入信号vin为0.42V时导通电阻为49.48欧姆，为0.854V时导通电阻为83.28欧姆，为1.488时导通电阻为1E12欧姆。可知，现有MOS开关电路的导通电阻随输入信号Vin产生剧烈的变化，最终达到一个很大的阻值。

曲线3中的点M0(.2637,40.49)和M1(3.229,53.33)分别对应于输入信号vin为.2637V时导通电阻为40.49欧姆，为3.229V时导通电阻为53.33欧姆。可知，本发明较佳实施例中，当输入信号Vin从0增加到3.3V，MOS开关电路的导通电阻的阻值仅在40.49-53.33Ω的范围内变化，线性度有了明显的提高。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种MOS开关电路，其特征在于，包括：NMOS开关管、电容和由多个切换开关组成的切换开关网络；

所述NMOS开关管的源极接输入信号、漏极接输出信号；

所述电容的第一端和电源电压之间设置有至少一个第一切换开关，所述电容的第一端和所述NMOS开关管的栅极之间有至少一个第二切换开关；所述电容的第二端和地之间设置有至少一个第三切换开关，所述电容的第二端和所述NMOS开关管的源极之间有至少一个第四切换开关；所述NMOS开关管的栅极和地之间设置有至少一个第五切换开关；

MOS开关电路包括开关截止和开关导通两种工作状态，所述第一切换开关、所述第三切换开关和所述第五切换开关的开关状态由同一控制信号控制，所述第二切换开关和所述第四切换开关的开关状态由所述控制信号的反相信号控制；通过所述控制信号及其反相信号对各所述切换开关的控制实现所述MOS开关电路在两种工作状态之间的切换；

在开关截止状态时，所述第一切换开关、所述第三切换开关和所述第五切换开关导通，所述第二切换开关和所述第四切换开关断开，所述电容的两端连接在电源电压和地之间从而实现充电，所述NMOS开关管的栅极接地从而使所述NMOS开关管截止；

在开关导通状态时，所述第一切换开关、所述第三切换开关和所述第五切换开关断开，所述第二切换开关和所述第四切换开关导通，所述电容的两端连接在所述NMOS开关管的栅极和源极之间并使所述NMOS开关管的栅源电压保持稳定，所述NMOS开关管的栅极和地之间断开，所述NMOS开关管导通。

2.如权利要求1所述的MOS开关电路，其特征在于：

所述电容为MOS电容，所述MOS电容由源漏极连接在一起的PMOS管或NMOS管组成；

所述切换开关网络包括9个NMOS管以及5个PMOS管；

第一NMOS管的漏极、第二NMOS管的漏极、第一PMOS管的源极、第六NMOS管的漏极、第七NMOS管的漏极以及第四PMOS管的源极都连接所述NMOS开关管的源极；

所述控制信号连接到所述第六NMOS管、所述第二NMOS管、第五PMOS管、第八NMOS管和第九NMOS管的栅极；

所述控制信号通过一反相器得到所述控制信号的反相信号，所述反相信号连接到所述第一PMOS管、所述第四PMOS管、第四NMOS管和第五NMOS管的栅极；

所述NMOS开关管的栅极连接所述第一NMOS管的栅极、第二PMOS管的漏极、所述第九NMOS管的源极、第三NMOS管的漏极、所述第七NMOS管的栅极和第三PMOS管的栅极；

所述MOS电容的栅极连接所述第二PMOS管的源极和所述第三PMOS管的源极；

所述MOS电容的源漏极都连接所述第一NMOS管的源极、所述第二NMOS管的源极、所述第一PMOS管的漏极和所述第五NMOS管的漏极；

所述第五PMOS管的源极、所述第三PMOS管的漏极、所述第八NMOS管的漏极和所述第九NMOS管的漏极都连接所述电源电压；

所述第四PMOS管的漏极、所述第五PMOS管的漏极、所述第六NMOS管的源极、所述第七NMOS管的源极、所述第二PMOS管的栅极和所述第三NMOS管的栅极连接在一起；

所述第四NMOS管的源极和所述第五NMOS管的源极都接地；

所述第三NMOS管的源极、所述第四NMOS管的漏极和所述第八NMOS管的源极连接在一起；

所述控制信号为低电平时，所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第三PMOS管和所述第五PMOS管导通，所述第一NMOS管、所述第二NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第一PMOS管、所述第二PMOS管和所述第四PMOS管截止，所述NMOS开关管截止，所述MOS电容充电；

所述控制信号为高电平时，所述第三NMOS管、所述第四NMOS管、所述第五NMOS管、所述第三PMOS管和所述第五PMOS管截止，所述第一NMOS管、所述第二NMOS管、所述第六NMOS管、所述第七NMOS管、所述第八NMOS管、所述第九NMOS管、所述第一PMOS管、所述第二PMOS管和所述第四PMOS管导通，所述MOS电容的两端连接在所述NMOS开关管的栅极和源极之间，所述NMOS开关管导通。

3.如权利要求1或2所述的MOS开关电路，其特征在于：所述输入信号的摆幅为满幅度电源电压摆幅。