CN105680841B - 开关模块及其控制方法 - Google Patents

Abstract

本发明提供了一种开关模块及其控制方法，开关模块包括CMOS开关和控制电路，CMOS开关包括栅极、源极、漏极和衬底，控制电路包括第一开关、第二开关、第一电阻、栅极关断信号输入端、栅极导通信号输入端和控制模块；控制模块与第一开关和第二开关的控制端连接，用于控制第一开关断开、第二开关闭合，使栅极导通信号输入端通过所述第一电阻向栅极输入栅极导通信号，以控制CMOS开关导通，或者，控制第一开关闭合、第二开关断开，使栅极关断信号输入端向栅极输入栅极关断信号，以控制CMOS开关关断，从而可以减小高频信号的衰减，且能够避免第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

Description

开关模块及其控制方法

技术领域

本发明涉及半导体开关技术领域，更具体地说，涉及一种开关模块及其控制方法。

背景技术

现有的电路如AC/DC采样电路中经常采用CMOS开关作为控制模拟信号通路的开关。但是，当CMOS开关作为控制高频信号通路的开关时，CMOS开关本身的寄生电容会对高频信号造成衰减，影响高频信号的质量。

如图1所示，现有的CMOS开关包括栅极G、源极S、漏极D和衬底B。虽然理想情况下，CMOS开关的寄生电容为零，但是，实际情况中，栅极G和源极S之间会具有寄生电容Cgs，栅极G和漏极D之间会具有寄生电容Cgd。由于源极S和漏极D之间的寄生电容Cds较小且对于CMOS开关导通时的负面影响较小，因此，可以忽略不计。

当CMOS开关作为控制高频信号通路的开关时，栅极G和源极S之间的寄生电容Cgs以及栅极G和漏极D之间的寄生电容Cgd会对源极S输入的高频信号的高频部分造成衰减。基于此，如何减小CMOS开关中的寄生电容对高频信号的衰减，是本领域技术人员亟待解决的问题之一。

发明内容

有鉴于此，本发明提供了一种开关模块及其控制方法，以减小CMOS开关中的寄生电容对高频信号的衰减。

为实现上述目的，本发明提供如下技术方案：

一种开关模块，所述开关模块包括CMOS开关和控制电路，所述CMOS开关包括栅极、源极、漏极和衬底，所述控制电路包括第一开关、第二开关、第一电阻、栅极关断信号输入端、栅极导通信号输入端和控制模块；

所述栅极关断信号输入端与所述第一开关的输入端连接，所述第一开关的输出端与所述栅极连接；所述栅极导通信号输入端与所述第二开关的输入端连接，所述第二开关的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述栅极连接；

所述控制模块与所述第一开关和第二开关的控制端连接，用于控制所述第一开关断开、第二开关闭合，使所述栅极导通信号输入端通过所述第一电阻向所述栅极输入栅极导通信号，以控制所述CMOS开关导通，或者，控制所述第一开关闭合、第二开关断开，使所述栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。

优选的，所述控制电路还包括第三开关、第四开关、第二电阻、衬底关断信号输入端和衬底导通信号输入端；

所述衬底关断信号输入端与所述第三开关的输入端连接，所述第三开关的输出端与所述衬底连接，所述衬底导通信号输入端与所述第四开关的输出端连接，所述第四开关的输出端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述衬底连接，且所述第三开关和第四开关的控制端与所述控制模块连接；

所述控制模块还用于在所述CMOS开关导通时，控制所述第三开关断开、第四开关闭合，以使所述衬底关断信号输入端向所述衬底输入衬底关断信号，在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开，以使所述衬底导通信号输入端通过所述第二电阻向所述衬底输入衬底导通信号，以使所述衬底的电压与所述源极电压或漏极电压相同。

优选的，所述控制电路还包括第三开关、第四开关和衬底关断信号输入端；

所述衬底关断信号输入端与所述第三开关的输入端连接，所述第三开关的输入端与所述衬底连接，所述第四开关的输入端与所述源极或漏极连接、输出端与所述衬底连接，且所述第三开关和第四开关的控制端与所述控制模块连接；

所述控制模块还用于在所述CMOS开关导通时，控制所述第三开关断开、第四开关闭合，以使所述衬底关断信号输入端向所述衬底输入衬底关断信号；在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开，以使所述衬底的电压与所述源极或漏极的电压相同。

优选的，所述第一开关和第三开关为PMOS晶体管，所述第二开关和第四开关为NMOS晶体管；

或者，所述第一开关和第三开关为NMOS晶体管，所述第二开关和第四开关为PMOS晶体管；

其中，所述第一开关至第四开关的输入端为所述NMOS晶体管或PMOS晶体管的源极、输出端为所述NMOS晶体管或PMOS晶体管的漏极、控制端为所述NMOS晶体管或PMOS晶体管的栅极。

优选的，所述第一电阻和第二电阻的阻值根据所述源极输入的模拟信号的最高频率计算得出。

优选的，所述CMOS开关为PMOS晶体管或NMOS晶体管。

优选的，所述源极与模拟信号输入端连接，所述漏极与负载连接，所述模拟信号输入端用于向所述源极输入模拟信号。

一种开关模块的控制方法，应用于如上所述的开关模块，所述控制方法包括：

控制第一开关断开、第二开关闭合，使栅极导通信号输入端向栅极输入栅极导通信号，以控制所述CMOS开关导通；

控制所述第一开关闭合、第二开关断开，使栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。

优选的，还包括：

在所述CMOS开关导通时，控制第三开关断开、第四开关闭合；

在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开。

与现有技术相比，本发明所提供的技术方案具有以下优点：

本发明所提供的开关模块及其控制方法，通过控制第一开关断开、第二开关闭合，使栅极导通信号输入端向栅极输入栅极导通信号控制CMOS开关导通，由于CMOS开关的栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，因此，可以减小高频信号的衰减；

通过控制第一开关闭合、第二开关断开，使栅极关断信号输入端向栅极输入栅极关断信号控制CMOS开关关断，由于栅极关断信号输入端和栅极之间没有额外的电阻，因此，可以避免增加的第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种CMOS开关的示意图；

图2为本发明的实施例一提供的开关模块的电路结构示意图；

图3为本发明的实施例二提供的开关模块的电路结构示意图；

图4为本发明的实施例三提供的开关模块的电路结构示意图；

图5为本发明的实施例四提供的开关模块的控制方法的流程图；

图6为本发明的实施例五提供的开关模块的控制方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

本实施例提供了一种CMOS开关的控制电路，该CMOS开关主要用于控制模拟信号的通路，例如，其可以用于控制SERDES系统内的信号通路，也可以作为AC/DC采样电路的开关等。

如图2所示，该CMOS开关包括栅极G、源极S、漏极D和衬底B，该控制电路包括第一开关K1、第二开关K2、第一电阻R1、栅极关断信号输入端VDD1、栅极导通信号输入端VSS1和控制模块(图中未示出)。

其中，栅极关断信号输入端VDD1与第一开关K1的输入端连接，第一开关K1的输出端与栅极G连接；栅极导通信号输入端VSS1与第二开关K2的输入端连接，第二开关K2的输出端与第一电阻R1的第一端连接，第一电阻R1的第二端与栅极G连接。

控制模块与第一开关K1和第二开关K2的控制端连接。该控制模块用于控制第一开关K1断开、同时第二开关K2闭合，使栅极导通信号输入端VSS1向栅极G输入栅极导通信号，以控制CMOS开关导通。该控制模块还用于控制第一开关K1闭合、同时第二开关K2断开，使栅极关断信号输入端VDD1向栅极G输入栅极关断信号，以控制CMOS开关关断。

此外，CMOS开关的源极S与模拟信号输入端连接，漏极D与负载连接，衬底B可以与源极S连接或输入一个固定的电压，本实施例并不对此进行限定。当CMOS开关导通时，模拟信号输入端输入的模拟信号通过CMOS开关的源极S和漏极D传输至负载。本实施例中的模拟信号主要是指频率较高的高频信号，但是，本发明并不仅限于此，在其他实施例中模拟信号也可以为频率较低的低频信号。

本发明的实施例中仅以CMOS开关为PMOS晶体管为例进行说明，但是本发明并不仅限于此，在其他实施例中，CMOS开关还可以为NMOS晶体管等。当CMOS开关为PMOS晶体管时，栅极导通信号输入端VSS1通过向栅极G输入低电平的栅极导通信号来控制该CMOS开关导通，栅极关断信号输入端VDD1通过向栅极G输入高电平的栅极关断信号来控制该CMOS开关关断。

本实施例中，在CMOS开关导通的状态下，栅极G和源极S之间的寄生电容Cgs原本直接连接到交流地的路径被第一电阻R1阻挡，从而可以理解为第一电阻R1产生了一个零点1/R1*Cgs，补偿了高频信号在寄生电容Cgs上的衰减。从电荷方面来说，在CMOS开关导通的状态下，频率高于1/R1*Cgs零点的信号波耦合到栅极G后被第一电阻R1阻挡，从而使得栅极G上的电荷无法流走，此时栅极G就处于一种类似浮空的状态即伪浮空状态，使得栅极G和源极S的电势差保持恒定，进而减小了高频信号的衰减失真。此外，第一电阻R1补偿高频信号在寄生电容Cgd上的衰减的原理与此相同，在此不再赘述。

虽然，第一电阻R1能够补偿高频信号在寄生电容上的衰减，但是，如果栅极关断信号输入端VDD1也通过第一电阻R1向栅极G输入栅极关断信号，就会导致Cgs串连Cgd的寄生通路将高频信号馈通过去，进而导致CMOS开关关断时对模拟信号的阻绝能力较差。

基于此，本实施例中，栅极关断信号输入端VDD1通过第一开关K1与栅极G连接，栅极导通信号输入端VSS1通过第一电阻R1和第二开关K2与栅极G连接，这样通过具有第一电阻R1和第二开关K2的支路控制CMOS开关导通，可以减小寄生电容对高频信号的衰减，通过只具有第一开关K1没有电阻的支路控制CMOS开关关断，可以避免第一电阻R1影响CMOS开关关断时的信号阻绝能力。

本实施例中，第一电阻R1的阻值可以根据源极S输入的模拟信号的最高频率来计算。此外，本实施例中的第一开关K1可以为PMOS晶体管，第二开关K2可以为NMOS晶体管；或者，第一开关K1可以为NMOS晶体管，第二开关K2可以为PMOS晶体管。其中，第一开关K1和第二开关K2的输入端为晶体管的源极、输出端为晶体管的漏极、控制端为晶体管的栅极。当然，本发明并不仅限于此，在其他实施例中，第一开关K1和第二开关K2可以为其他类型的开关管。

本实施例中，当第一开关K1为PMOS晶体管，第二开关K2为NMOS晶体管，且需要关断CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入低电平信号，来控制第一开关K1闭合、第二开关K2断开；同样，需要导通CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入高电平信号，来控制第一开关K1断开、第二开关K2闭合。

当第一开关K1为NMOS晶体管，第二开关K2为PMOS晶体管，且需要关断CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入高电平信号，来控制第一开关K1闭合、第二开关K2断开；需要导通CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入低电平信号，来控制第一开关K1断开、第二开关K2闭合。

本实施例提供的CMOS开关的控制电路，由于栅极通过第一电阻与栅极导通信号输入端连接，因此，栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，从而可以减小高频信号的衰减；

并且，本实施例通过具有第一电阻和第二开关的支路控制CMOS开关导通，可以减小寄生电容对高频信号的衰减，通过具有第一开关的支路控制CMOS开关关断，可以避免第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

实施例二

本实施例提供的控制电路与实施例一提供的控制电路的结构基本相同，其不同之处在于，如图3所示，本实施例中的控制电路还包括第三开关K3、第四开关K4、第二电阻R2、衬底关断信号输入端VDD2和衬底导通信号输入端VBIAS。

其中，衬底关断信号输入端VDD2与第三开关K3的输入端连接，第三开关K3的输出端与衬底B连接，衬底导通信号输入端VBIAS与第四开关K4的输出端连接，第四开关K4的输出端与第二电阻R2的第一端连接，第二电阻R2的第二端与衬底B连接，且第三开关K3和第四开关K4的控制端与控制模块连接。

本实施例中的控制模块还用于在CMOS开关导通时，控制第三开关K3断开、第四开关K4闭合，以使衬底关断信号输入端VDD2向衬底B输入衬底关断信号，在CMOS开关关断时，控制第三开关K3闭合、第四开关K4断开，以使衬底导通信号输入端VBIAS向衬底B输入衬底导通信号，该衬底导通信号与源极S的电压相同。

在CMOS开关导通时，通过第二电阻R2可以使衬底B处于伪浮空状态，从而可以补偿高频信号在衬底B与源极S之间的寄生电容Cbs和衬底B和漏极D之间的寄生电容Cbd上的衰减。并且，衬底导通信号输入端VBIAS向衬底B输入的与源极电压相同的衬底导通信号，可以有效减少CMOS开关的体效应和虚拟电阻，优化CMOS开关的性能。

在CMOS开关关断时，衬底关断信号输入端VDD2通过第三开关K3向衬底B输入衬底关断信号，可以保证CMOS开关在关断时具有较好的信号阻绝能力，还可以使得寄生电容Cbs和Cbd最小。

其中，第二电阻R2的阻值可以根据源极S输入的模拟信号的最高频率来计算。此外，第三开关K3可以为PMOS晶体管，第四开关K4可以为NMOS晶体管；或者，第三开关K3为NMOS晶体管，第四开关K4为PMOS晶体管。其中，第三开关K3和第四开关K4的输入端为晶体管的源极、输出端为晶体管的漏极、控制端为晶体管的栅极。优选的，第三开关K3和第一开关K1为同一类型的晶体管，第四开关K4和第二开关K2为同一类型的晶体管，第一开关K1和第二开关K2为不同类型的晶体管，第三开关K3和第四开关K4为不同类型的晶体管。

当第一开关K1和第三开关K3为PMOS晶体管，第二开关K2和第四开关K4为NMOS晶体管，且CMOS开关需要关断时，控制模块同时向第一开关K1至第四开关K4的控制端输入低电平信号，来控制第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开；需要导通CMOS开关时，控制模块向第一开关K1至第四开关K4的控制端输入高电平信号，来控制第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合。

当第一开关K1和第三开关K3为NMOS晶体管，第二开关K2和第四开关K4为PMOS晶体管，且CMOS开关需要关断时，控制模块同时向第一开关K1至第四开关K4的控制端输入高电平信号，来控制第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开；需要导通CMOS开关时，控制模块同时向第一开关K1至第四开关K4的控制端输入低电平信号，来控制第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合。

本发明的实施例中，控制第一开关K1至第四开关K4的控制模块和向栅极关断信号输入端、栅极导通信号输入端、衬底关断信号输入端以及衬底导通信号输入端提供信号的控制模块可以为同一控制芯片，也可以为不同控制芯片。

本实施例提供的CMOS开关的控制电路，栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，衬底和源极之间的寄生电容以及衬底和漏极之间的寄生电容直接与交流地连接的路径被第二电阻阻挡，从而可以减小高频信号的衰减；

并且，本实施例通过具有第一电阻和第二开关的支路控制CMOS开关导通，可以减小寄生电容对高频信号的衰减，通过具有第一开关的支路控制CMOS开关关断，可以避免第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

实施例三

在实施例中提供的CMOS开关的控制电与实施例一提供的控制电路基本相同，其不同之处在于，本实施例中的控制电路还包括第三开关K3、第四开关K4和衬底关断信号输入端VDD2。

该衬底关断信号输入端VDD2与第三开关K3的输入端连接，第三开关K3的输入端与衬底B连接，第四开关K4的输入端与源极S或漏极D连接、输出端与衬底B连接，且第三开关K3和第四开关K4的控制端与控制模块连接。该控制模块还用于在CMOS开关导通时，控制第三开关K3断开、第四开关K4闭合，以使衬底关断信号输入端向衬底B输入衬底关断信号；在CMOS开关关断时，控制第三开关K3闭合、第四开关K4断开，以使衬底B的电压与源极S或漏极D的电压相同。

本实施例中，在CMOS开关导通的状态下，第三开关K3断开、第四开关K4闭合，可以将衬底B直接连接到源极S或漏极D上，这样衬底B的电势会随源极S以及漏极D之间的模拟信号一起变化，从而可以减小衬底B和源极S之间的寄生电容Cbs以及衬底B和漏极D之间的寄生电容Cbd，进而不需要额外的第二电阻R2以及浮空效应来减小寄生电阻对高频信号的衰减。

在CMOS开关断开的状态下，第三开关K3闭合、第四开关K4断开，衬底关断信号输入端VDD2通过第三开关K3向衬底B输入衬底关断信号，可以保证CMOS开关在关断时具有较好的信号阻绝能力，还可以使得寄生电容Cbs和Cbd最小。

本实施例中的第三开关K3为PMOS晶体管，第四开关K4为NMOS晶体管；或者，第三开关K3为NMOS晶体管，第四开关K4为PMOS晶体管。其中，第三开关K3和第四开关K4的输入端为晶体管的源极、输出端为晶体管的漏极、控制端为晶体管的栅极。优选的，第三开关K3和第一开关K1为同一类型的晶体管，第四开关K4和第二开关K2为同一类型的晶体管，第一开关K1和第二开关K2为不同类型的晶体管，第三开关K3和第四开关K4为不同类型的晶体管。

当第一开关K1和第三开关K3为PMOS晶体管，第二开关K2和第四开关K4为NMOS晶体管，且CMOS开关关断时，控制模块同时向第一开关K1至第四开关K4的控制端输入低电平信号，来控制第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开；CMOS开关导通时，控制模块同时向第一开关K1至第四开关K4的控制端输入高电平信号，来控制第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合。

当第一开关K1和第三开关K3为NMOS晶体管，第二开关K2和第四开关K4为PMOS晶体管，且CMOS开关关断时，控制模块同时向第一开关K1至第四开关K4的控制端输入高电平信号，来控制第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开；CMOS开关导通时，控制模块同时向第一开关K1至第四开关K4的控制端输入低电平信号，来控制第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合。

本实施例提供的CMOS开关的控制电路，栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，衬底和源极之间的寄生电容以及衬底和漏极之间的寄生电容直接与交流地连接的路径被第二电阻阻挡，从而可以减小高频信号的衰减；

并且，本实施例通过具有第一电阻和第二开关的支路控制CMOS开关导通，可以减小寄生电容对高频信号的衰减，通过具有第一开关的支路控制CMOS开关关断，可以避免第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

实施例四

在实施例提供了一种CMOS开关的控制方法，应用于实施例一提供的CMOS开关的控制电路，该控制方法如图5所示，包括：

S501：控制第一开关断开、第二开关闭合，使栅极导通信号输入端向栅极输入栅极导通信号，以控制所述CMOS开关导通；

S502：控制所述第一开关闭合、第二开关断开，使栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。

如图2所示的控制电路中，当第一开关K1为PMOS晶体管，第二开关K2为NMOS晶体管，且需要关断CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入低电平信号，来控制第一开关K1闭合、第二开关K2断开；同样，需要导通CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入高电平信号，来控制第一开关K1断开、第二开关K2闭合。

当第一开关K1为NMOS晶体管，第二开关K2为PMOS晶体管，且需要关断CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入高电平信号，来控制第一开关K1闭合、第二开关K2断开；需要导通CMOS开关时，控制模块同时向第一开关K1和第二开关K2的控制端输入低电平信号，来控制第一开关K1断开、第二开关K2闭合。

本实施例提供的CMOS开关的控制方法，控制第一开关断开、第二开关闭合之后，栅极导通信号输入端向栅极输入栅极导通信号控制CMOS开关导通，由于栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，因此，可以减小高频信号的衰减；

控制第一开关闭合、第二开关断开之后，栅极关断信号输入端向所述栅极输入栅极关断信号控制CMOS开关关断，由于栅极关断信号输入端和栅极之间没有额外的电阻，因此，可以避免增加的第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

实施例五

本实施例提供了一种CMOS开关的控制方法，应用于实施例二和实施例三提供的CMOS开关的控制电路，该控制方法如图6所示，包括：

S601：控制第一开关和第三开关断开、第二开关和第四开关闭合；

S602：控制所述第一开关和第三开关闭合、第二开关和第四开关断开。

如图3或图4所示的控制电路中，当第一开关K1和第三开关K3为PMOS晶体管，第二开关K2和第四开关K4为NMOS晶体管，且CMOS开关需要关断时，控制模块同时向第一开关K1至第四开关K4的控制端输入低电平信号，来控制第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开；需要导通CMOS开关时，控制模块向第一开关K1至第四开关K4的控制端输入高电平信号，来控制第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合。

当第一开关K1和第三开关K3为NMOS晶体管，第二开关K2和第四开关K4为PMOS晶体管，且CMOS开关需要关断时，控制模块同时向第一开关K1至第四开关K4的控制端输入高电平信号，来控制第一开关K1和第三开关K3闭合、第二开关K2和第四开关K4断开；需要导通CMOS开关时，控制模块同时向第一开关K1至第四开关K4的控制端输入低电平信号，来控制第一开关K1和第三开关K3断开、第二开关K2和第四开关K4闭合。

图3所示的控制电路中，在CMOS开关导通时，通过第二电阻R2可以使衬底B处于伪浮空状态，从而可以补偿高频信号在衬底B与源极S之间的寄生电容Cbs和衬底B和漏极D之间的寄生电容Cbd上的衰减。并且，衬底导通信号输入端VBIAS向衬底B输入的与源极电压相同的衬底导通信号，可以有效减少CMOS开关的体效应和虚拟电阻，优化CMOS开关的性能。

在CMOS开关关断时，衬底关断信号输入端VDD2通过第三开关K3向衬底B输入衬底关断信号，可以保证CMOS开关在关断时具有较好的信号阻绝能力，还可以使得寄生电容Cbs和Cbd最小。

图4所示的控制电路中，在CMOS开关导通的状态下，第三开关K3断开、第四开关K4闭合，可以将衬底B直接连接到源极S或漏极D上，这样衬底B的电势会随源极S以及漏极D之间的模拟信号一起变化，从而可以减小衬底B和源极S之间的寄生电容Cbs以及衬底B和漏极D之间的寄生电容Cbd，进而不需要额外的第二电阻R2以及浮空效应来减小寄生电阻对高频信号的衰减。

在CMOS开关断开的状态下，第三开关K3闭合、第四开关K4断开，衬底关断信号输入端VDD2通过第三开关K3向衬底B输入衬底关断信号，可以保证CMOS开关在关断时具有较好的信号阻绝能力，还可以使得寄生电容Cbs和Cbd最小。

本实施例提供的CMOS开关的控制方法，控制第一开关断开、第二开关闭合之后，栅极导通信号输入端向栅极输入栅极导通信号控制CMOS开关导通，由于栅极和源极之间的寄生电容以及栅极和漏极之间的寄生电容直接与交流地连接的路径被第一电阻阻挡，因此，可以减小高频信号的衰减；

控制第一开关闭合、第二开关断开之后CMOS开关关断之后，栅极关断信号输入端向所述栅极输入栅极关断信号控制CMOS开关关断，由于栅极关断信号输入端和栅极之间没有额外的电阻，因此，可以避免增加的第一电阻影响CMOS开关关断时的信号阻绝能力的问题。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种开关模块，其特征在于，所述开关模块包括CMOS开关和控制电路，所述CMOS开关包括栅极、源极、漏极和衬底，所述控制电路包括第一开关、第二开关、第一电阻、栅极关断信号输入端、栅极导通信号输入端和控制模块；

所述栅极关断信号输入端与所述第一开关的输入端连接，所述第一开关的输出端与所述栅极连接，其中，所述栅极关断信号输入端和所述栅极之间没有额外的电阻；所述栅极导通信号输入端与所述第二开关的输入端连接，所述第二开关的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述栅极连接；

所述控制模块与所述第一开关和第二开关的控制端连接，用于控制所述第一开关断开、第二开关闭合，使所述栅极导通信号输入端通过所述第一电阻向所述栅极输入栅极导通信号，以控制所述CMOS开关导通，或者，控制所述第一开关闭合、第二开关断开，使所述栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。

2.根据权利要求1所述的开关模块，其特征在于，所述控制电路还包括第三开关、第四开关、第二电阻、衬底关断信号输入端和衬底导通信号输入端；

所述衬底关断信号输入端与所述第三开关的输入端连接，所述第三开关的输出端与所述衬底连接，所述衬底导通信号输入端与所述第四开关的输出端连接，所述第四开关的输出端与所述第二电阻的第一端连接，所述第二电阻的第二端与所述衬底连接，且所述第三开关和第四开关的控制端与所述控制模块连接；

所述控制模块还用于在所述CMOS开关导通时，控制所述第三开关断开、第四开关闭合，以使所述衬底关断信号输入端向所述衬底输入衬底关断信号，在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开，以使所述衬底导通信号输入端通过所述第二电阻向所述衬底输入衬底导通信号，以使所述衬底的电压与所述源极电压或漏极电压相同。

3.根据权利要求1所述的开关模块，其特征在于，所述控制电路还包括第三开关、第四开关和衬底关断信号输入端；

所述衬底关断信号输入端与所述第三开关的输入端连接，所述第三开关的输入端与所述衬底连接，所述第四开关的输入端与所述源极或漏极连接、输出端与所述衬底连接，且所述第三开关和第四开关的控制端与所述控制模块连接；

所述控制模块还用于在所述CMOS开关导通时，控制所述第三开关断开、第四开关闭合，以使所述衬底关断信号输入端向所述衬底输入衬底关断信号；在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开，以使所述衬底的电压与所述源极或漏极的电压相同。

4.根据权利要求2或3所述的开关模块，其特征在于，所述第一开关和第三开关为PMOS晶体管，所述第二开关和第四开关为NMOS晶体管；

或者，所述第一开关和第三开关为NMOS晶体管，所述第二开关和第四开关为PMOS晶体管；

其中，所述第一开关至第四开关的输入端为所述NMOS晶体管或PMOS晶体管的源极、输出端为所述NMOS晶体管或PMOS晶体管的漏极、控制端为所述NMOS晶体管或PMOS晶体管的栅极。

5.根据权利要求4所述的开关模块，其特征在于，所述第一电阻和第二电阻的阻值根据所述源极输入的模拟信号的最高频率计算得出。

6.根据权利要求1所述的开关模块，其特征在于，所述CMOS开关为PMOS晶体管或NMOS晶体管。

7.根据权利要求1所述的开关模块，其特征在于，所述源极与模拟信号输入端连接，所述漏极与负载连接，所述模拟信号输入端用于向所述源极输入模拟信号。

8.一种开关模块的控制方法，其特征在于，应用于权利要求1～7任一项所述的开关模块，所述控制方法包括：

控制第一开关断开、第二开关闭合，使栅极导通信号输入端通过第一电阻向栅极输入栅极导通信号，以控制所述CMOS开关导通；

控制所述第一开关闭合、第二开关断开，使栅极关断信号输入端向所述栅极输入栅极关断信号，以控制所述CMOS开关关断。

9.根据权利要求8所述的控制方法，其特征在于，还包括：

在所述CMOS开关导通时，控制第三开关断开、第四开关闭合；

在所述CMOS开关关断时，控制所述第三开关闭合、第四开关断开。