CN109450420B - 一种开关电路和高速多路复用/分配器 - Google Patents

一种开关电路和高速多路复用/分配器 Download PDF

Info

Publication number
CN109450420B
CN109450420B CN201811268024.XA CN201811268024A CN109450420B CN 109450420 B CN109450420 B CN 109450420B CN 201811268024 A CN201811268024 A CN 201811268024A CN 109450420 B CN109450420 B CN 109450420B
Authority
CN
China
Prior art keywords
signal
switch
mos tube
mos transistor
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811268024.XA
Other languages
English (en)
Other versions
CN109450420A (zh
Inventor
徐希
夏洪锋
陶成
陈余
季翔宇
付家喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lontium Semiconductor Corp
Original Assignee
Lontium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lontium Semiconductor Corp filed Critical Lontium Semiconductor Corp
Priority to CN201811268024.XA priority Critical patent/CN109450420B/zh
Publication of CN109450420A publication Critical patent/CN109450420A/zh
Priority to US16/660,136 priority patent/US10771056B2/en
Application granted granted Critical
Publication of CN109450420B publication Critical patent/CN109450420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供一种开关电路和高速多路复用/分配器，开关电路包括：均衡模块和第一MOS管；所述第一MOS管的栅极与所述均衡模块的输出端相连，所述第一MOS管的输入端用于获取信号源输出的信号，所述第一MOS管的输出端与后级电路相连；所述均衡模块用于：当获取到用于控制所述开关电路工作的工作信号时，向所述第一MOS管提供导通信号，以使得所述第一MOS管导通，当所述第一MOS管导通时，生成一个与流经所述第一MOS管的信号的衰减所匹配的适当的补偿信号，将所述补偿信号施加到所述第一MOS管的栅极，并通过第一MOS管的栅氧电容耦合到信号路径，实现了对所述第一MOS管在的通路上的信号进行补偿。

Description

一种开关电路和高速多路复用/分配器
技术领域
本发明涉及电子电路技术领域，具体涉及一种开关电路和高速多路复用/分配器。
背景技术
在通信系统中，高速数据传输经常有切换数据通路的需求，在进行切换时，通常通过多路复用/分配器MUX/DEMUX来实现，所述MUX/DEMUX中的开关通常为无源开关，无源开关中的寄生电容和有限的导通电阻会对流过所述无源开关的信号造成衰减，且信号的频率越高，衰减幅度越大，因此，如何解决开关选择电路对信号造成的衰减的问题，成为本领域技术人员所需解决的技术问题之一。
发明内容
有鉴于此，本发明实施例提供一种开关电路和高速多路复用/分配器，以实现改善高速信号开关中，开关对信号通路中的信号造成衰减的问题。
为实现上述目的，本发明实施例提供如下技术方案：
一种开关电路，包括：
均衡模块和第一MOS管；
所述第一MOS管的栅极与所述均衡模块的输出端相连，所述第一MOS管的输入端用于获取信号源输出的信号，所述第一MOS管的输出端与后级电路相连；
所述均衡模块用于：当获取到用于控制所述开关电路工作的工作信号时，向所述第一MOS管提供导通信号，以使得所述第一MOS管导通，当所述第一MOS管导通时，生成一个与流经所述第一MOS管的信号的衰减所匹配的补偿信号，将所述补偿信号施加到所述第一MOS管的栅极。
优选的，上述开关电路中，所述均衡模块包括：
第一开关、第二开关、第三开关、第一电阻、第二电阻、均衡放大器和信号感应模块；
所述第一开关、第二开关的第一端用于与电源Vdd相连；
所述第一电阻的第一端与所述第二开关的第二端相连，所述第一电阻的第二端与所述均衡放大器的输出端相连；
所述第二电阻的第一端与所述第一开关的第二端相连，所述第二电阻的第二端分别与所述第三开关的第一端、信号感应模块的第一端以及所述均衡放大器的输入端相连；
所述第三开关的第二端接地；
所述均衡放大器的输出端作为所述均衡模块的输出端与所述第一MOS管的栅极相连；
所述信号感应模块用于感应流经所述第一MOS管的信号的振幅，并通过所述信号感应模块的第一端输出与流经所述第一MOS管的信号的振幅相匹配的信号。
优选的，上述开关电路中，所述信号感应模块包括：
第二MOS管；
所述第二MOS管的栅极作为所述信号感应模块的第一端，所述第二MOS管与所述第一MOS管并联。
优选的，上述开关电路中，所述信号感应模块包括：
第一电容；
所述第一电容的第一端作为所述信号感应模块的第一端，所述第一电容的第二端与所述第一MOS管的输入端或输出端相连。
优选的，上述开关电路中，当所述开关电路处于工作状态时，所述第一开关和第二开关导通，所述第三开关断开；当所述开关电路未处于工作状态时，所述第一开关和第二开关断开，所述第三开关导通。
优选的，上述开关电路中，所述均衡模块、第一MOS管及第一电阻的设计参数满足条件：
Gm*R0＝S*Cp*R0+1+Cp/Cg；
其中，所述Gm为所述均衡放大器的跨导放大倍数，所述R0用于表示第一电阻的阻值，所述S为复频率，所述Cp为所述第一MOS管M0两端的一切对地电容总和，所述Cg为所述第一MOS管的栅氧电容的电容值。
优选的，上述开关电路中，所述均衡模块、第一MOS管及第一电阻的设计参数满足条件：
Gm*R0＝(S*Cp*R0+1+Cp/Cg)/n；
其中，所述Gm为所述均衡放大器的跨导放大倍数，所述R0用于表示第一电阻的阻值，所述S为复频率，所述Cp为所述第一MOS管M0两端的一切对地电容总和，所述Cg为所述第一MOS管的栅氧电容的电容值，所述n＞1。
优选的，上述开关电路中，所述第一MOS管的尺寸大于所述第二MOS管的尺寸。
优选的，上述开关电路中，所述n＝3。
一种高速多路复用/分配器，包括：不少于两条上述任意一项所述的开关电路。
基于上述技术方案，本发明实施例提供的上述方案中，所述第一MOS管的设计尺寸可以设计的较大，以使得所述第一MOS管的导通电阻Ron较小，通过均衡模块补偿大尺寸的第一MOS管的高频损失，采用所述均衡模块直接控制第一MOS管的栅极。当所述开关电路需要导通时，所述均衡模块打开，通过调节所述第一MOS管的栅极电压，控制所述第一MOS管，均衡模块在动态工作范围内，使得所述第一MOS管完全打开。所述第一MOS管打开后，信号源输出的信号流经所述第一MOS管至后级电路，此时所述均衡模块生成一个与流经所述第一MOS管的信号的衰减所匹配的补偿信号，将补偿信号耦合补偿到信号通路上，从而实现了对所述第一MOS管所在的通路上的信号进行补偿。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中passgate结构的无源开关管的等效结构示意图；
图2为现有技术中导通状态下NMOS管的等效模型示意图；
图3为本申请实施例公开的一种开关电路的结构示意图；
图4为本申请实施例公开的一种均衡模块的具体结构示意图；
图5为本申请另一实施例公开的一种均衡模块的具体结构示意图；
图6为本申请另一实施例公开的一种均衡模块的具体结构示意图；
图7为所述图5所示的开关电路的等效小信号图；
图8为图5中第一MOS管M0导通电阻Ron可以忽略时，简化后的开关电路的等效小信号图；
图9为现有技术中环路增益稳定性区域示意图；
图10为本申请实施例公开的技术方案中第一MOS管以及第一MOS管两端的所有寄生电容完全补偿掉时对应的环路增益曲线；
图11为本申请实施例公开的开关电路中n等于3时目标环路增益图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为现有技术中passgate结构的无源开关的等效结构示意图；参见图1，其可以视为包括：一个第一MOS管M0和分别设置在所述第一MOS管M0两端的寄生电容Cp1和Cp2，其中，需要说明的是，实际电路应用时，第一MOS管M0非理想状态，其具有寄生电容，在本申请实施例公开的技术方案中，为了方便对其原理进行说明，将第一MOS管M0视为理想MOS管，将其源漏对衬底的寄生电容电容部分放入寄生电容Cp1和Cp2中，具体的，图1中所述寄生电容Cp1和Cp2为非理想状态的所述第一MOS管M0源漏对衬底的寄生电容对地电容，以及所述第一MOS管M0两端的其他元件对地电容的总和，例如，ESD器件寄生电容，pad寄生电容等，需要说明的是，Cp1和Cp2不包括第一MOS管M0的栅氧电容。所述第一MOS管M0根据通路上的工作点，可以选用NMOS管、PMOS管，或NMOS+PMOS组成的CMOS开关。现以NMOS管为例讲解电路，PMOS管或者CMOS开关的方案以NMOS方案照推。
参见图2，图2为现有技术中导通状态下NMOS管的等效模型示意图；当所述NMOS管导通时，其中，Ron为所述NMOS管的导通电阻。Cg为所述NMOS管的栅极与沟道的栅氧电容，栅极导通状态下接高电平Vdd。信号从信号源发送出来经过导线到达所述NMOS管，之后还要继续从NMOS管传输到负载，这个路径上本身高速信号就会出现衰减，且越高频的信号衰减幅度越大。因此理想的无源开关管是自己本身不会恶化信号质量(在本申请中指的是不会对信号造成进一步衰减)，更优的开关模块的是能对衰减的信号进行适当补偿。但NMOS管的性质决定了，它不仅不会对衰减的信号进行补偿，而且在所述NMOS管的寄生电容和有限的导通电阻Ron的影响下，还会对信号进行进一步衰减。其中导通电阻Ron对所有频率都会消耗能量，而寄生电容们则会使高频信号直接漏到地。通常而言，设计者希望寄生电容和导通电阻Ron都减小，但是当NMOS管的工艺最小L确定时，更小的导通电阻Ron要求更大尺寸的NMOS管，而这同时会提高寄生电容，其中的Cg和Ron更是近乎于完全反比的关系。正是因为导通电阻和寄生电容互相制约的结构性矛盾，使得设计者只能取一个折衷的数值平衡两者，无法根本解决这对矛盾，而这个平衡值，也就是这个结构的性能上限。
针对于此，本申请提供了一种开关电路，参见图3，图3为本申请实施例公开的一种开关电路的结构示意图，所述开关电路包括：
均衡模块100和第一MOS管M0，所述M0在设计时，原则上大到使得导通电阻Ron小到系统可以接受的地步。由系统要求决定。在本申请实施例公开的技术方案中，所述第一MOS管M0的导通电阻小于5欧姆；
如图3所示，所述第一MOS管M0认为是一个理想MOS管，图3中，所示第一寄生电容Cp1和第二寄生电容Cp2为所述第一MOS管M0两端的一切对地电容总和，例如，第一MOS管M0的源漏对衬底的寄生电容，第一MOS管M0两端的ESD器件寄生电容，pad寄生电容等，不包括第一MOS管M0栅氧电容，第一MOS管M0、第一寄生电容Cp1和第二寄生电容Cp2三者之间的连接形式如图3所示；
其中，所述第一MOS管M0的栅极与所述均衡模块100的输出端相连，所述第一MOS管M0的输入端用于获取信号源输出的信号，所述第一MOS管M0的输出端与后级电路相连；
所述均衡模块100用于：当获取到用于控制所述开关电路工作的工作信号时，向所述第一MOS管M0提供导通信号，以使得所述第一MOS管导通，当所述第一MOS管M0导通时，生成一个与流经所述第一MOS管的信号的衰减所匹配的补偿信号，将所述补偿信号施加到所述第一MOS管M0的栅极，从而通过所述第一MOS管M0的栅极向流经所述第一MOS管M0的信号提供补偿信号，从而补偿了信号的衰减。
在本申请上述实施例公开的技术方案中，所述第一MOS管M0的设计尺寸可以设计的较大，以使得所述第一MOS管M0的导通电阻Ron较小，通过使用有源器件(均衡模块100)补偿大尺寸的第一MOS管M0的高频损失，从而打破了普通passgate的Ron和寄生电容之间相互制约无法进一步优化系统性能的结构性瓶颈，采用所述均衡模块100直接控制第一MOS管M0的栅极。当开关电路需要退出工作状态时，通过均衡模块100调节所述第一MOS管M0的栅极电压，关闭所述第一MOS管M0，当所述开关电路需要进入工作状态时，所述均衡模块100打开，通过调节所述第一MOS管M0的栅极电压，控制所述第一MOS管M0，均衡模块100在动态工作范围内，使得所述第一MOS管M0完全打开(比如图中Vdd电压为3.3V时，使A点的静态工作电压在3V左右)。所述第一MOS管M0打开后，信号源输出的信号流经所述第一MOS管M0至后级电路，此时所述均衡模块100感知所述第一MOS管M0所在的通路上的信号幅度并进行放大，将放大后的信号作为补偿信号加载到所述第一MOS管M0的栅极，利用第一MOS管M0的栅氧电容，将补偿信号耦合补偿到信号通路上，从而实现了对所述第一MOS管M0所在的通路上的信号进行补偿。
在本申请上述实施例公开的技术方案中，所述第一MOS管M0可以为NMOS管、PMOS管或CMOS开关，其具体类型可以依据用户需求自行选择，为了方便介绍，本申请以下以第一MOS管M0为NMOS管为例，对本申请实施例公开的技术方案进行说明，本领域技术人员在结合其他MOS管的特性的前提下，也可以通过对本方案进行适当改进将所述第一MOS管M0替换为PMOS管或CMOS开关，当然，这些改进后的方案也在本申请所公开的范围之内，具体的，当所述第一MOS管M0为NMOS管时，需要控制所述开关电路退出工作状态时，所述均衡模块100关闭，并且拉低A节点的电压，进而拉低所述第一MOS管M0的栅极电压，关闭所述第一MOS管M0，当需要控制所述开关电路进入工作状态时，所述均衡模块100打开，将A点(第一MOS管M0的栅极电压)的DC工作点偏置在一个足够高的电平，均衡模块100在动态工作范围内，使得第一MOS管M0完全打开(比如Vdd为3.3V时，使A点的静态工作电压在3V左右)。
图4为本申请实施例公开的一种均衡模块的具体结构示意图，参见图4，本申请还公开了一种均衡模块100的具体结构示意图，所述均衡模块100包括：
第一开关K1、第二开关K2、第三开关K3、第一电阻R0、第二电阻R1、均衡放大器EQ和信号感应模块U；
所述第一开关K1、第二开关K2的第一端用于与电源Vdd相连；
所述第一电阻R0为所述均衡放大器EQ的负载电阻，所述第一电阻R0的第一端与所述第二开关K2的第二端相连，所述第一电阻R0的第二端与所述均衡放大器EQ的输出端相连；
所述第二电阻R2的第一端与所述第一开关K1的第二端相连，所述第二电阻R2的第二端分别与所述第三开关K3的第一端、信号感应模块U的第一端以及所述均衡放大器EQ的输入端相连；
所述第三开关K3的第二端接地；
所述均衡放大器EQ的输出端作为所述均衡模块100的输出端与所述第一MOS管M0的栅极相连，其中，在本申请各个实施例所提供的技术方案中，所述均衡放大器EQ为电流模输出的均衡放大器，但是，本领域技术人员在基于本申请的设计思路的基础上，也可以采用电压模输出的均衡放大器代替所述电流模输出的均衡放大器，将电压模输出的均衡放大器代替所述电流模输出的均衡放大器得到的均衡模块也在本申请公开的范围之内。
所述信号感应模块U用于感应流经所述第一MOS管M0的信号的振幅，并通过所述信号感应模块U的第一端，输出与流经所述第一MOS管M0的信号的振幅相匹配的信号，将该信号发送至所述均衡放大器EQ。
具体的，图4实施例公开的技术方案中，所述信号感应模块U可以为MOS管或者是电容；当所述信号感应模块U为MOS管时，参见图5，图5为本申请另一实施例公开的一种均衡模块100的具体结构示意图，所述信号感应模块U为第二MOS管M1；所述第二MOS管M1的栅极作为所述信号感应模块U的第一端，所述第二MOS管M1与所述第一MOS管M0并联，其中，所述第一MOS管M0的尺寸大于所述第二MOS管M1的尺寸。当所述信号感应模块U为电容时，参见图6，图6为本申请另一实施例公开的一种均衡模块100的具体结构示意图，所述信号感应模块U为电容C1；所述电容C1的第一端作为所述信号感应模块U的第一端，所述电容C1的第二端与所述第一MOS管M0的输入端或输出端相连。
相对于采用电容C1作为所述信号感应模块U而言，采用第二MOS管M1作为所述信号感应模块U，额外还能为信号通路减小一点导通电阻，由此，本申请优选实施例公开的技术方案中，所述信号感应模块U优选第二MOS管M1，并且，本申请各个实施例以及附图中均以所述信号感应模块U为第二MOS管M1为例对方案进行说明。具体的，所述第二MOS管M1可以为NMOS管、PMOS管或CMOS开关。
参见图5实施例公开的技术方案，在具体设计时，所述第二电阻R1为至少K欧姆量级以上的大电阻，所述第二电阻R1和第二MOS管M1的栅氧电容所构成的高通滤波器截止频率至少要低于所述第一MOS管M0所在的信号通路上信号波段的最低频的基波分量。
具体的，图5实施例公开的技术方案的执行过程为：
当所述开关电路未处于工作状态时，所述第一开关K1和第二开关K2断开，所述第三开关K3闭合将B点电压置0，所述均衡放大器EQ关闭，并且所述均衡放大器EQ的输出节点A拉低到0。此时所述第一MOS管M0和第二MOS管M1全部断开。
当所述开关电路处于工作状态时，所述第一开关K1和第二开关K2导通，所述第三开关K3断开。此时所述第一MOS管M0和第二MOS管M1全部导通。当所述开关电路处于工作状态时，所述图5所示的开关电路的等效小信号图如图7所示。由于图5中的第二MOS管M1和第一电阻R1形成的高通滤波器的高通截止频率低于所述第一MOS管M0所在的信号通路上信号波段的最低频的基波分量，因此，参见图7，对于所感兴趣的信号波段，做小信号分析时视为全通。图5中的均衡放大器EQ为电流模均衡放大器，其传输方程使用Gm表示，所述传输方程Gm用于表征其对信号的跨导放大倍数。
由于前文指出，本方案主要是用来补偿寄生电容，使用大尺寸的第一MOS管，减小所述第一MOS管的导通电阻。因此可以通过尽量扩大所述第一MOS管的尺寸，以使得所述第一MOS管宽度增加到所述导通电阻Ron可以忽略的程度。参见图8，图8为图5中第一MOS管M0导通电阻Ron可以忽略时，简化后的开关电路的等效小信号图。在图8所示的实施例中，所述电容Cp为Cp1+Cp2。其中，在电路设计时，对所述均衡放大器的Gm系数的基本要求为两点：
第一、从系统一端看进去的阻抗Zin和源端负载的端接阻抗匹配(通常是50欧姆)，因此希望“看不到”所述第一MOS管M0的栅氧电容。在这里，可以通过适当调节所述Gm和第一电阻的阻值R0，使得Gm*R0为1(在这里，所述R0表示的是第一电阻的阻值)，即A点的电压强度完全跟随信号通路上的电压变化，此时所述第一MOS管M0的栅氧电容Cg两端电压保持一致，不会有信号AC电流(信号通路上的电流)通过所述栅氧电容Cg漏掉。因此系统就“看不到”栅氧电容Cg。而进一步的，如果Gm*R0继续增加，使得A点的电压升高，则A点会反向给所述第一MOS管M0所在的信号通路充入电流iCg，从而抵消了所述信号通路上的信号由于所述Cp寄生电容所损失的电流iCp，达到了补偿信号损失的效果。并且，当Gm*R0＝S*Cp*R0+1+Cp/Cg时，两者完全抵消。此时理论上不仅消除了所述第一MOS管M0自身栅氧电容对信号通路上的信号的影响，还完全补偿了信号通路中的其他寄生电容对所造成的损耗，其中，上述公式中，所述Gm为所述均衡放大器的跨导放大倍数，所述R0用于表示第一电阻的阻值，所述S为复频率，S＝jω，j是虚数，ω是角频率，所述Cp为所述第一MOS管M0两端的一切对地电容总和，所述Cg为所述第一MOS管的栅氧电容的电容值。
第二、图8中的环路不能违反稳定性原则。作为正反馈，通常环路增益要在1以下，参见图9，图9为现有技术中环路增益稳定性区域示意图。参见图9所示环路增益至少要预留6dB以上的绝对裕量。但是当Gm*R0＝S*Cp*R0+1+Cp/Cg时，环路增益βH如下：
Figure BDA0001845346370000101
参见图10所示，图10为本申请实施例公开的技术方案中第一MOS管M0以及第一MOS管M0两端的所有寄生电容完全补偿掉时对应的环路增益曲线，参见该曲线可见，环路增益在1/50πCp之后，无限接近1，有震荡风险。因此本发明可以在最优补偿和稳定性之间做一个折衷，比如通过对相关元件的参数进行设计，使得Gm*R0＝(S*Cp*R0+1+Cp/Cg)/n。这里n越大，环路稳定裕量越大。这里Gm的表达式，即是均衡模块100的传输方程的设计目标。增益曲线的零点位置可以精确计算出来。同时，对于所述信号通路上高出所述高通滤波器的工作频率的频段，可以不需要增益，一来增加稳定性，二来实际电路中，也不可能理想的只有单零点没有寄生极点。其中，所述n的值可以依据用户需求自行设定为一个大于1的数值，在本申请实施例公开的技术方案中，所述n的值优选为3，最终实际电路的目标环路增益图如图11所示。当n等于3时，Gm提供给Cg的用于抵消栅氧电容的漏电的能力是理想值的1/3，可以粗略的估算为抵消掉了1/3的栅氧电容损耗。即便如此，也已经解决了所述第一MOS管M0由于尺寸增加所带来的寄生电容增加的困扰。甚至能抵消一部分诸如ESD和其他电路所等效的对地电容对信号通路上的信号造成的损耗。
通过本申请上述实施例公开的技术方案可见，上述方案中第一MOS管M0的尺寸可以设计的非常大，所述上述方案通过使用均衡模块100直接接到所述第一MOS管M0的栅极。利用均衡模块100输出对所述第一MOS管M0的栅极进行控制，使得所述第一MOS管M0的栅氧电容对高频信号的衰减被解决，因此解决了由于所述第一MOS管M0的尺寸扩大后而导致的所述第一MOS管M0的导通电容Ron和寄生电容的相互制约的问题，由上述方案可见，本申请可以通过增加所述第一MOS管M0的尺寸的方式，减小所述第一MOS管M0的导通电容Ron，解决了所述导通电容Ron对所述信号通路上的信号造成的损耗的问题。,
并且，上述方案还充分利用栅氧电容，增加耦合到信号通路的电流，可以进一步补偿掉一部分信号通路中的其他寄生电容对所述信号通路上的信号带来的损耗，优化系统性能。
并且，本申请上述方案是基于无源开关的基础架构上改进而来的，因此继承了无源开关的优点，比如没有破坏信号通路的连续性。不需要参与信号协议的解析，也不需要针对各种高低速模式的切换进行软硬件操作。
再者，本申请还充分利用了加大了尺寸后的第一MOS管的栅氧电容，使得均衡模块100在进行信号补偿时不需要再增加额外的AC电容，节省了芯片面积。
此外，对应于上述开关电路，本申请还提供了一种高速多路复用/分配器，包括：不少于两条本申请上述任意一项实施例所述的开关电路。其中，所述高速多路复用/分配器为复用或解复用电路，当然也可以为其他形式的高频信号开关电路。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种开关电路，其特征在于，包括：
均衡模块和第一MOS管；
所述第一MOS管的栅极与所述均衡模块的输出端相连，所述第一MOS管的输入端用于获取信号源输出的信号，所述第一MOS管的输出端与后级电路相连；
所述均衡模块用于：当获取到用于控制所述开关电路工作的工作信号时，向所述第一MOS管提供导通信号，以使得所述第一MOS管导通，当所述第一MOS管导通时，生成一个与流经所述第一MOS管的信号的衰减所匹配的补偿信号，将所述补偿信号施加到所述第一MOS管的栅极；
其中，所述均衡模块包括：
第一开关、第二开关、第三开关、第一电阻、第二电阻、均衡放大器和信号感应模块；
所述第一开关、第二开关的第一端用于与电源Vdd相连；
所述第一电阻的第一端与所述第二开关的第二端相连，所述第一电阻的第二端与所述均衡放大器的输出端相连；
所述第二电阻的第一端与所述第一开关的第二端相连，所述第二电阻的第二端分别与所述第三开关的第一端、信号感应模块的第一端以及所述均衡放大器的输入端相连；
所述第三开关的第二端接地；
所述均衡放大器的输出端作为所述均衡模块的输出端与所述第一MOS管的栅极相连；
所述信号感应模块用于感应流经所述第一MOS管的信号的振幅，并通过所述信号感应模块的第一端输出与流经所述第一MOS管的信号的振幅相匹配的信号。
2.根据权利要求1所述的开关电路，其特征在于，所述信号感应模块包括：
第二MOS管；
所述第二MOS管的栅极作为所述信号感应模块的第一端，所述第二MOS管与所述第一MOS管并联。
3.根据权利要求1所述的开关电路，其特征在于，所述信号感应模块包括：
第一电容；
所述第一电容的第一端作为所述信号感应模块的第一端，所述第一电容的第二端与所述第一MOS管的输入端或输出端相连。
4.根据权利要求1所述的开关电路，其特征在于，当所述开关电路处于工作状态时，所述第一开关和第二开关导通，所述第三开关断开；当所述开关电路未处于工作状态时，所述第一开关和第二开关断开，所述第三开关导通。
5.根据权利要求1所述的开关电路，其特征在于，所述均衡模块、第一MOS管及第一电阻的设计参数满足条件：
Gm*R0＝S*Cp*R0+1+Cp/Cg；
其中，所述Gm为所述均衡放大器的跨导放大倍数，所述R0用于表示第一电阻的阻值，所述S为复频率，所述Cp为所述第一MOS管M0两端的一切对地电容总和，所述Cg为所述第一MOS管的栅氧电容的电容值。
6.根据权利要求1所述的开关电路，其特征在于，所述均衡模块、第一MOS管及第一电阻的设计参数满足条件：
Gm*R0＝(S*Cp*R0+1+Cp/Cg)/n；
其中，所述Gm为所述均衡放大器的跨导放大倍数，所述R0用于表示第一电阻的阻值，所述S为复频率，所述Cp为所述第一MOS管M0两端的一切对地电容总和，所述Cg为所述第一MOS管的栅氧电容的电容值，所述n＞1。
7.根据权利要求2所述的开关电路，其特征在于，所述第一MOS管的尺寸大于所述第二MOS管的尺寸。
8.根据权利要求7所述的开关电路，其特征在于，所述n＝3。
9.一种高速多路复用/分配器，其特征在于，包括：不少于两条如权利要求1-8任意一项所述的开关电路。
CN201811268024.XA 2018-10-29 2018-10-29 一种开关电路和高速多路复用/分配器 Active CN109450420B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811268024.XA CN109450420B (zh) 2018-10-29 2018-10-29 一种开关电路和高速多路复用/分配器
US16/660,136 US10771056B2 (en) 2018-10-29 2019-10-22 Switch circuit and high-speed multiplexer-demultiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811268024.XA CN109450420B (zh) 2018-10-29 2018-10-29 一种开关电路和高速多路复用/分配器

Publications (2)

Publication Number Publication Date
CN109450420A CN109450420A (zh) 2019-03-08
CN109450420B true CN109450420B (zh) 2022-06-03

Family

ID=65549348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811268024.XA Active CN109450420B (zh) 2018-10-29 2018-10-29 一种开关电路和高速多路复用/分配器

Country Status (2)

Country Link
US (1) US10771056B2 (zh)
CN (1) CN109450420B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110033741B (zh) * 2019-04-19 2020-02-18 深圳市华星光电半导体显示技术有限公司 多路复用电路及显示装置
CN111124026B (zh) * 2019-12-31 2021-09-03 龙迅半导体（合肥）股份有限公司 数据开关及数据传输系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105071651A (zh) * 2015-09-10 2015-11-18 广州金升阳科技有限公司 一种环路补偿方法及电路
CN105680841A (zh) * 2015-12-29 2016-06-15 龙迅半导体（合肥）股份有限公司 开关模块及其控制方法
US9548730B1 (en) * 2016-01-29 2017-01-17 Raytheon Company Circuit for improved FET switching speed

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873200B2 (en) * 2003-08-01 2005-03-29 Rohde & Schwarz Gmbh & Co. Kg Electronic switch
EP1908088B1 (en) * 2005-07-08 2012-09-05 Analog Devices, Inc. Mems switching device protection

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105071651A (zh) * 2015-09-10 2015-11-18 广州金升阳科技有限公司 一种环路补偿方法及电路
CN105680841A (zh) * 2015-12-29 2016-06-15 龙迅半导体（合肥）股份有限公司 开关模块及其控制方法
US9548730B1 (en) * 2016-01-29 2017-01-17 Raytheon Company Circuit for improved FET switching speed

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A Passive Switched-Capacitor Finite-Impulse-Response Equalizer";Nathaniel J. Guilar等;《IEEE Journal of Solid-State Circuits》;20070129;第42卷(第2期);400-409 *
"高速SERDES接口芯片设计关键技术研究";韦雪明;《中国优秀博硕士学位论文全文数据库(博士) 信息科技辑》;20121215;I135-50 *

Also Published As

Publication number Publication date
US20200136609A1 (en) 2020-04-30
US10771056B2 (en) 2020-09-08
CN109450420A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN107094034B (zh) 用于高速接收器电路的增大增益的设备和计算系统
US10998720B2 (en) T-coil enhanced ESD protection with passive equalization
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
US10075141B1 (en) Continuous time linear equalizer with two adaptive zero frequency locations
US8948709B2 (en) Transmit/receive switch
US20120256674A1 (en) Apparatus and method for linearizing field effect transistors in the ohmic region
CN107005216B (zh) 衰减器
CN109450420B (zh) 一种开关电路和高速多路复用/分配器
CN110061940B (zh) 一种均衡器系统
CN107438986B (zh) 可编程高速均衡器及相关方法
CN103379063B (zh) 线性均衡器
CN104335487B (zh) 单相差分变换电路、平衡‑不平衡变换器以及通信装置
CN111756333A (zh) 一种高低频增益可调的模拟均衡器
JP2015115884A (ja) 半導体装置
CN113206810B (zh) 一种可调均衡器及调整方法
Lee et al. A 10Gb/s active-inductor structure with peaking control in 90nm CMOS
CN109462376A (zh) 一种频率补偿三阶放大器
US6995611B1 (en) Inductive amplifier with a feed forward boost
US20220085794A1 (en) Configurable micro-acoustic rf filter
Lee et al. An Adaptive Equalizer With the Capacitance Multiplication for DisplayPort Main Link in 0.18-$\mu $ m CMOS
Hernandez-Garduno et al. A CMOS 1Gb/s 5-tap transversal equalizer based on inductorless 3rd-order delay cells
Thota et al. A 16Gbps 3rd Order CTLE Design for Serial Links with High Channel Loss in 16nm FinFET
Chien et al. A 20-Gb/s 1: 2 demultiplexer with capacitive-splitting current-mode-logic latches
US11394376B2 (en) Crosstalk cancellation circuit, transmitter, and transmission and reception system
US8766725B2 (en) Apparatus and methods for frequency compensation of an amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant