CN107438986B - 可编程高速均衡器及相关方法 - Google Patents

可编程高速均衡器及相关方法 Download PDF

Info

Publication number
CN107438986B
CN107438986B CN201680018981.XA CN201680018981A CN107438986B CN 107438986 B CN107438986 B CN 107438986B CN 201680018981 A CN201680018981 A CN 201680018981A CN 107438986 B CN107438986 B CN 107438986B
Authority
CN
China
Prior art keywords
fet
source
voltage
gate
select
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680018981.XA
Other languages
English (en)
Other versions
CN107438986A (zh
Inventor
M·米扎努尔拉曼
J·S·施奈德
T·C·布延
L·R·佩特森
G·F·林奇
A·L·S·鲁克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107438986A publication Critical patent/CN107438986A/zh
Application granted granted Critical
Publication of CN107438986B publication Critical patent/CN107438986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45494—Indexing scheme relating to differential amplifiers the CSC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Networks Using Active Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

提供了一种可编程均衡器和相关方法。均衡器包括一对电流设置场效应晶体管(FET)，该电流设置场效应晶体管(FET)分别与第一电压轨(Vdd)和第二电压轨(地)之间的一对输入FET和一对负载电阻串联耦合。可编程均衡电路耦合在输入FET的源极之间，包括多个可选电阻路径和可变电容器，其也可以被配置成多个可选电容路径。每个可选电阻路径(以及每个可选电容路径)包括选择FET，所述选择FET用于选择性地耦合在输入FET的源极之间的对应的电阻(或电容)路径。在这种情况，其中一个输入FET相对参考栅极电压偏置，每个选择FET的源极耦合到该输入FET的源极。

Description

可编程高速均衡器及相关方法
相关申请的交叉引用
本申请要求2015年3月30日提交的临时申请号62/140,364的优先权，该申请在此通过引用并入本文。
技术领域
本公开的一些方面总体涉及信号均衡和滤波，并且更具体地，涉及一种低功率可编程均衡器或滤波器以及相关方法。
背景技术
数据发射机(例如，动态随机存取存储器(DRAM))通常通过诸如印刷电路板(PCB)金属化迹线或通信电缆之类的通信介质将数据传输到数据接收机(例如，片上系统(SoC))。这种通信介质通常具有类似于低通滤波器的传递函数，即处于或高于某一频率(例如，截止频率)，数据信号的衰减随频率而增加。数据可以从发射机发送到接收机的速率取决于截止频率，即更高的截止频率-更高的数据速率，更低的截止频率-较低的数据速率。
一种用于补偿通信介质的固有低频响应的技术是在接收机处使用均衡设备或均衡器。均衡器具有向接收信号的较高频率提供增益的频率响应，以便经由典型的通信介质以补偿与信号传输相关联的较高频率的固有衰减。因此，通过在接收机处采用均衡器，可以实现数据发射机和接收机之间的较高数据速率。
发明内容
以下呈现一个或多个实施例的简化概述，以便提供对这些实施例的基本理解。该概述不是所有预期实施例的广泛概述，并且既不旨在识别所有预期实施例的关键或决定性要素，也不旨在描绘任何或所有实施例的范围。其唯一目的是以简化形式呈现一个或多个实施例的一些概念，以作为稍后呈现的更详细描述的序言。
本公开的一个方面提供了适用于均衡或过滤应用的装置。特别地，该装置包括第一FET，第一FET包括第一栅极、第一漏极和第一源极，其中第一栅极被配置用于接收输入信号；第二FET，第二FET包括第二栅极、第二漏极和第二源极；以及多个可选电阻路径，其中每个可选电阻路径包括与选择器件串联耦合的第一电阻器，其中所述选择器件被配置成基于选择信号耦合第一节点和第二节点之间的对应的可选电阻路径，以及其中所述第一电阻器包括耦合到第一节点的第一端。
本公开的另一方面提供了一种基于输入信号生成输出信号的方法。该方法包括生成电流；引导电流的至少一部分通过耦合在第一节点和第二节点之间的均衡电路，其中响应于输入信号的第一逻辑电压，电流的至少一部分被引导通过从第一节点到第二节点的均衡电路，其中响应于输入信号的第二逻辑电压，电流的至少一部分被引导通过从第一节点到第二节点的均衡电路，其中均衡电路包括多个可选电阻路径，其中每个可选电阻路径包括与选择器件串联耦合的电阻器，其中选择器件被配置成基于选择信号耦合第一节点和第二节点之间的对应的可选电阻路径，并且其中第一电阻器包括耦合到第一个节点的第一端；以及提供电流的至少一部分通过电阻器件以生成输出信号。
本公开的另一方面涉及一种基于输入信号用于生成输出信号的装置。该装置包括用于生成电流的部件；用于引导电流的至少一部分通过耦合在第一节点和第二节点之间的均衡电路的部件，其中响应于输入信号的第一逻辑电压，电流的至少一部分被引导通过从第一节点到第二节点的均衡电路，其中响应于输入信号的第二逻辑电压，电流的至少一部分被引导通过从第二节点到第一节点的均衡电路，其中均衡电路包括多个可选电阻路径，其中每个可选电阻路径包括与选择器件串联耦合的电阻器，其中选择器件被配置成基于选择信号耦合第一节点和第二节点之间的对应的可选电阻路径，并且其中第一电阻器包括耦合到第一节点的第一端；以及用于提供电流的至少一部分通过电阻器件以生成输出信号的部件。
为了实现上述和相关目的，一个或多个实施例包括以下充分描述并在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面仅是可以采用各种实施例的原理中的一些各样方式，并且描述实施例旨在包括所有这些方面及其等同物。
附图说明
图1A示出了根据本公开的一个方面的示例性通信系统的框图。
图1B示出了根据本公开的另一方面的传输线的示例性频率响应的曲线图。
图1C示出了根据本公开的另一方面的示例性接收机的框图。
图1D示出了根据本公开的另一方面的示例性均衡器的频率响应的曲线图。
图2示出了根据本公开的另一方面的示例性可编程均衡器的电路图。
图3示出了根据本公开的另一方面的另一示例性可编程均衡器的电路图。
图4示出了根据本公开的另一方面的又一示例性可编程均衡器的电路图。
图5示出了根据本公开的另一方面的还一示例性可编程均衡器的电路图。
图6示出了根据本公开的另一方面的附加示例性可编程均衡器的电路图。
图7示出了根据本公开的另一方面的均衡输入信号的示例性方法的流程图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，并且不旨在表示可以实践本文所描述的概念的唯一配置。本详细描述包括具体细节，目的是提供对各种概念的透彻理解。然而，对于本领域技术人员显而易见的是，没有这些具体细节也可以实践这些概念。在某些情况下，以框图形式示出众所周知的结构和组件，以避免模糊此类概念。
图1A示出了根据本公开的一个方面的示例性通信系统100的框图。通信系统100包括第一设备110，第一设备110通过一个或多个传输线120耦合到第二设备130。一个或多个传输线120可以包括一个或多个金属化迹线、一个或多个通信电缆、或其他类型的传输线。附加地，一个或多个传输线120可以被配置成用于分别发射一个或多个单端信号或一个或多个差分信号。
在该示例中，第一设备110被配置成通过一个或多个传输线120向第二设备130发送数据。例如，如果通信系统100被配置为存储器子系统，则第一设备110可以包括诸如动态随机存取存储器(DRAM)之类的存储器电路，并且第二设备130可以包括诸如片上系统(SOC)之类的基于处理器的设备。虽然在该示例中，第一设备110向第二设备130发送数据，但是应当理解第二设备130可以向第一设备发送数据，或者设备110和130均可以以双向的方式向对方发射数据。
在该示例中，第一设备110包括一个或多个发射机电路(TX)112，诸如输入/输出(I/O)驱动器，用于分别通过一个或多个传输线120将一个或多个数据信号发射到第二设备130。就此而言，第二设备130包括一个或多个接收电路(RX)132，用于分别通过一个或多个传输线120从第一设备110接收一个或多个数据信号。
图1B示出了根据本公开的另一方面的一个或多个示例性传输线120中的每一个的示例性频率响应的曲线图。曲线图的x轴或横轴表示频率，曲线的y轴或纵轴表示信号衰减。实线描绘了传输线120的固有频率响应。
每个传输线120一般地被建模为耦合到分流寄生电容的串联电阻和寄生电感。这样，每个传输线120的频率响应类似于低通滤波器。也就是说，对于低频率或低于截止频率fc1(例如，3dB衰减或半功率)的频率而言，传输线120表现出相对较小的信号衰减。超过截止频率fc1，衰减随频率单调递增。
通过传输线120发射的数据信号的最大数据速率一般是与传输线相关联的截止频率fc1相关，或与其成比例。也就是说，与传输线路120相关联的越高的截止频率fc1，被转换为传输线路120的可实现数据速率越高；而相反地，与传输线120相关联的截止频率fc1越低，转换为传输线120的可实现数据速率越低。原因在于传输线路120的固有低频率响应破坏了数据信号的较高频率分量(例如，频率分量高于截止频率fc1)。
图1C示出了根据本公开的另一方面的在第二设备130中采用的示例性接收机电路132的框图。接收机电路132可以包括模拟前端134、均衡器136、以及用于执行下游信号处理(未示出)的其他电路。模拟前端134接收数据信号并且配置用于数字处理的模拟信号。均衡器136被配置用于提供限定的频率响应以补偿传输线路120的固有低通频率响应。
图1D示出了根据本公开的另一方面的示例性均衡器136的频率响应的曲线图。曲线图的x轴或横轴表示频率，而曲线的y轴或纵轴表示信号增益。如图所示，均衡器136的频率响应被配置成在传输线120的截止频率fc1至较高频率fc2附近的频率范围内将增益提供给接收数据信号。因此，如图1B所示，传输线120和均衡器136的组合传递函数产生补偿的频率响应，该补偿频率响应由虚线表示，有效地将截止频率扩展到fc2。这允许更高的数据速率经由传输线120。
图2示出了根据本公开的另一方面的示例性可编程均衡器200的电路图。均衡器200可以是先前讨论的均衡器136的示例性实施方式。特别地，均衡器200被配置用于接收输入差分信号(Vin_p，Vin_n)并且生成输出差分信号(Vout_p，Vout_n)，其中输出信号包括由均衡器200的频率响应增强的较高频率。
特别地，均衡器200包括第一p通道金属氧化物半导体场效应晶体管(FET)(以下称为“PMOS器件”)P1、第二PMOS器件P2、以及第一负载电阻器RL1，第一负载电阻器RL1串联耦合在第一电压轨Vdd和第二个电压轨(例如，接地)之间。均衡器200还包括第三PMOS器件P3、第四PMOS器件P4、以及第二负载电阻器RL2，第二负载电阻器RL2串联耦合在第一电压轨Vdd和第二电压轨或接地之间。
输入差分信号的正分量Vin_p和负分量Vin_n分别施加到PMOS器件P2和P4的栅极。分别在PMOS器件P4和P2的漏极处产生输出信号Vout_p和Vout_n的正分量和负分量。电流镜电路202生成偏置电压Vbias，其用于偏置PMOS器件P1和P3的栅极以设置通过这些设备的电流I。
均衡器200的均衡部件或电路包括在PMOS器件P2和P4的各个源之间并联连接的可变电容器Ceq和可变电阻器Req。可变电容器Ceq可以利用变容二极管或利用两个或更多个可选电容路径来实施。类似地，可变电阻器Req可以利用N个可选电阻路径(N≥2)来实施，每个可选电阻路径(N≥2)包括电阻器(例如，R1至RN)，电阻器被插入在成对的选择PMOS器件(PS1对至PSN对)之间。选择信号S1至SN分别被施加到选择PMOS器件配对PS1至PSN的栅极。为了避免输出信号的失真，包括可选电阻路径的均衡器200被制成对称的，即这就是为什么每个可选电阻路径在两个选择PMOS器件之间插入一个电阻器的原因。
在操作中，当输入信号的正分量Vin_p和负分量Vin_n分别是逻辑高和逻辑低时，分别关断和导通PMOS器件P2和P4。这导致电流I(如虚线曲线所指示)从PMOS器件P1，通过选定或可变均衡部件Req和Ceq，通过PMOS器件P4和负载电阻器RL2，流到接地。类似地，当输入信号的正分量Vin_p和负分量Vin_n是逻辑低和逻辑高时，PMOS器件P2和P4分别导通和关断。这使得电流I(如实线曲线所指示)从PMOS器件P3，通过选定或可变均衡部件Req和Ceq，通过PMOS器件P2和负载电阻器RL1，流到接地。
因此，由于电流I流过在PMOS器件P2和P4的相应源之间并联连接的有效电阻器Req和有效电容器Ceq，所以均衡部件作为串联连接的并联RC电路操作。也就是说，在较低的频率，串联连接的并联RC电路的阻抗较高，导致通过RC电路的较高信号损耗。因此，可编程均衡器200在较低的频率的增益较低。相反，在较高的频率，串联连接的并联RC电路的阻抗较低，导致通过RC电路的信号损失较少。因此，可编程均衡器200在较高频率的增益较高。
有效电阻Req和有效电容Ceq的特定选择或调整影响可编程均衡器200的频率响应。例如，参考图1D所示的示例性频率响应，Req和Ceq的选择或调整可能导致fc1和fc2附近的增益区域中的频移(向上或向下)，以及增益区域的增益量(更高或更低)。因此，通过适当地选择和/或改变Req和Ceq，可以实现补偿如图1B(虚线)所示的传输线120的频率响应的总体频率响应。
均衡器200有若干缺点。首先，每个可选电阻路径中的两个选择PMOS器件(PS1至PSN)产生跨它们的电压降(I*2Rds，其中Rds是每个设备的漏极-源极电阻)。因而，导通的输入PMOS器件P2或P4的源极处的电压明显低于Vdd。这降低了导通PMOS器件P2或P4的栅极-源极电压Vgs，这可能不利地影响设备的导通和输出信号的电压。为了在最坏的情况下解决这个问题，可以提高供电电压Vdd。然而，这导致更多的功率损耗。因此，据此所述，由于这些电压降，输出电压余量较少。
其次，选择PMOS器件(PS1至PSN)的栅极至源极电压(Vgs)在均衡器200的切换操作期间变化。这是因为在这些选择器件的源极处的电压，耦合到PMOS器件P2和P4的源极，依赖于输入信号Vin_p和Vin_n的状态，在高电平和低电平之间变化。变化的Vgs产生选择PMOS器件的漏极-源极电阻(Rds)变化。因为在每个可选电阻路径中存在两个选择PMOS器件，所以设备中的一个将具有不同的Vgs，并且因此具有与其他部件不同的Rds。如此，均衡器200不再对称，这产生输出信号的失真。
第三，由于对称性要求，每个可选电阻路径需要两个选择PMOS器件(PS1配对至PSN配对)，它消耗宝贵的集成电路(IC)裸片面积。第四，每个选择PMOS器件(PS1至PSN)增加了栅极到源极的寄生电容，这降低了均衡器200的高频率性能。
图3示出了根据本公开的另一方面的示例性可编程均衡器300的电路图。首先，均衡器300被制成单端的，而不是双端或差分的。这样做是为了消除均衡器200需要对称的要求。为了使均衡器300单端，向PMOS器件P4的栅极施加恒定的参考电压Vref(例如，Vdd/2或Vdd与接地之间的一些其他适当值)，并且向PMOS器件P2的栅极施加单端输入信号Vin。由于均衡器300不必对称，因此每个可选电阻路径包括单个选择PMOS器件(P11至P1N)。附加地，在每个可选电阻路径内，选择PMOS器件(P11至P1N)被配置成使得选择PMOS器件的源极耦合到(参考电压)PMOS器件P4的源极，选择PMOS器件的漏极耦合到电阻器(R1至RN)，并且栅极被配置用于接收路径选择信号(S11至SIN)。
均衡器300的优点如下：(1)消除对称性要求允许每个可选电阻路径被配置有单个选择PMOS器件–导致经由每个选择路径更少的IR损失(I*Rds对比2I*Rds)，并且因此，如先前讨论的那样，导致更多的输出电压余量；(2)选择PMOS器件连接到路径的Vref侧，以在均衡器的切换操作期间保持选择PMOS器件的Vgs基本上恒定(归因于基本恒定的参考电压Vref，PMOS器件P4的源极基本上是恒定的)–这减少了输出信号的失真；(3)需要较少的IC裸片面积来实施单个选择PMOS器件，而不是每个通路中的两个选择PMOS器件–或者备选地，单个选择PMOS器件可以制成两倍大，以减小它的电阻Rds，并且减少通过每条路径更多输出电压余量的IR损失；以及(4)由于在每个路径中一个选择PMOS器件而不是两个，减少栅极到源极寄生电容，从而导致均衡器300的高频率性能的改善。
如图所示，均衡器300的可变电容器Ceq可以被实施为M个可选电容路径(M≥2)，每个路径包括电容器(C1至CM)和单个选择PMOS器件(P21至P2M)。电容器C1至CM可以实施为片上电容器，诸如金属氧化物半导体电容器(MOS CAP)、金属绝缘体金属(MIM)电容器、以及金属氧化物金属(MOM)电容器。应当理解，诸如变容二极管之类的可变电容器可以代替一个或全部可选电容路径。
与可选电阻路径类似，每个可选电容路径的选择PMOS器件(P21至P2M)被定位成使得选择PMOS器件的源极耦合到(参考电压)PMOS器件P4的源极，选择PMOS器件的漏极耦合到电容器(C1至CM)，并且栅极被配置用于接收路径选择信号(S21至S2M)。通过具有单个选择PMOS器件及其耦合到参考电压PMOS器件P4的源极的电阻路径的优点也适用于电容路径。也就是说，由于在每个电容路径中存在单个选择PMOS器件，因此与包括两个选择PMOS器件的电容路径相比，存在较少IR损耗和较少的寄生电容量。进一步地，由于每个电容路径中的选择PMOS器件的源极耦合到参考电压PMOS器件P4的源极，所以Vgs和Rds基本上是恒定的，从而输出信号的失真较少。
均衡器300的操作类似于均衡器200的操作。因此，当单端输入电压Vin是逻辑高(高于参考电压)时，PMOS器件P4比PMOS器件P2导通更多。因此，电流(例如，<I)流过选择的均衡电路Req和Ceq从PMOS器件P1的漏极到PMOS器件P4的源极。相反，当单端输入电压Vin合逻辑地低(低于参考电压)时，PMOS器件P2比PMOS器件P4导通更多。因此，电流(例如，<I)流过选择的均衡电路Req和Ceq从PMOS器件P3的漏极到PMOS器件P2的源极。基于均衡电路的有效Req和Ceq，如先前讨论的那样，均衡器300表现出特定的频率增益响应。
图4示出了根据本公开的另一方面的另一示例性可编程均衡器400的电路图。特别地，均衡器400是先前讨论的PMOS均衡器300的NMOS版本。也就是说，均衡器400中的FET是n通道金属氧化物半导体(NMOS)FET(以下称为“NMOS器件”)。附加地，由于实施了NMOS，因此相对于PMOS均衡器300的器件，翻转均衡器400的器件的布置。
更具体地，可编程均衡器400包括串联耦合在第一电压轨(例如，Vdd)和第二电压轨(例如，接地)之间的第一负载电阻器RL1、NMOS器件N2、以及NMOS器件N1。均衡器400还包括串联耦合在Vdd和接地之间的第二负载电阻器RL2、NMOS器件N4、以及NMOS器件N3。均衡器400还包括电流镜电路402，用于生成NMOS器件N1和N3的栅极的偏置电压Vbias，以设置通过设备N1和N3的电流。NMOS器件N2的栅极被配置用于接收单端输入信号Vin，并且NMOS器件N4的栅极被配置用于接收参考电压Vref(例如，Vdd/2或Vdd和接地之间的一些其他适当值)。输出信号的正分量Vout_p和负分量Vout_N分别生成于NMOS器件N4和N2的漏极处。
可编程均衡器400还包括均衡电路，该均衡电路包括在NMOS器件N2和N4的源极之间并联耦合的N个可选电阻路径(N≥2)和M个可选电容路径(M≥2)。每个电阻路径包括与选择NMOS器件(N11至N1N)串联的电阻器(R1至RN)。每个选择NMOS器件(N11至N1N)包括耦合到参考电压NMOS器件N4的源极的源极、耦合到对应的电阻器(R1至RN)的漏极，以及包括被配置用于接收对应的选择信号(S11到S1N)的栅极。基于选择信号S11至S1N的状态，选择的并联电阻路径在NMOS器件N2和N4的源极之间提供等效电阻Req。
类似地，每个电容路径包括与选择NMOS器件(N21至N2M)串联的电容器(C1至CM)。每个选择NMOS器件(N21至N2M)包括耦合到参考电压NMOS器件N4的源极的源极、耦合到对应的电容器(C1至CN)的漏极、以及被配置用于接收对应的选择信号(S21至S2M)的栅极。基于选择信号S21至S2M的状态，选择的并联电容路径在NMOS器件N2和N4的源极之间提供等效电容Ceq。应当理解，诸如变容二极管之类的可变电容器可以代替一个或全部可选电容路径。
在操作中，由电流镜电路402控制的NMOS器件N1和N3设定电流通过均衡部件Req和Ceq。输入NMOS N2基于输入信号Vin操作为电流引导设备。例如，如果输入电压Vin是逻辑高，则NMOS器件N2比NMOS器件N4导通更多。因此，电流(例如，<I)流过均衡部件Req和Ceq从NMOS器件N2的源极到NMOS器件N3的漏极。相反，如果输入电压Vin是逻辑低，则NMOS器件N4比NMOS器件N2导通更多。因此，电流(例如，<I)流过均衡部件Req和Ceq从NMOS器件N4的源极到NMOS器件N1的漏极。选择的均衡部件Req和Ceq的RC电路为可编程均衡器400提供期望的频率增益响应。
图5示出了根据本公开的另一方面的另一示例性可编程均衡器500的电路图。特别地，均衡器500是先前讨论的单端PMOS均衡器300的差分信号版本。也就是说，代替的单端输入信号Vin和参考电压Vref被施加到PMOS器件P2和P4的各个栅极，输入差分信号的正分量Vin_p和负分量Vin_n被施加到均衡器500中的PMOS器件P2和P4的各个栅极。
进一步，归因于差分信号均衡器的对称性要求，每个可选电阻路径包括位于成对的电阻器(R1对至RN对)之间的单个选择PMOS器件(P1至P1N)。类似地，每个可选电容路径包括位于成对的选择PMOS器件(P21至P2M)之间的电容器(对应C1至CM)。应当理解，诸如变容二极管之类的可变电容器可以代替一个或全部可选电容路径。
在操作中，当输入电压的正分量Vin_p和负分量Vin_n分别为高逻辑电压和低逻辑电压时，PMOS器件P4和P2分别导通和截止。因此，电流(例如，基本上为I)流过选择的均衡电路Req和Ceq从PMOS器件P1的漏极到PMOS器件P4的源极。相反，当输入电压的正分量Vin_p和负分量Vin_n分别为低逻辑电压和高逻辑电压时，PMOS器件P2和P4分别导通和截止。因此，电流(例如，基本上为I)流过选择的均衡电路Req和Ceq从PMOS器件P3的漏极到PMOS器件P2的源极。基于均衡电路的有效Req和Ceq，如前述讨论，均衡器500表现出特定的频率增益响应。
图6示出了根据本公开的另一方面的再一示例性可编程均衡器600的电路图。特别地，均衡器600是先前讨论的PMOS均衡器500的NMOS版本。也就是说，均衡器600中的FET代替NMOS器件。附加地，由于NMOS实施，相对于PMOS均衡器500的器件，翻转NMOS均衡器600的器件的布置。
在操作中，当输入电压的正分量Vin_p和负分量Vin_n分别为高逻辑电压和低逻辑电压时，NMOS器件N2和N4分别导通和截止。因此，电流(例如，基本上为I)流过选择的均衡电路Req和Ceq从NMOS器件N2的源极到NMOS器件N3的漏极。相反，当输入电压的正分量Vin_p和负分量Vin_n分别为低逻辑电压和高逻辑电压时，NMOS器件N4和N2分别导通和截止。因此，电流(例如，基本上为I)流过选择的均衡电路Req和Ceq从NMOS器件N4的源极到NMOS器件N1的漏极。基于均衡电路的有效Req和Ceq，如先前讨论，均衡器600表现出特定的频率增益响应。
图7示出了根据本公开的另一方面的均衡输入信号的示例性方法700的流程图。根据方法700，生成电流(框702)。例如，参考均衡器300和500，PMOS器件P1和P3是用于生成电流部件的示例。参考均衡器400和600，NMOS器件N1和N3是用于生成电流部件的示例。
进一步，根据方法700，基于输入信号，电流的至少一部分被引导通过均衡电路(框704)。例如，参考均衡器300和500，PMOS器件P2和P2/P4是基于单端输入信号Vin或分别基于差分输入信号Vin_p和Vin_n，用于引导电流的至少一部分通过均衡电路Req-Ceq的部件的示例。参考均衡器400和600，NMOS器件N2和N2/N4是用于基于单端输入信号Vin或分别基于差分输入信号Vin_p和Vin_n的引导电流的至少一部分通过均衡电路Req-Ceq的部件的示例。
附加地，根据方法700，通过电阻器件提供电流的至少一部分以生成输出信号(框706)。例如，参考均衡器300和500，电阻器件RL1和RL2与PMOS器件P2和P4的耦合是用于提供通过电阻器件电流的至少一部分的部件的示例。参考均衡器400和600，电阻器件RL1和RL2与NMOS器件N2和N4的耦合是用于提供通过电阻器件电流的至少一部分的部件的示例。
尽管在本文所述的示例性可编程均衡器的讨论中，已经描述了均衡器以对输入信号施加可编程频率增益响应以补偿输入信号被接收的传输线的固有频率响应，可以理解，更一般地，均衡器或装置可以用于其他应用中，诸如滤波应用。取决于所期望的应用，本文所述的可编程均衡器的均衡部件或电路可以被配置成附加地包括可变电感器或多个可选感应路径，或可变/可选电阻器、电容器和电感器的其他组合。
提供对本公开的先前描述以使得本领域任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且本文定义的一般原理可以应用于其他变型而不脱离本公开的精神或范围。因此，本公开不旨在限于本文所述的示例，而是符合与本文公开的原理和新颖特征相一致的最广范围。

Claims (25)

1.一种用于信号均衡或滤波的装置，包括：
第一场效应晶体管FET，包括第一栅极、第一漏极和第一源极，其中所述第一栅极被配置用于接收输入信号；
第二FET，包括第二栅极、第二漏极和第二源极，其中所述第二栅极被配置用于接收恒定参考电压；以及
多个可选电阻路径，其中每个可选电阻路径包括在所述第一源极和所述第二源极之间的串联耦合的电阻器和选择FET，其中所述选择FET被配置用于基于选择信号耦合在所述第一源极和所述第二源极之间的对应可选电阻路径，以及其中所述选择FET包括直接耦合至所述第二源极的源极。
2.根据权利要求1所述的装置，还包括：
第三FET，包括第三栅极、第三漏极和第三源极；
第一负载电阻器，在第一电压轨和第二电压轨之间与所述第一FET和所述第三FET串联耦合；
第四FET，包括第四栅极、第四漏极和第四源极，其中所述第四FET的所述第四栅极和所述第三FET的所述第三栅极被耦合在一起并且被配置用于接收用于设置通过所述第三FET和所述第四FET的漏极-源极电流的偏置电压；
第二负载电阻器，在所述第一电压轨和所述第二电压轨之间与所述第二FET和所述第四FET串联耦合，其中在位于所述第一FET和所述第一负载电阻器之间的第一节点以及位于所述第二FET和所述第二负载电阻器之间的第二节点产生输出信号。
3.根据权利要求1所述的装置，其中所述第一FET和所述第二FET分别包括第一PMOS器件和第二PMOS器件。
4.根据权利要求3所述的装置，其中所述选择FET包括选择PMOS FET，所述选择PMOSFET包括耦合到对应的可选电阻路径的所述电阻器的漏极、以及被配置用于接收所述选择信号的栅极。
5.根据权利要求1所述的装置，其中所述第一FET和所述第二FET分别包括第一NMOS器件和第二NMOS器件。
6.根据权利要求5所述的装置，其中所述选择FET包括选择NMOS FET，所述选择NMOSFET包括耦合到对应的可选电阻路径的所述电阻器的漏极、以及被配置用于接收所述选择信号的栅极。
7.根据权利要求1所述的装置，还包括可变电容元件，所述可变电容元件耦合在所述第一源极和所述第二源极之间。
8.根据权利要求1所述的装置，还包括多个可选电容路径，其中每个可选电容路径包括电容器，所述电容器与另一选择器件串联耦合，并且其中所述另一选择器件被配置用于基于另一选择信号来耦合所述第一源极和所述第二源极之间的对应的可选电容路径。
9.根据权利要求1所述的装置，其中所述第一FET和所述第二FET分别耦合在第一电压轨和第二电压轨之间，其中所述第一电压轨被配置用于接收第一轨电压，其中所述第二电压轨被配置用于接收第二轨电压，以及其中所述恒定参考电压基本上在所述第一轨电压和所述第二轨电压之间的中间。
10.根据权利要求1所述的装置，其中所述每个可选电阻路径仅包括所述电阻器和所述选择FET。
11.一种基于输入信号生成输出信号的方法，包括：
生成电流；
引导所述电流的至少一部分通过第一场效应晶体管FET和第二FET的相应的第一源极和第二源极之间的均衡电路，其中响应于所述输入信号的第一逻辑电压，所述电流的至少一部分从所述第一源极到所述第二源极被引导通过所述均衡电路，其中响应于所述输入信号的第二逻辑电压，所述电流的至少一部分从所述第二源极到所述第一源极被引导通过所述均衡电路，其中所述均衡电路包括多个可选电阻路径，其中每个可选电阻路径包括在所述第一源极和所述第二源极之间的串联耦合的电阻器和选择FET，其中所述选择FET被配置用于基于选择信号来耦合所述第一源极和所述第二源极之间的对应的可选电阻路径，其中所述选择FET包括直接耦合到所述第二源极的源极，以及其中从所述第一源极向所述第二源极引导所述电流的至少一部分通过所述均衡电路包括：
施加所述第一逻辑电压至所述第一FET的第一栅极；以及
施加恒定参考电压至所述第二FET的第二栅极，其中所述恒定参考电压在所述第一逻辑电压和所述第二逻辑电压之间；以及
提供所述电流的至少一部分通过电阻器件以生成所述输出信号。
12.根据权利要求11所述的方法，其中所述第一FET和所述第二FET分别包括第一PMOS器件和第二PMOS器件，以及其中引导所述电流的至少一部分从所述第一源极到所述第二源极通过所述均衡电路包括：
施加所述第一逻辑电压到所述第一PMOS器件的第一栅极；以及
施加所述恒定参考电压到所述第二PMOS器件的第二栅极，其中所述第一逻辑电压大于所述参考电压。
13.根据权利要求11所述的方法，其中所述第一FET和所述第二FET分别包括第一PMOS器件和第二PMOS器件，以及其中引导所述电流从所述第二源极到所述第一源极通过所述均衡电路包括：
施加所述第二逻辑电压到所述第一PMOS器件的第一栅极；以及
施加所述恒定参考电压到所述第二PMOS器件的第二栅极，其中所述第二逻辑电压小于所述参考电压。
14.根据权利要求13所述的方法，其中所述选择FET包括第三PMOS器件。
15.根据权利要求11所述的方法，其中所述第一FET和所述第二FET分别包括第一NMOS器件和第二NMOS器件，以及其中引导所述电流从所述第一源极到所述第二源极通过所述均衡电路包括：
施加所述第一逻辑电压到所述第一NMOS器件的第一栅极；以及
施加所述恒定参考电压到所述第二NMOS器件的第二栅极，其中所述第一逻辑电压大于所述参考电压。
16.根据权利要求15所述的方法，其中所述选择FET包括第三NMOS器件。
17.根据权利要求11所述的方法，其中所述恒定参考电压基本上在所述第一逻辑电压和所述第二逻辑电压之间的中间。
18.根据权利要求11所述的方法，其中所述每个可选电阻路径仅包括所述电阻器和所述选择FET。
19.一种用于基于输入信号生成输出信号的装置，包括：
用于生成电流的部件；
用于引导所述电流的至少一部分通过第一场效应晶体管FET和第二FET的相应的第一源极和第二源极之间的均衡电路的部件，其中响应于所述输入信号的第一逻辑电压，所述电流的至少一部分从所述第一源极到所述第二源极被引导通过所述均衡电路，其中响应于所述输入信号的第二逻辑电压，所述电流的至少一部分从所述第二源极到所述第一源极被引导通过所述均衡电路，其中所述均衡电路包括多个可选电阻路径，其中每个可选电阻路径包括在所述第一源极和所述第二源极之间的串联耦合的电阻器和选择FET，其中所述选择FET被配置用于基于选择信号来耦合所述第一源极和所述第二源极之间的对应的可选电阻路径，其中所述选择FET包括直接耦合到所述第二源极的源极，以及其中用于引导所述电流的至少一部分从所述第一源极到所述第二源极通过所述均衡电路的部件包括：
用于施加所述第一逻辑电压至第一FET的第一栅极的部件；以及
用于施加恒定参考电压至所述第二FET的第二栅极的部件，其中所述恒定参考电压在所述第一逻辑电压和所述第二逻辑电压之间；以及
用于提供所述电流的至少一部分通过电阻器件以生成所述输出信号的部件。
20.根据权利要求19所述的装置，其中所述第一FET和所述第二FET分别包括第一PMOS器件和第二PMOS器件，以及其中用于引导所述电流的部件包括：
用于施加所述第一逻辑电压或所述第二逻辑电压到所述第一PMOS器件的第一栅极的部件；以及
用于施加所述恒定参考电压到所述第二PMOS器件的第二栅极的部件，其中所述第一逻辑电压大于所述参考电压，或者所述第二逻辑电压小于所述参考电压。
21.根据权利要求20所述的装置，其中所述选择FET包括第三PMOS器件。
22.根据权利要求19所述的装置，其中所述第一FET和所述第二FET分别包括第一NMOS器件和第二NMOS器件，以及其中用于引导所述电流的部件包括：
用于施加所述第一逻辑电压或所述第二逻辑电压到所述第一NMOS器件的第一栅极的部件；以及
用于施加所述恒定参考电压到所述第二NMOS器件的第二栅极的部件，其中所述第一逻辑电压大于所述参考电压，或者所述第二逻辑电压小于所述参考电压。
23.根据权利要求22所述的装置，其中所述选择FET包括第三NMOS器件。
24.根据权利要求19所述的装置，其中所述恒定参考电压基本上在所述第一逻辑电压和所述第二逻辑电压之间的中间。
25.根据权利要求19所述的装置，其中所述每个可选电阻路径仅包括所述电阻器和所述选择FET。
CN201680018981.XA 2015-03-30 2016-03-09 可编程高速均衡器及相关方法 Active CN107438986B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562140364P 2015-03-30 2015-03-30
US62/140,364 2015-03-30
US14/792,441 2015-07-06
US14/792,441 US9825626B2 (en) 2015-03-30 2015-07-06 Programmable high-speed equalizer and related method
PCT/US2016/021617 WO2016160294A1 (en) 2015-03-30 2016-03-09 Programmable high-speed equalizer and related method

Publications (2)

Publication Number Publication Date
CN107438986A CN107438986A (zh) 2017-12-05
CN107438986B true CN107438986B (zh) 2020-06-23

Family

ID=55629116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680018981.XA Active CN107438986B (zh) 2015-03-30 2016-03-09 可编程高速均衡器及相关方法

Country Status (6)

Country Link
US (1) US9825626B2 (zh)
EP (1) EP3278523A1 (zh)
JP (1) JP2018514997A (zh)
KR (1) KR20170134420A (zh)
CN (1) CN107438986B (zh)
WO (1) WO2016160294A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418163B1 (en) * 2020-06-11 2022-08-16 Marvell Asia Pte Ltd. Constant-bandwidth linear variable gain amplifier
US11606089B2 (en) * 2020-07-27 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling system, method of operating same, and method of fabricating same
TWI779509B (zh) * 2021-03-08 2022-10-01 瑞昱半導體股份有限公司 通道損失補償電路
US11863170B1 (en) * 2022-07-21 2024-01-02 Synopsys, Inc. Unwanted peak reduction in equalizer
CN115314104B (zh) * 2022-08-09 2024-03-12 无锡飞龙九霄微电子有限公司 一种低噪声的rssi电路及工作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685933A1 (en) * 1994-06-02 1995-12-06 Mitsubishi Denki Kabushiki Kaisha Differential amplifier
US5905398A (en) * 1997-04-08 1999-05-18 Burr-Brown Corporation Capacitor array having user-adjustable, manufacturer-trimmable capacitance and method
CN1992687A (zh) * 2005-12-20 2007-07-04 阿尔特拉公司 信号调整接收器电路
CN101286959A (zh) * 2007-04-09 2008-10-15 凌旭科技股份有限公司 适用于串行通信连接的时钟和数据恢复电路的可适性均衡器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100461969B1 (ko) * 2001-12-13 2004-12-17 매그나칩 반도체 유한회사 Ｃｍｏｓ 공정을 통해 구현된 지수함수 발생기 및 그를이용한 가변이득증폭기
US7079575B2 (en) 2002-01-30 2006-07-18 Peter Ho Equalization for crosspoint switches
US6937054B2 (en) * 2003-05-30 2005-08-30 International Business Machines Corporation Programmable peaking receiver and method
US7061273B2 (en) 2003-06-06 2006-06-13 Rambus Inc. Method and apparatus for multi-mode driver
US7391829B2 (en) 2003-07-02 2008-06-24 Intel Corporation Apparatus, system and method for receiver equalization
US7639736B2 (en) 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
EP2375661B1 (en) 2005-01-20 2018-09-26 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
KR100729342B1 (ko) * 2005-02-17 2007-06-15 삼성전자주식회사 ｄＢ 선형 이득의 제어가 가능한 ＣＭＯＳ 가변 이득 증폭기
US7598811B2 (en) * 2005-07-29 2009-10-06 Broadcom Corporation Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
JP4861047B2 (ja) 2006-04-24 2012-01-25 株式会社東芝 電圧発生回路及びこれを備える半導体記憶装置
JP4979344B2 (ja) * 2006-10-30 2012-07-18 ルネサスエレクトロニクス株式会社 信号検知回路
JP4957405B2 (ja) * 2007-06-27 2012-06-20 富士通セミコンダクター株式会社 信号波形等化回路及び受信回路
US20090190648A1 (en) * 2008-01-18 2009-07-30 Rohm Co., Ltd. Differential transmitter
JP2009171403A (ja) * 2008-01-18 2009-07-30 Rohm Co Ltd 差動トランスミッタ
JP2009171406A (ja) * 2008-01-18 2009-07-30 Rohm Co Ltd イコライザおよびそれを用いたセレクタ
FR2937433B1 (fr) 2008-10-16 2010-11-26 St Microelectronics Sa Circuit d'entree/sortie avec bloc de compensation.
US7961007B2 (en) * 2009-04-30 2011-06-14 Apple Inc. Receiver to match delay for single ended and differential signals
US9054645B1 (en) * 2013-11-15 2015-06-09 Xilinx, Inc. Programmable receivers implemented in an integrated circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0685933A1 (en) * 1994-06-02 1995-12-06 Mitsubishi Denki Kabushiki Kaisha Differential amplifier
US5905398A (en) * 1997-04-08 1999-05-18 Burr-Brown Corporation Capacitor array having user-adjustable, manufacturer-trimmable capacitance and method
CN1992687A (zh) * 2005-12-20 2007-07-04 阿尔特拉公司 信号调整接收器电路
CN101286959A (zh) * 2007-04-09 2008-10-15 凌旭科技股份有限公司 适用于串行通信连接的时钟和数据恢复电路的可适性均衡器

Also Published As

Publication number Publication date
US20160294383A1 (en) 2016-10-06
US9825626B2 (en) 2017-11-21
EP3278523A1 (en) 2018-02-07
CN107438986A (zh) 2017-12-05
WO2016160294A1 (en) 2016-10-06
JP2018514997A (ja) 2018-06-07
KR20170134420A (ko) 2017-12-06

Similar Documents

Publication Publication Date Title
CN107438986B (zh) 可编程高速均衡器及相关方法
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
CN110915135B (zh) 用于实施差分输入接收器的电路和方法
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
US9013222B2 (en) Equalizer circuit and receiver circuit including the same
US7982538B2 (en) Differential output circuit and communication device
CN107959497B (zh) 被配置用于流电隔离信令的集成电路及配备集成电路的方法
US10998720B2 (en) T-coil enhanced ESD protection with passive equalization
KR102112199B1 (ko) 데이터 전송 채널을 이퀄라이징하기 위한 시스템 및 이를 포함하는 디스플레이
CN108352836B (zh) 具有改进的电源噪声抑制的可变增益放大器
US9281974B1 (en) Equalizer circuitry having digitally controlled impedances
US9106193B2 (en) Variable gain amplifier
US8493092B2 (en) Linear equalizer
US9325319B1 (en) Continuous time linear equalization for current-mode logic with transformer
US20170187399A1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
US7659747B2 (en) Transmission device
CN108736906B (zh) 具有用于限制通过阻抗失配的损失的装置的传输线
CN110650105B (zh) 一种自适应连续时间线性均衡的宽带有源线性均衡器电路
US7518424B2 (en) Slew rate controlled output circuit
US7847585B2 (en) Source follower with active inductance as a load
US9425999B1 (en) Process-voltage-temperature (PVT) invariant continuous time equalizer
JP2016096497A (ja) イコライザ回路及び半導体集積装置
US8228093B2 (en) Data communication circuit, transmission apparatus, reception apparatus, and transmission/reception system
JP2011182266A (ja) 差動信号受信回路及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant