CN107094034B - 用于高速接收器电路的增大增益的设备和计算系统 - Google Patents

用于高速接收器电路的增大增益的设备和计算系统 Download PDF

Info

Publication number
CN107094034B
CN107094034B CN201610885865.XA CN201610885865A CN107094034B CN 107094034 B CN107094034 B CN 107094034B CN 201610885865 A CN201610885865 A CN 201610885865A CN 107094034 B CN107094034 B CN 107094034B
Authority
CN
China
Prior art keywords
transistor
coupled
differential amplifier
impedance circuit
negative impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610885865.XA
Other languages
English (en)
Other versions
CN107094034A (zh
Inventor
K·张
S·贾科尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107094034A publication Critical patent/CN107094034A/zh
Application granted granted Critical
Publication of CN107094034B publication Critical patent/CN107094034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
    • H03F1/483—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/16—Control of transmission; Equalising characterised by the negative-impedance network used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/378—A variable capacitor being added in the output circuit, e.g. collector, drain, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45081—Indexing scheme relating to differential amplifiers the common mode signal being level shifted before using it for controlling or adding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明描述了高速接收器电路和方法。本发明提供了GPA实施例。在一些实施例中，提供了具有负电容单元的GPA级。

Description

用于高速接收器电路的增大增益的设备和计算系统
本申请为分案申请，其原申请是于2015年5月27日(国际申请日为2013年6月13日)向中国专利局提交的专利申请，申请号为201380062024.3，发明名称为“高速接收器电路和方法”。
技术领域
本发明总体上涉及高频接收器，并且具体而言，涉及用于高频应用的增益峰化放大器和均衡。
背景技术
串行I/O接口正在以不断增大的速度被驱动。例如，芯片至芯片通道可以以28Gb/s或更高的速率进行操作。由于严重的传输线路损耗和相当大的信号反射，这种通道对于串行I/O设计变得更有挑战性。其对于设计并实施诸如通常用于高频串行I/O接收器中的增益峰化放大器(GPA)等的接收器放大器尤其有挑战性。(GPA有时也被称为CTLE，连续时间线性均衡放大器)。
发明内容
在本发明的一方面中，公开了一种设备，其包括：第一晶体管，所述第一晶体管具有用于接收第一输入信号的栅极；第二晶体管，所述第二晶体管具有用于接收第二输入信号的栅极；第一电阻器件，所述第一电阻器件耦合到所述第一晶体管和第一供电节点；第二电阻器件，所述第二电阻器件耦合到所述第二晶体管和所述第一供电节点；第一电容器件，所述第一电容器件耦合到所述第一晶体管和所述第二晶体管；第三晶体管，所述第三晶体管具有耦合到所述第一晶体管的栅极端子；第四晶体管，所述第四晶体管具有耦合到所述第二晶体管和所述第三晶体管的栅极端子，其中，所述第三晶体管的栅极端子耦合到所述第四晶体管；以及第二电容器件，所述第二电容器件耦合到所述第三晶体管和所述第四晶体管。
在本发明的另一方面中，公开了一种能够增大增益的设备，所述设备包括：差分放大器，所述差分放大器耦合到电阻元件和第一电容元件，以使得所述第一电容元件和所述电阻元件耦合到所述差分放大器的第一晶体管和第二晶体管；以及负阻抗电路，所述负阻抗电路具有交叉耦合的晶体管和耦合到所述交叉耦合的晶体管的第二电容元件，其中，所述负阻抗电路耦合到所述差分放大器。
在本发明的又一方面中，公开了一种计算系统，其包括：第一集成电路(IC)，所述第一集成电路(IC)具有用于发送比特流的发射器；传输介质；以及第二IC，所述第二IC经由所述传输介质而耦合到所述第一IC，所述第二IC具有用于接收所述比特流的接收器，其中，所述比特流用于提供第一输入信号和第二输入信号，并且其中，所述接收器包括：第一晶体管，所述第一晶体管具有用于接收第一输入信号的栅极；第二晶体管，所述第二晶体管具有用于接收第二输入信号的栅极；第一电阻器件，所述第一电阻器件耦合到所述第一晶体管和第一供电节点；第二电阻器件，所述第二电阻器件耦合到所述第二晶体管和所述第一供电节点；第一电容器件，所述第一电容器件耦合到所述第一晶体管和所述第二晶体管；第三晶体管，所述第三晶体管具有耦合到所述第一晶体管的栅极端子；第四晶体管，所述第四晶体管具有耦合到所述第二晶体管和所述第三晶体管的栅极端子，其中，所述第三晶体管的栅极端子耦合到所述第四晶体管；以及第二电容器件，所述第二电容器件耦合到所述第三晶体管和所述第四晶体管。
附图说明
在附图的图中通过示例的方式而非限制的方式示出了本发明的实施例，在附图中，相似的附图标记指代相似的要素。
图1显示了具有三个级联级的常规复合增益峰化放大器(GPA)。
图2显示了用于图1的复合GPA的常规gm-RL GPA级。
图3是根据一些实施例的显示单个GPA增益级的示图。
图4显示了根据一些实施例的由三个级联GPA级形成的复合GPA放大器。
图5显示了根据一些实施例的具有自适应均衡和诸如图4的放大器之类的复合放大器的接收器。
图6是根据一些实施例的更详细地显示图3的GPA级的电路。
图7是根据一些实施例的显示用于复合放大器中的GPA的偏移控制拓扑结构的示图。
图8A-8C是根据一些实施例的显示用于控制偏移控制拓扑结构的电压偏移检测概念的示图。
图9显示了根据一些实施例的GPA偏移检测的真值表。
图10A和10B示出了根据一些实施例的用于使用复合GPA来使频率响应成形的第一模式和第二模式。
图11显示了根据一些实施例的用于LC-LC双谐振电路的电路布局实施方式。
图12显示了根据一些实施例的用于级联的SDG-Gm和LC-Tia块的AC等效电路。
图13显示了根据一些实施例的用于负电容单元和输入导纳的AC等效电路。
图14显示了根据一些实施例的用于级联的SDG-Gm和LC-Tia块的AC等效电路，并且SDG-Gm和LC-Tia块包括负电容单元。
图15是根据一些实施例的显示具有复合GPA和利用装箱的边沿均衡的接收器的示图。
图16A是根据一些实施例的显示具有理想均衡的过零分布图的示图。
图16B是根据一些实施例显示的具有过度均衡的过零分布图的示图。
图16C是根据一些实施例显示的具有不足均衡的过零分布图的示图。
图17是根据一些实施例的显示UI装箱标准的图表。
图18显示了根据一些其它实施例的显示UI装箱标准的图表。
具体实施方式
图1显示了具有三个级联级的常规复合增益峰化放大器(GPA)，并且图2显示了常规GPA级电路实施方式。如图2所示，可以利用Gm-RL拓扑结构来设计这种现有GPA解决方案。不幸的是，这种电路具有许多限制。可获得的GPA增益-带宽乘积，其作为放大器的最大速度能力的指示，主要由输出RC时间常数，即RL*Cout来确定，其中，Cout是输出负载和总寄生。跨导(Gm或gm)与项IR*W/L(W和L分别对应于所用晶体管的宽度和长度)的平方根成比例。因此，需要偏置电流IR和器件尺寸W/L中的相当大的增量来做出实质的gm变化。
此外，RL还受到输出DC共模电平的条件的限制，以确保差动对放大器的足够的饱和裕量(输出DC＝Vcc-RL*IR)。两个级联的相同增益级给出了36％的带宽减小，而三个级联的相同增益级给出了48％的带宽减小。
对于高频应用，通过利用RL与额外电感器的串联组合替换RL来修改设计(如图2所示)。然而，大多数前述缺点仍适用于该衍生的gm-RL拓扑结构。因此，可能期望新的方案。
图3显示了根据一些实施例的GPA级。该GPA电路包括如图所示地耦合的源极退化跨导级(SDG-Gm)、负电容单元(Negative-Cap)和具有LC谐振电路的跨阻抗级(LC-Tia)。每级中的负电容单元用来消除SDG-Gm部分的输出处的内部节点上的电容，这允许提升放大器级的增益。例如，这与图2的现有技术GPA级相反，现有技术GPA级使用输出电压RL负载。具有内部设置的负电容单元的GPA级反而使用例如NMOS器件的受控器件作为具有高输出阻抗的电流源。
为了获得大的(如果不是最大的)增益峰化性能，可以由级联在一起的这些级中的两个或更多级来形成复合GPA。例如，图4显示了Cherry-Hooper放大器拓扑结构中的级联在一起这些级中的三个级，该放大器拓扑结构具有用于控制增益参数的控制信号(Vcnt)，以改进整个放大器的总体增益-带宽响应。因此，图4的复合(Cherry-Hooper型)放大器与由现有技术GPA级中的简单地级联在一起的三个级形成的放大器不同。
图5是具有速度增强的均衡技术的接收器的方框图，该接收器采用如本文中所公开的具有负电容单元并且具有偏移和共模控制的GPA级。在功能上，所公开的全速增益峰化放大器(GPA)级可以提供CTLE的第一级，以更好地控制数据眼图的开口，并且因此维持随后的数字均衡(例如，DFE和CDR块)中的适当操控。可以控制GPA以通过提升输入数据的高频强度、并且还通过在需要时抑制低频分量来补偿输入传输通道的总体低通频率响应特性并且减轻符号间干扰(ISI)效应。足够的带宽和增益峰化特性(即增益量和增益斜率相对于频率)可以用于获得良好的GPA设计。
图6示出了用于图3的单个GPA增益级的可能的电路实施例。基本上，SDG-Gm和LC-Tia块被形成为具有Cherry-Hooper拓扑结构的RC退化放大器，以支持高频均衡。并联负电容单元用于使SDG-Gm部分与LC-Tia块之间的寄生电容最小化，并且其进一步提升了GPA增益级的AC性能。LC-LC块用作由Mp5/Mn3和Mp6/Mn4形成的反相器的反馈元件。它们对应于彼此串联的谐振电路(例如参见用于示例性IC芯片实施方式的图11)。
在SDG-Gm块中，可变电容(VarC)和可变电阻(VarR)都用于控制接收器均衡。用于控制VarC的信号确定操作频带上的GPA AC增益斜率。通常期望产生与传输线路的逆传递函数匹配的AC响应。可变电阻器(VarR)设定低频增益并且提供最大峰值增益与低频增益的适当比例。可变电阻器网络(VarR)的两个电阻器串之间的探测端子vcm用于进行先前级联的增益级上的输出共模检测。
如图所示，所描绘的负电容单元由具有分路电容器的交叉耦合的NMOS电路形成。负电容单元用来消除SDG-Gm与LC-Tia块之间的寄生电容。(同样参见用于单独的以及集成到SDG-Gm和LC-Tia块中的负电容单元的AC分析的图12-14)。
NMOS器件(Mn1和Mn2)被偏置在标称DC电流，但另一方面，NMOS器件还受到端子Vos1和Vos2控制，以校正LC-Tia输出端口的Vout处的输出偏移电压。在电源开启并且接收器处于校准模式时，尽可能快地首先(即使并不总是)完成该偏移校正方案。
在负电容块中，两个P型电流镜(Mmr1和Mmr2)用于对交叉耦合的PMOS器件(Mp3和Mp4)进行偏置，并且还用于调整LC-Tia输出端口处的输出共模电压Vout的DC电平。Voctr信号控制负电容单元的偏置电流，并且因此控制峰化增益并且还控制总体复合GPA放大器的增益/带宽。
在LC-Tia块中，包含了具有局部反馈(跨它们的输入和输出的LC-LC)的一对CMOS反相器。在反馈路径中利用了受控电阻器和双LC谐振电路(例如，图11的LC/LC单元)，用于热和工艺变化补偿以及高频增益峰化。
可以选择不同的电感和电容值来在LC/LC单元处获得双谐振频率，以加宽GPA增益级中的每一个的增益峰化特性。对于三级GPA，利用LC组合的三个不同值来设计LC/LC单元的三个不同谐振频率，从而可以优化总体AC增益峰化特性，以使其与传输线路的期望的逆传递函数匹配。(在图10A和10B中可以看到这种增益峰化的说明，其显示了三个级联的增益级中的每一个的贡献。图10A显示了用于使复合GPA的传递响应成形以与传输线路逆向匹配的第一模式。图10B显示了第二模式，其简单地使目标频率区最大化。注意，虚线(用于目标峰值增益频率)略微移动到实际峰值的左侧以解释PVT不一致性。)
在一些实施例中，利用位于具有串联电阻器的反馈路径中的LC/LC单元来实施LC-Tia块。为了节省芯片面积，可以利用如图11所示的单个差动电感器模板(例如，布局p单元)来实施一个单个LC/LC单元中的两个电感器。在该实施例中，电感器的每个腿并联连接到变容二极管C1(或C2)作为双谐振LC/LC电路的一半。
图7是根据一些实施例的复合GPA的简便表示。其显示如何在复合放大器的三个后续增益级上检测每个增益级的输出共模电压。在一些实施例中，可以重复使用相同的差动对电路作为共模反馈网络的部分，以避免高速数据路径上的额外负载。如该图所示，可以使用用于输出共模稳定的DC控制方法。该输出共模反馈(CMFB)网络可以基于如下来设计：(i)避免至高速数据路径上的额外负载，以及(ii)在不引入由于使用附加CMFB电路而引起的器件不匹配错误的情况下探测真正的电路路径。偏移电压校正可以在第一增益级的输入端口处完成，或者可以在每个个体增益级处进行校正。
图8A到8C呈现了偏移电压检测概念。基本上，首先(如果不是唯一的)在接收器的通电校准循环中执行个体级偏移校正，其中可以逐级校准输出偏移级。在接收器的正常操作模式中，可以使用数据过渡边沿(上升/下降沿)分布(在眼图处呈现)的方法来在采样器处检测整个GPA的实时偏移电压。可以基于图8A-8C来在接收器的数字部分中(或其它位置)操作偏移控制例程以控制偏移(使用图6中的Vos1和Vos2端子)，以使上升沿和下降沿分布充分对齐，如图8A所示。对齐例程基于上升沿/下降沿相对于相位内插(PI)时钟边沿的分布分析来确定偏移极性。校正信号(Vos1和Vos2)然后可以反馈回到输入偏置电路，用于进行偏移校正。该偏移电压校正控制旨在按照bang-bang方案来进行操作。图9的图表是数据过渡边沿相对于偏移电压极性的可能的条件的真值表。参考图6和7，在Vocmm1和Vocmm2处拾取共模电压并且将共模电压馈送到低通滤波器(LPF)中。用于前级的共模控制信号由来自每个后续级的LPF输出产生，以控制负电容单元中的电流电平。统计分析的分布指示偏移是否为正，导致差Vos1-Vos2控制GPA级以使其更负，反之亦然。
(注意，一个数字检测电路(图5的右半部分)可以用于如上所述的偏移校正、并且可以用于本公开内容稍后论述的数字均衡。)
参考图12，将呈现不包括负电容单元的级联的SDG-Gm和LC-Tia块的AC分析。可以如本文所示地导出传递函数和有效带宽，从级联的SDG-Gm和LC-Tia的一阶AC传递函数开始：
Figure GDA0002959430760000071
其中，
Figure GDA0002959430760000072
并且gmTIA＝gmP2+gmN2
Figure GDA0002959430760000073
Figure GDA0002959430760000074
注意：
Figure GDA0002959430760000075
不包括负电容单元的近似有效带宽(主导极点)可以被表示为：
Figure GDA0002959430760000076
ω对于Zf*Cout不太敏感。
图13显示了负电容单元的AC等效电路。输入导纳Yin被导出并且可以被表示为等效电阻Req和等效电容Ceq。输入导纳Yin＝Req+Ceq，并且Req和Ceq可以被如下表示：
Figure GDA0002959430760000081
并且
Figure GDA0002959430760000082
图14显示了组合的两个AC等效电路。如图可见，由于包含负电容单元，所以可以改进每个个体GPA增益级的AC性能。Ceq减小了总Cgs的寄生(PMOS和NMOS二者以及其它附加的寄生)。另外，Req呈现为负电阻，其同样有益于减小LC-Tia的输入电阻，因为由SDG-Gm产生的AC电流信号可以更有效地耦合到LC-Tia块中。因此，可以利用包含负电容单元来进一步增强GPA增益级的AC性能。
在一些实施例中，在Cherry-Hooper拓扑结构中设计的所公开的复合GPA电路可以具有各种益处。例如，它们可以支持至少28GB/s的数据速率运算，因为它们的有效带宽对于输出RC时间常数不太敏感。因此，这种设计可以作为高带宽实施方式，即使Zf被设计为高阻抗(或高电阻)。在大多数情况下，这与常规Gm-RL设计相比将是改进，在常规Gm-RL设计中，带宽与负载(RL)成反比。
另外，一些设计在电容负载上可以具有较高驱动能力。一些设计在它们的级为级联时还可以具有较小的带宽减小。它们还可以具有较低的功耗，例如，因为相较于先前的设计，这些设计可以提供更高的增益，因而存在更多的裕量可以用于功耗与AC增益之间的权衡。
同样，在一些实施例中，利用饱和增益可能具有较小的频率范围。例如，使用双谐振LC/LC单元提供了指向增益响应。因此，用于饱和增益的频率区(小增益斜率区)可能大体上小于先前设计。
同样，利用一些实施例，在增益峰化调整上可能存在至少两个可用操作模式。如图10A和10B所示，在接收器均衡设计中有两个增益峰化受控模式可用，在高速接收器开发中提供了更多的灵活性。此外，利用一些设计，例如使用数据过渡边沿的统计分布的数字偏移电压检测，可以在数字域中进行偏移电压检测，提供了能够提供相对于PVT变化的改进的抗扰性的切实可行的方案。可以由本文中公开的各自实施例提供这些及其它益处。
使用边沿UI装箱的数字均衡
在以下部分中并且参考图15-18，将论述用于数字均衡的(例如，用于如上所述的复合GPA的)过渡边沿装箱技术。本文中论述的技术可以用于基于接收器的自适应连续时间线性均衡器(CTLE)放大器中，例如图5和15中所示的。
图15是根据本文公开的一些实施例的显示均衡(EQ)方法的顶层方框图。在第一实施例中，CTLE构造中的边沿均衡可能仅需要一个VGA增益控制回路，并且在第二实施例中，CTLE构造中的边沿均衡可以包括两个VGA增益控制回路，一个具有峰值增益控制并且另一个具有低频增益控制。
由于第一实施例也是第二实施例的部分，将首先描述第一实施例。参考图15，可以按照以下方式来描述边沿均衡的基本操作。
发射器(Tx)通过信道(T线路)将数据信号发射到接收器或VGA输入。由于ISI效应，VGA输入处的眼图被降级。为了正确地处理来自Tx的输入数据信号，需要进行信号均衡以通过补偿信号的高频分量来增强眼图开口。具有源极退化拓扑结构的VGA用于执行波形调节功能。然后增强数据信号的幅度和过渡边沿斜率，并且还反过来移动了脉冲边沿的过零分布。
利用所描绘的均衡器，采用了本文中被称为“装箱”的技术。利用装箱，单独的计数器可以用于对被表征为1B(位单元间隔)、XB或其它的不同数据和边沿样本进行计数。(位单元间隔是单个位的周期，即，检测的或假定的比特率的倒数。例如，如果假定2.5GB/s方案，则1B会是40皮秒。因此，如果边沿被评估为在最后一个边沿之后80皮秒到达，则将其分类为2B边沿，160皮秒边沿会是4B边沿，等等。)利用所描绘的数字检测器，使用了三个升/降计数器：一个用于1B边沿，一个用于X(任意整数)边沿，并且一个用于1B和XB边沿。
图16A到16C示出了针对理想均衡(16A)、过度均衡(16B)和不足均衡(16C)的计数边沿分布。在这些分布图中，包括下降沿，其包括来自1-UI(1B)脉冲的边沿、来自除了1-UI脉冲以外的多个UI(x-UI或XB)脉冲的下降沿、以及来自任何脉冲(即1-UI和x-UI的组合)的总体边沿(全-UI)。
当眼图是理想的(图16A)时，无需均衡，并且1-UI、x-UI和全-UI的边沿分布将彼此全都排成一行。全-UI分布的中心还应与PI边沿时钟对齐。基本上，这从统计观点来看将保持正确，即使PI时钟的相位被CDR连续调整。如果对于与PI边沿时钟相比较早的边沿，检测输出被指定为“-1”，并且对于较晚边沿的情况，检测输出被指定为“+1”，可以通过使用升降计数器(UDC)来量化所检测的边沿分布。理想地，升/降计数器对于全-UI边沿分布应给出0-计数结果。
在图16B和16C中，示出了针对不同ISI条件的边沿分布。图16B显示了过均衡情况的边沿分布，在该情况下，突出了全-UI与1-UI之间以及全-UI与x-UI之间的UDC增量作为识别CTLE回路的过均衡条件的标准。图16C中类似地呈现了用于识别不足均衡条件的检测标准。
从电路操作的角度来看，如图15的方框图所示，使用两个采样器(数据和脉冲)来在数据脉冲的中心和边沿处进行采样操作。然后这些采样器的结果被加载到两个寄存器中用于进行进一步处理。
数据和边沿样本不仅用作用于CDR的相位检测器，还确定数据边沿与PI边沿时钟之间的相对应的边沿出现时序关系。图17的表显示了根据一些实施例的该1-UI相对于x-UI的装箱标准的真值表。
在前述的第二实施例中(两个控制回路)，包含了两个额外的幅度误差采样器(图15的Error-1和Error-2采样器)。在图18的表中显示了利用幅度误差检测的相对应的装箱标准。
在前述描述及随后的权利要求中，以下术语应被如下解释：可以使用术语“耦合”和“连接”以及其衍生词。应该理解，这些术语并不是要用作彼此的同义词。事实上，在特定实施例中，“连接”用于指示两个或更多元件彼此直接物理或电接触。“耦合”用于指示两个或更多元件相互合作或相互作用，但它们可以或可以不直接物理或电接触。
术语“PMOS晶体管”指代P型金属氧化物半导体场效应晶体管。类似地，“NMOS晶体管”指代N型金属氧化物半导体场效应晶体管。应该领会，在使用术语“MOS晶体管”、“NMOS晶体管”或“PMOS晶体管”时，除非由它们的使用的性质来明确指示或规定，否则以示例性方式来使用这些术语。它们包含MOS器件的不同种类，包括具有不同VT、材料类型、绝缘体厚度、(多个)栅极构造(仅列举几个)的器件。此外，除非被具体称为MOS等，否则术语晶体管可以包括现今已知的或尚未开发的其它适合的晶体管类型，例如，结型场效应晶体管、双极结型晶体管、金属半导体FET、以及各种类型的三维晶体管、MOS或其它类型。
本发明不限于所述实施例，而是可以在所附权利要求的精神和范围内利用修改和改变来实践本发明。例如，应该领会到，本发明适用于所有类型的半导体集成电路(“IC”)芯片内。这些IC芯片的示例包括但不限于，处理器、控制器、芯片集部件、可编程逻辑阵列(PLA)、存储器芯片、网络芯片等。
应该领会到，在一些附图中，用线来表示信号导体线路。一些线可以较粗以指示更多成分的信号路径，一些线可以具有数字标记以指示成分信号路径的编号，和/或一些线可以在一端或多端具有箭头以指示主要信息流动方向。然而，这不应以限制的方式来解释。事实上，这种附加的细节可以结合一个或多个示例性实施例来使用，以有助于更容易理解电路。任何所表示的信号线路，不管是否具有附加信息，实际上都可以包括可以在多个方向上行进并且可以利用任何适合类型的信号方案来实施的一个或多个信号，例如，利用差动对实施的数字或模拟线路、光纤线路和/或单端线路。
应该领会到，可能已经给出了示例性尺寸/模型/值/范围，尽管本发明不限于此。由于制造技术(例如，光刻)随着时间而发展成熟，所以预期可以制造更小尺寸的器件。另外，在附图中可以或可以不显示至IC芯片或其它组件的公知的电源/地连接，以简化说明和论述，并且为了不使本发明难以理解。此外，可以以框图形式示出布置，以避免使本发明难以理解，并且这也考虑了以下事实，即关于这种框图布置的实施方式的细节高度取决于将要实施本发明的平台，即，这种细节应该完全处于本领域技术人员的理解范围内。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，描述被认为是说明性的而不是限制性的。

Claims (22)

1.一种用于增大增益的设备，包括：
第一晶体管，所述第一晶体管具有用于接收第一输入信号的栅极；
第二晶体管，所述第二晶体管具有用于接收第二输入信号的栅极；
第一电阻器件，所述第一电阻器件耦合到所述第一晶体管和第一供电节点；
第二电阻器件，所述第二电阻器件耦合到所述第二晶体管和所述第一供电节点；
第一电容器件，所述第一电容器件耦合到所述第一晶体管和所述第二晶体管；
第三晶体管，所述第三晶体管具有耦合到所述第一晶体管的栅极端子；
第四晶体管，所述第四晶体管具有耦合到所述第二晶体管和所述第三晶体管的栅极端子，其中，所述第三晶体管的栅极端子耦合到所述第四晶体管；以及
第二电容器件，所述第二电容器件耦合到所述第三晶体管和所述第四晶体管。
2.根据权利要求1所述的设备，包括第一电流源，所述第一电流源耦合到所述第一晶体管和所述第二晶体管，并且所述第一电流源还耦合到第二供电节点。
3.根据权利要求2所述的设备，包括第二电流源，所述第二电流源耦合到所述第三晶体管。
4.根据权利要求3所述的设备，包括第三电流源，所述第三电流源耦合到所述第四晶体管。
5.根据权利要求1所述的设备，其中，所述第一电阻器件和所述第二电阻器件是基于晶体管的器件。
6.根据权利要求1所述的设备，其中，所述第一电容器件和所述第二电容器件是基于晶体管的器件。
7.一种能够增大增益的设备，所述设备包括：
差分放大器，所述差分放大器耦合到电阻元件和第一电容元件，以使得所述第一电容元件和所述电阻元件耦合到所述差分放大器的第一晶体管和第二晶体管；以及
负阻抗电路，所述负阻抗电路具有交叉耦合的晶体管和耦合到所述交叉耦合的晶体管的第二电容元件，其中，所述负阻抗电路耦合到所述差分放大器。
8.根据权利要求7所述的设备，其中，所述差分放大器包括至少两个电流源，其中，所述电流源的至少其中之一耦合到所述第一电容元件。
9.根据权利要求7所述的设备，其中，所述负阻抗电路包括耦合到所述交叉耦合的晶体管的电流源。
10.根据权利要求7所述的设备，其中，所述负阻抗电路用于减小所述差分放大器的输出处的寄生电容。
11.根据权利要求10所述的设备，其中，所述差分放大器的所述输出是差分输出，所述差分输出直接或间接地耦合到所述负阻抗电路的所述交叉耦合的晶体管的栅极端子。
12.根据权利要求11所述的设备，包括耦合到所述负阻抗电路的输出的放大器。
13.根据权利要求7所述的设备，其中，所述差分放大器和所述负阻抗电路是接收器的模拟前端单元的一部分。
14.一种计算系统，包括：
第一集成电路(IC)，所述第一集成电路(IC)具有用于发送比特流的发射器；
传输介质；以及
第二IC，所述第二IC经由所述传输介质而耦合到所述第一IC，所述第二IC具有用于接收所述比特流的接收器，其中，所述比特流用于提供第一输入信号和第二输入信号，并且其中，所述接收器包括：
第一晶体管，所述第一晶体管具有用于接收第一输入信号的栅极；
第二晶体管，所述第二晶体管具有用于接收第二输入信号的栅极；
第一电阻器件，所述第一电阻器件耦合到所述第一晶体管和第一供电节点；
第二电阻器件，所述第二电阻器件耦合到所述第二晶体管和所述第一供电节点；
第一电容器件，所述第一电容器件耦合到所述第一晶体管和所述第二晶体管；
第三晶体管，所述第三晶体管具有耦合到所述第一晶体管的栅极端子；
第四晶体管，所述第四晶体管具有耦合到所述第二晶体管和所述第三晶体管的栅极端子，其中，所述第三晶体管的栅极端子耦合到所述第四晶体管；以及
第二电容器件，所述第二电容器件耦合到所述第三晶体管和所述第四晶体管。
15.根据权利要求14所述的计算系统，其中，所述接收器包括：
第一电流源，所述第一电流源耦合到所述第一晶体管和所述第二晶体管，并且所述第一电流源还耦合到第二供电节点；
第二电流源，所述第二电流源耦合到所述第三晶体管；以及
第三电流源，所述第三电流源耦合到所述第四晶体管。
16.根据权利要求14所述的计算系统，其中，所述第一电阻器件和所述第二电阻器件是基于晶体管的器件。
17.根据权利要求14所述的计算系统，其中，所述第一电容器件和所述第二电容器件是基于晶体管的器件。
18.一种用于增大增益的设备，包括：
差分放大器，所述差分放大器具有：
第一晶体管，具有用于接收第一输入信号的栅极；
第二晶体管，具有用于接收第二输入信号的栅极；
第一电阻器件，耦合到所述第一晶体管和第一供电节点；
第二电阻器件，耦合到所述第二晶体管和所述第一供电节点；
第一电容器件，耦合到所述第一晶体管和所述第二晶体管；以及负阻抗电路，耦合到所述差分放大器，所述负阻抗电路具有：
第一晶体管，具有耦合到与所述差分放大器相关联的第一晶体管的栅极端子；
第二晶体管，具有耦合到与所述差分放大器相关联的第二晶体管、并且还耦合到所述第一晶体管的栅极端子，其中，所述第一晶体管的栅极端子还耦合到所述第二晶体管；以及
第二电容器件，耦合到所述负阻抗电路的所述第一晶体管和所述第二晶体管。
19.根据权利要求18所述的设备，包括放大器，所述放大器耦合到所述负阻抗电路的输出。
20.一种用于增大增益的设备，包括：
差分放大器，所述差分放大器接收差分输入信号，所述差分放大器具有耦合到所述差分放大器的晶体管的第一电容器件；以及
负阻抗电路，所述负阻抗电路耦合到所述差分放大器，其中，所述负阻抗电路消除了在所述差分放大器的节点处的寄生电容，并且增大了所述差分放大器的带宽。
21.根据权利要求20所述的设备，其中，所述负阻抗电路具有交叉耦合的晶体管和耦合到所述交叉耦合的晶体管的第二电容元件。
22.根据权利要求20所述的设备，包括电阻元件，所述电阻元件耦合到所述差分放大器的所述晶体管的其中之一。
CN201610885865.XA 2012-12-27 2013-06-13 用于高速接收器电路的增大增益的设备和计算系统 Active CN107094034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/727,737 2012-12-27
US13/727,737 US9184957B2 (en) 2012-12-27 2012-12-27 High speed receivers circuits and methods
CN201380062024.3A CN104956599B (zh) 2012-12-27 2013-06-13 高速接收器电路和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380062024.3A Division CN104956599B (zh) 2012-12-27 2013-06-13 高速接收器电路和方法

Publications (2)

Publication Number Publication Date
CN107094034A CN107094034A (zh) 2017-08-25
CN107094034B true CN107094034B (zh) 2021-06-29

Family

ID=51017162

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201610885865.XA Active CN107094034B (zh) 2012-12-27 2013-06-13 用于高速接收器电路的增大增益的设备和计算系统
CN201380062024.3A Active CN104956599B (zh) 2012-12-27 2013-06-13 高速接收器电路和方法
CN201610885558.1A Active CN107104701B (zh) 2012-12-27 2013-06-13 高速接收器电路和方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201380062024.3A Active CN104956599B (zh) 2012-12-27 2013-06-13 高速接收器电路和方法
CN201610885558.1A Active CN107104701B (zh) 2012-12-27 2013-06-13 高速接收器电路和方法

Country Status (7)

Country Link
US (4) US9184957B2 (zh)
KR (2) KR101734297B1 (zh)
CN (3) CN107094034B (zh)
DE (1) DE112013005182B4 (zh)
GB (2) GB2525510B (zh)
TW (4) TWI603580B (zh)
WO (1) WO2014105124A2 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184957B2 (en) 2012-12-27 2015-11-10 Intel Corporation High speed receivers circuits and methods
US9917707B2 (en) * 2014-09-11 2018-03-13 The Hong Kong University Of Science And Technology Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation
US9608845B2 (en) * 2015-02-27 2017-03-28 Huawei Technologies Co., Ltd. Transmit apparatus and method
US9397623B1 (en) * 2015-02-27 2016-07-19 Huawei Technologies Co., Ltd. Dual path double zero continuous time linear equalizer
US9893702B2 (en) 2015-07-27 2018-02-13 Qualcomm Incorporated Notch filter with differential split inductor
US10333516B2 (en) * 2015-07-31 2019-06-25 Hewlett Packard Enterprise Development Lp Optical receivers
US9667211B1 (en) * 2015-09-28 2017-05-30 Rockwell Collins, Inc. Variable gain and slope active topology
EP3272008A4 (en) 2015-10-26 2018-11-21 Hewlett-Packard Enterprise Development LP Negative feedback gain transimpedance amplifier (tia) systems
US9923530B2 (en) * 2015-11-25 2018-03-20 Mediatek Inc. Matching network circuit and radio-frequency power amplifier with odd harmonic rejection and even harmonic rejection and method of adjusting symmetry of differential signals
US9602314B1 (en) * 2016-02-10 2017-03-21 Nxp Usa, Inc. Communications receiver equalizer
US10333628B2 (en) 2016-06-10 2019-06-25 Hewlett Packard Enterprise Development Lp Optical receivers
EP3404831B1 (en) * 2017-05-16 2021-04-21 Nokia Solutions and Networks Oy Photoreceiver with pre-equalizing differential transimpedance amplifier
US10236840B1 (en) 2017-09-13 2019-03-19 International Business Machines Corporation Transadmittance amplifier
US10868132B2 (en) 2017-09-18 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including standard cells with header/footer switch including negative capacitance
EP3776859A1 (en) * 2018-03-30 2021-02-17 Intel IP Corporation Transceiver baseband processing
CN109831398B (zh) * 2018-12-29 2021-11-26 晶晨半导体(上海)股份有限公司 一种串行数据接收器的多级均衡器增益的自动调整方法
KR20200100345A (ko) * 2019-02-18 2020-08-26 에스케이하이닉스 주식회사 증폭기, 이를 이용하는 수신 회로, 반도체 장치 및 반도체 시스템
KR20200115805A (ko) 2019-03-26 2020-10-08 삼성전자주식회사 공통 모드 오프셋을 보상하기 위한 수신기
US10651979B1 (en) * 2019-06-04 2020-05-12 Apple Inc. Serial data receiver with decision feedback equalization
US11716074B2 (en) * 2019-06-28 2023-08-01 Nxp B.V. Comparator with negative capacitance compensation
US11101781B2 (en) * 2019-09-19 2021-08-24 Global Unichip Corporation Amplifier device and offset cancellation method
US11139787B2 (en) * 2019-12-12 2021-10-05 Sicoya Gmbh Electrical amplifier
CN112713906B (zh) * 2020-12-22 2022-07-22 北京奕斯伟计算技术有限公司 噪声滤除电路以及噪声滤除方法
US20230053023A1 (en) * 2021-08-13 2023-02-16 Globalfoundries U.S. Inc. Amplifier having distributed differential positive feedback
US11502880B1 (en) * 2021-09-17 2022-11-15 Apple Inc. Baseline wander cancelation
KR102615524B1 (ko) * 2022-03-03 2023-12-19 한양대학교 에리카산학협력단 포지티브 피드백 루프와 네거티브 커패시턴스 방식의 입력 임피던스 증폭 회로
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation
CN115514598B (zh) * 2022-10-28 2023-02-17 中国人民解放军国防科技大学 基于反相器负电容补偿的连续时间线性均衡电路
CN117134716B (zh) * 2023-10-26 2024-02-09 芯耀辉科技有限公司 一种用于高速数据传输的信号补偿方法及装置

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US961050A (en) 1909-11-06 1910-06-07 Ernest H Wakefield Hanger for lighting-fixtures.
US3204048A (en) 1961-09-29 1965-08-31 Bell Telephone Labor Inc Negative impedance repeaters for non-loaded lines
JPS5334698B1 (zh) 1971-06-09 1978-09-21
US4862121A (en) * 1987-08-13 1989-08-29 Texas Instruments Incorporated Switched capacitor filter
US5180932A (en) * 1990-03-15 1993-01-19 Bengel David W Current mode multiplexed sample and hold circuit
US5250911A (en) * 1992-04-20 1993-10-05 Hughes Aircraft Company Single-ended and differential transistor amplifier circuits with full signal modulation compensation techniques which are technology independent
JP2503837B2 (ja) 1992-07-16 1996-06-05 日本電気株式会社 ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路
US5502297A (en) * 1992-10-22 1996-03-26 Intermec Corporation Method and apparatus for detecting the presence of a surface bearing a bar code symbol
US5581212A (en) * 1993-10-18 1996-12-03 Industrial Technology Research Institute Fully differential CMOS transconductance-transimpedance wide-band amplifier
US5714911A (en) * 1994-11-23 1998-02-03 Analog Devices Quadrature oscillator having amplitude control means based on a trigonometric identity
JP2809150B2 (ja) * 1995-08-14 1998-10-08 日本電気株式会社 高利得増幅回路
DE69613536T2 (de) * 1995-11-01 2002-04-11 Mitel Semiconductor Ltd Gestapeltes aktives Filter
JPH10247830A (ja) * 1997-03-05 1998-09-14 Sony Corp 負性アンプ回路
DE69823415T2 (de) * 1997-03-07 2004-09-02 Deutsche Thomson-Brandt Gmbh Schaltungsanordnung zum Vermeiden von parasitären Oszillatorbetriebszuständen in einer Oszillatorschaltung
US5952240A (en) 1997-09-09 1999-09-14 Pharmacopeia, Inc. Discrete matrix plate positioner
US6288604B1 (en) 1998-02-03 2001-09-11 Broadcom Corporation CMOS amplifier providing automatic offset cancellation
GB2351423A (en) 1999-06-25 2000-12-27 Marconi Electronic Syst Ltd Modulator circuit
US6404829B1 (en) * 1999-06-29 2002-06-11 Oak Technology, Inc. DC insensitive AGC circuit for optical PRML read channel
US6229394B1 (en) * 1999-09-17 2001-05-08 Elantec Semiconductor, Inc. Circuit providing a negative resistance to offset error voltage for use with a folded cascode amplifier
NO329890B1 (no) 1999-11-15 2011-01-17 Hitachi Ltd Mobilkommunikasjonsapparat
JP4178702B2 (ja) * 1999-12-28 2008-11-12 ソニー株式会社 差動増幅器、コンパレータ、及びａ／ｄコンバータ
JP2001223546A (ja) * 2000-02-08 2001-08-17 Mitsubishi Electric Corp 多段信号増幅回路
US6710959B1 (en) * 2000-02-25 2004-03-23 Texas Instruments Incorporated Input pole compensation for a disk drive read head
US6987425B1 (en) * 2000-05-17 2006-01-17 Marvell International Ltd. Low phase noise MOS LC oscillator
US6831799B2 (en) * 2000-11-29 2004-12-14 Agere Systems Inc. High bandwidth low noise cross-coupled amplifier
US6952240B2 (en) * 2001-05-18 2005-10-04 Exar Corporation Image sampling circuit with a blank reference combined with the video input
US7245686B2 (en) * 2001-12-17 2007-07-17 Mysticom Ltd. Fast skew detector
US6826102B2 (en) * 2002-05-16 2004-11-30 Micron Technology, Inc. Noise resistant small signal sensing circuit for a memory device
US7519145B2 (en) * 2002-07-25 2009-04-14 Los Alamos National Security, Llc Flow method and apparatus for screening chemicals using micro x-ray fluorescence
US6914479B1 (en) * 2002-07-26 2005-07-05 International Business Machines Corporation Differential amplifier with DC offset cancellation
US6750704B1 (en) 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
WO2004088838A1 (en) * 2003-04-04 2004-10-14 Koninklijke Philips Electronics N.V. Linear amplifier
US6914484B2 (en) * 2003-05-09 2005-07-05 Qualcomm, Incorporated Wideband constant-gain voltage amplifier
US7155185B2 (en) 2004-06-09 2006-12-26 Theta Microelectronics, Inc. Apparatus and methods for eliminating DC offset in a wireless communication device
GB0413112D0 (en) * 2004-06-14 2004-07-14 Texas Instruments Ltd High bandwidth, high gain receiver equaliser
DE602005011141D1 (de) * 2004-07-07 2009-01-02 Nxp Bv Vorrichtung für den empfang eines differenzialsignals unter verwendung eines differenzialverstärkers
US7227483B2 (en) * 2004-09-22 2007-06-05 Dongwon Seo High-speed and high-accuracy digital-to-analog converter
KR20060031077A (ko) * 2004-10-07 2006-04-12 삼성전자주식회사 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치
US7859355B2 (en) 2005-03-24 2010-12-28 Cypress Semiconductor Corporation Regulated capacitive loading and gain control of a crystal oscillator during startup and steady state operation
KR100758854B1 (ko) * 2005-03-29 2007-09-19 인티그런트 테크놀로지즈(주) 가변 이득 모드를 갖는 저잡음 증폭기 및 차동증폭기.
WO2007011307A1 (en) * 2005-07-20 2007-01-25 National University Of Singapore Cancellation of anti-resonance in resonators
US7372335B2 (en) * 2005-10-21 2008-05-13 Wilinx, Inc. Wideband circuits and methods
US7548094B2 (en) * 2006-01-17 2009-06-16 The Trustees Of Columbia University In The City Of New York Systems and methods for on-chip signaling
US7358819B2 (en) * 2006-01-17 2008-04-15 Rockwell Automation Technologies, Inc. Reduced-size sensor circuit
JP4797734B2 (ja) * 2006-03-23 2011-10-19 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
CN101479942A (zh) * 2006-06-28 2009-07-08 Nxp股份有限公司 Muller-c元件
US8107573B2 (en) * 2006-10-06 2012-01-31 Realtek Semiconductor Corp. Method and apparatus for baseline wander compensation in Ethernet application
US7738567B2 (en) * 2006-12-28 2010-06-15 Texas Instruments Incorporated Baseline wander correction for communication receivers
US8169267B2 (en) * 2007-03-29 2012-05-01 Multigig, Inc. Wave reversing system and method for a rotary traveling wave oscillator
KR100903154B1 (ko) * 2007-09-21 2009-06-17 한국전자통신연구원 캐스코드 증폭기 및 그를 이용한 차동 캐스코드 전압제어발진기
KR100942697B1 (ko) * 2007-11-27 2010-02-16 한국전자통신연구원 커패시티브-디제너레이션 이중교차결합 전압제어발진기
CN100596018C (zh) * 2008-03-11 2010-03-24 东南大学 宽带低噪声放大器
US8816659B2 (en) * 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
CN101447793B (zh) * 2008-10-23 2013-07-24 北京朗波芯微技术有限公司 混频器和直接下变频接收器
JP5296809B2 (ja) * 2009-01-13 2013-09-25 パナソニック株式会社 可変利得増幅器およびそれを備えた高周波信号受信装置
US7948309B2 (en) 2009-01-16 2011-05-24 University Of Macau DC-offset cancelled programmable gain array for low-voltage wireless LAN system and method using the same
US8026765B2 (en) * 2009-04-12 2011-09-27 Roberto Michele Giovannotto Audio frequency amplifier
US8228120B2 (en) * 2009-05-29 2012-07-24 Intersil Americas Inc. Negative capacitance synthesis for use with differential circuits
US8022779B2 (en) * 2009-06-09 2011-09-20 Georgia Tech Research Corporation Integrated circuit oscillators having microelectromechanical resonators therein with parasitic impedance cancellation
WO2011004512A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 フィルタ回路及びこれを備えた光ディスク装置
JP5272948B2 (ja) * 2009-07-28 2013-08-28 ソニー株式会社 増幅回路、半導体集積回路、無線伝送システム、通信装置
CN101895261A (zh) * 2009-11-25 2010-11-24 湖南大学 超高频rfid读写器中的工作频率可调的低噪声放大器
US7961050B1 (en) * 2010-02-17 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including an equalizer and operating methods thereof
US8451063B2 (en) * 2010-09-29 2013-05-28 Hitachi, Ltd. Wideband low noise sensor amplifier circuit
FR2968133B1 (fr) * 2010-11-29 2012-12-07 Soc Fr Detecteurs Infrarouges Sofradir Circuit de détection a double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré
KR101798992B1 (ko) * 2011-01-10 2017-12-21 삼성전자주식회사 네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들
EP2678669A1 (en) * 2011-02-23 2014-01-01 The Trustees of Columbia University in the City of New York Systems and methods for single-molecule detection using nanopores
CN102457233A (zh) * 2011-08-22 2012-05-16 中国计量学院 Cmos低噪声放大电路
US9136904B2 (en) * 2012-08-06 2015-09-15 Broadcom Corporation High bandwidth equalizer and limiting amplifier
CN102790593A (zh) * 2012-08-08 2012-11-21 江苏物联网研究发展中心 一种电阻并联反馈式差分低噪声放大器
US20140176239A1 (en) * 2012-12-24 2014-06-26 Lsi Corporation Adaptive control mechanisms to control input and output common-mode voltages of differential amplifier circuits
US9184957B2 (en) 2012-12-27 2015-11-10 Intel Corporation High speed receivers circuits and methods
US9411584B2 (en) 2012-12-29 2016-08-09 Intel Corporation Methods, apparatus, instructions, and logic to provide vector address conflict detection functionality
US8872587B2 (en) * 2013-03-06 2014-10-28 International Business Machines Corporation Generating negative impedance compensation
JP5868885B2 (ja) 2013-03-07 2016-02-24 株式会社東芝 可変利得増幅回路
US9602315B2 (en) * 2014-12-12 2017-03-21 Intel Corporation Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US9800218B1 (en) * 2016-06-27 2017-10-24 Qualcomm Incorporated Apparatus and method for correcting baseline wander and offset insertion in AC coupling circuits
US9917607B1 (en) * 2017-03-03 2018-03-13 Oracle International Corporation Baseline wander correction gain adaptation

Also Published As

Publication number Publication date
WO2014105124A2 (en) 2014-07-03
KR20160097382A (ko) 2016-08-17
US9614697B2 (en) 2017-04-04
CN107104701A (zh) 2017-08-29
TWI644513B (zh) 2018-12-11
TWI603580B (zh) 2017-10-21
TW201442419A (zh) 2014-11-01
GB2560867A (en) 2018-10-03
KR20150070269A (ko) 2015-06-24
US20140185661A1 (en) 2014-07-03
KR101925985B1 (ko) 2018-12-07
CN104956599A (zh) 2015-09-30
CN107094034A (zh) 2017-08-25
DE112013005182T5 (de) 2015-07-16
CN107104701B (zh) 2021-11-30
TWI514756B (zh) 2015-12-21
US20160308566A1 (en) 2016-10-20
US20160028560A1 (en) 2016-01-28
TW201618459A (zh) 2016-05-16
US20170207805A1 (en) 2017-07-20
DE112013005182B4 (de) 2021-05-06
TW201705683A (zh) 2017-02-01
GB2525510B (en) 2019-01-16
US9184957B2 (en) 2015-11-10
US9614564B2 (en) 2017-04-04
TW201707374A (zh) 2017-02-16
GB2525510A (en) 2015-10-28
GB2560867B (en) 2019-02-27
GB201507633D0 (en) 2015-06-17
WO2014105124A3 (en) 2014-12-11
US10536178B2 (en) 2020-01-14
KR101734297B1 (ko) 2017-05-11
TWI577130B (zh) 2017-04-01
CN104956599B (zh) 2018-06-05

Similar Documents

Publication Publication Date Title
CN107094034B (zh) 用于高速接收器电路的增大增益的设备和计算系统
KR101929186B1 (ko) 소스 디제너레이션 및 피드백 회로들을 구비한 차동 등화기들
US9178563B2 (en) Voltage regulator for a serializer/deserializer communication application
CN103259508B (zh) 具有可调有峰函数的模拟信号电流积分器
US7598788B2 (en) Current-controlled CMOS (C3MOS) fully differential integrated delay cell with variable delay and high bandwidth
US6937054B2 (en) Programmable peaking receiver and method
US20110293041A1 (en) Receiver Resistor Network for Common-Mode Signaling
Kaviani et al. A 0.4 mW/Gb/s 16Gb/s near-ground receiver front-end with replica transconductance termination calibration
US7548094B2 (en) Systems and methods for on-chip signaling
KR20230127932A (ko) 아날로그 전단 회로 및 시스템
Fick et al. A 25 Gb/s 470 μW active inductor equalizer for ground referenced signaling receivers
CN102340301B (zh) 直流电压偏移消除电路及系统
CN110995187A (zh) 一种应用于高速串行接口的低压宽带线性均衡器电路
Duvvuri et al. Design and analysis of a current mode integrated CTLE with charge mode adaptation
Chen et al. A 10 Gb/s adaptive cable equalizer using phase detection technique in 0.13 µm CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant