CN110504954A - 电平转换电路 - Google Patents

电平转换电路 Download PDF

Info

Publication number
CN110504954A
CN110504954A CN201910939385.0A CN201910939385A CN110504954A CN 110504954 A CN110504954 A CN 110504954A CN 201910939385 A CN201910939385 A CN 201910939385A CN 110504954 A CN110504954 A CN 110504954A
Authority
CN
China
Prior art keywords
nmos transistor
grid
output end
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910939385.0A
Other languages
English (en)
Inventor
浦珺慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910939385.0A priority Critical patent/CN110504954A/zh
Publication of CN110504954A publication Critical patent/CN110504954A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种电平转换电路，包括：第一NMOS源极接地，漏极接第三NMOS源极，栅极作为第一低压输入端；第二NMOS源极接地，漏极接第四NMOS源极,栅极作为第二低压输入端；第三NMOS漏极接第二PMOS栅极、第三PMOS漏极和第一迟滞反馈电路输入端并作为第一高压输出端，栅极接中等电压偏置电位；第四NMOS漏极接第一PMOS栅极、第四PMOS漏极和第二迟滞反馈电路输入端并作为第二高压输出端，栅极接中等电压偏置电位；第一PMOS源极接高压电源，漏极接第三PMOS源极；第二PMOS源极接高压电源，漏极接第四PMOS源极；第三PMOS栅极接第一迟滞反馈电路输出端；第四PMOS栅极接第二迟滞反馈电路输出端；第一～第四NMOS体区接地，第一～第四PMOS接高压电源。本发明能在接近器件阈值电压情况下正常工作。

Description

电平转换电路
技术领域
本发明涉及集成电路领域，特别是涉及一种电平转换电路。
背景技术
电平转换电路包括高压电平转换电路和低压电平转换电路，其中高压电平转换电路将低压控制信号转换为高压控制信号，实现低压逻辑对高压功率输出极的控制。通常，根据输出高压控制信号极性的不同，电平转换电路可分为负压电平转换电路和正压电平转换电路。传统的电平转换电路由四个高压晶体管构成。两个高压PMOS管用于上拉，两个高压NMOS管用于下拉。两个高压NMOS的栅极作为电平转换电路的两个输入端，输入端电压为低电压电位。两个高压PMOS管的漏极作为电平转换电路的两个输出端，输出端电压为高电压电位。由于两个高压NMOS管工作于低压情况，导致两个高压NMOS管的下拉能力很弱，当低压值低到某一程度时，电平转换电路无法工作，也即无法实现电平转换的功能。
发明内容
本发明要解决的技术问题是提供一种能在接近器件阈值电压的低压情况下正常工作的电平转换电路。
为解决上述技术问题，本发明提供的电平转换电路，包括：
第一NMOS晶体管MN1，其源极接地VSS，其漏极连接第三NMOS晶体管MN3源极，其栅极连接第三NMOS晶体管MN3栅极作为第一低压输入端I；
第二NMOS晶体管MN2,其源极接地VSS，其漏极连接第四NMOS晶体管MN4源极,其栅极连接第四NMOS晶体管MN4栅极作为第二低压输入端IN，其逻辑值与I端相反；
第三NMOS晶体管MN3，其漏极连接第二PMOS晶体管MP2栅极、第三PMOS晶体管MP3漏极和第一迟滞反馈电路A输入端并作为第一高压输出端Z，其逻辑输出值与I端相同；
第四NMOS晶体管MN4，其漏极连接第一PMOS晶体管MP1栅极、第四PMOS晶体管MP4漏极和第二迟滞反馈电路B输入端并作为第二高压输出端ZN，其逻辑输出值与Z相反；
第一PMOS晶体管MP1，其源极连接高压电源VCCH，其漏极连接第三PMOS晶体管MP3源极；
第二PMOS晶体管MP2，其源极连接高压电源VCCH，其漏极连接第四PMOS晶体管MP4源极；
第三PMOS晶体管MP3，其栅极连接第一迟滞反馈电路A输出端FBZ；
第四PMOS晶体管MP4，其栅极连接第二迟滞反馈电路B输出端FBZN；
第一～第四NMOS晶体管MN1～MN4体区接地VSS，第一～第四PMOS晶体管MP1～MP4接高压电源VCCH。
其中，第一NMOS晶体管MN1和第二NMOS晶体管MN2是低压NMOS晶体管；
第三NMOS晶体管MN3和第四NMOS晶体管MN4是高压零阈值NMOS晶体管；
第一～第四PMOS晶体管MP1～MP4是高压PMOS晶体管。
其中，第一NMOS晶体管MN1和第三NMOS晶体管MN3实现对第一高压输出端实现电平下拉；
第二NMOS晶体管MN2和第四NMOS晶体管MN4实现对第二高压输出端实现电平下拉；
第一PMOS晶体管MP1和第三PMOS晶体管MP3实现对第一高压输出端实现电平上拉；
第二PMOS晶体管MP2和第四PMOS晶体管MP4实现对第二高压输出端实现电平上拉。
本发明提供另一种电平转换电路，包括：
第一NMOS晶体管MN1，其源极接地VSS，其漏极连接第三NMOS晶体管MN3源极，其栅极作为第一低压输入端I；
第二NMOS晶体管MN2,其源极接地VSS，其漏极连接第四NMOS晶体管MN4源极,其栅极作为第二低压输入端IN；
第三NMOS晶体管MN3，其漏极连接第二PMOS晶体管MP2栅极、第三PMOS晶体管MP3漏极和第一迟滞反馈电路A输入端并作为第一高压输出端Z，其栅极连接中等电压偏置电位VBN；
第四NMOS晶体管MN4，其漏极连接第一PMOS晶体管MP1栅极、第四PMOS晶体管MP4漏极和第二迟滞反馈电路B输入端并作为第二高压输出端ZN，其栅极连接中等电压偏置电位VBN；
第一PMOS晶体管MP1，其源极连接高压电源VCCH，其漏极连接第三PMOS晶体管MP3源极；
第二PMOS晶体管MP2，其源极连接高压电源VCCH，其漏极连接第四PMOS晶体管MP4源极；
第三PMOS晶体管MP3，其栅极连接第一迟滞反馈电路A输出端FBZ；
第四PMOS晶体管MP4，其栅极连接第二迟滞反馈电路B输出端FBZN；
第一～第四NMOS晶体管MN1～MN4体区接地VSS，第一～第四PMOS晶体管MP1～MP4接高压电源VCCH。
其中，第一NMOS晶体管MN1和第二NMOS晶体管MN2是低压NMOS晶体管；
第三NMOS晶体管MN3和第四NMOS晶体管MN4是高压NMOS晶体管；
第一～第四PMOS晶体管MP1～MP4是高压PMOS晶体管。
其中，第一NMOS晶体管MN1和第三NMOS晶体管MN3实现对第一高压输出端实现电平下拉；
第二NMOS晶体管MN2和第四NMOS晶体管MN4实现对第二高压输出端实现电平下拉；
第一PMOS晶体管MP1和第三PMOS晶体管MP3实现对第一高压输出端实现电平上拉；
第二PMOS晶体管MP2和第四PMOS晶体管MP4实现对第二高压输出端实现电平上拉。
本发明提供一种第一迟滞反馈电路A,包括
第一反相器IN1，其第一输入端作为该电平转换电路第一高压输出端Z，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第二反相器IN2第一输入端；
第二反相器IN2，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第五NMOS晶体管NM5源极；
第五NMOS晶体管NM5，其栅极连接高压电源VCCH，其漏极作为该第一迟滞反馈电路A输出端FBZ。
本发明提供一种第二迟滞反馈电路B,包括
第三反相器IN3，其第一输入端作为该电平转换电路第二高压输出端ZN，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第四反相器IN4第一输入端；
第四反相器IN4，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第六NMOS晶体管NM6源极；
第六NMOS晶体管NM6，其栅极连接高压电源VCCH，其漏极作为该第二迟滞反馈电路B输出端FBZN。
本发明第一种设计(参考图2所示)，利用第一NMOS晶体管(低压NMOS)和第三NMOS晶体管(高压零阈值
NMOS)实现对第一高压输出端实现电平下拉；第二NMOS晶体管(低压NMOS)和第四NMOS晶体管(高压零阈值NMOS)实现对第二高压输出端实现电平下拉；第一PMOS晶体管(高压PMOS)和第三PMOS晶体管(高压PMOS)实现对第一高压输出端实现电平上拉；第二PMOS晶体管(高压PMOS)和第四PMOS晶体管(高压PMOS)实现对第二高压输出端实现电平上拉。第一NMOS晶体管(低压NMOS)和第二NMOS晶体管(低压NMOS)的栅极输入为低电压；第三NMOS晶体管(高压零阈值NMOS)和第四NMOS晶体管(高压零阈值NMOS)的栅极输入为中等偏置电压；第三PMOS晶体管(高压PMOS)和四PMOS晶体管(高压PMOS)的栅极接迟滞反馈电路。本发明能有效改善电平转换能力，使电平转换电路可以在接近器件阈值电压的低压情况下工作，有助于实现集成电路的低功耗设计。
本发明第二种设计(参考图3所示)，利用第一NMOS晶体管(低压NMOS)和第三NMOS晶体管(高压NMOS)实现对第一高压输出端实现电平下拉；第二NMOS晶体管(低压NMOS)和第四NMOS晶体管(高压NMOS)实现对第二高压输出端实现电平下拉；第一PMOS晶体管(高压PMOS)和第三PMOS晶体管(高压PMOS)实现对第一高压输出端实现电平上拉；第二PMOS晶体管(高压PMOS)和第四PMOS晶体管(高压PMOS)实现对第二高压输出端实现电平上拉。第一NMOS晶体管(低压NMOS)和第二NMOS晶体管(低压NMOS)的栅极输入为低电压；第三NMOS晶体管(高压NMOS)和第二NMOS晶体管(高压NMOS)的栅极输入为中等偏置电压，使第一NMOS晶体管(低压NMOS)和第二NMOS晶体管(低压NMOS)工作在中等偏置电压下，保证器件可靠性；第三PMOS晶体管(高压PMOS)和四PMOS晶体管(高压PMOS)的栅极接迟滞反馈电路，能克服高压NMOS管工作于低压情况，两个高压NMOS管的下拉能力很弱，电平转换电路无法工作的缺陷。本发明有效改善电平转换能力，使电平转换电路可以在接近器件阈值电压的低压情况下工作，有助于实现集成电路的低功耗设计。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有电平转换电路的结构示意图。
图2是本发明第一实施例的结构示意图。
图3是本发明第二实施例的结构示意图。
图4是本发明第一迟滞反馈电路的结构示意图。
图5是本发明第二迟滞反馈电路的结构示意图。
附图标记说明
NM1～NM6是第一～第六NMOS
MP1～MP4是第一～第四PMOS
Z是该电平转换电路第一高压输出端
ZN是该电平转换电路第二高压输出端
FBZ是第一迟滞反馈电路输出端
FBZN是第二迟滞反馈电路输出端
A是第一迟滞反馈电路
B是第二迟滞反馈电路
VBN是中等电压偏置电位
VCCH是高压电源
第一反相器～第四反相器IN1～IN4。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本申请按本领域公知常识分类，低压MOS晶体管是指1V-40V，高压MOS晶体管是指400V-1000V。
如图2所示，本发明提供的电平转换电路第一实施例，包括：
第一NMOS晶体管MN1，其源极接地VSS，其漏极连接第三NMOS晶体管MN3源极，其栅极连接第三NMOS晶体管MN3栅极作为第一低压输入端I；
第二NMOS晶体管MN2,其源极接地VSS，其漏极连接第四NMOS晶体管MN4源极,其栅极连接第四NMOS晶体管MN4栅极作为第二低压输入端IN，
第三NMOS晶体管MN3，其漏极连接第二PMOS晶体管MP2栅极、第三PMOS晶体管MP3漏极和第一迟滞反馈电路A输入端并作为第一高压输出端Z；
第四NMOS晶体管MN4，其漏极连接第一PMOS晶体管MP1栅极、第四PMOS晶体管MP4漏极和第二迟滞反馈电路B输入端并作为第二高压输出端ZN；
第一PMOS晶体管MP1，其源极连接高压电源VCCH，其漏极连接第三PMOS晶体管MP3源极；
第二PMOS晶体管MP2，其源极连接高压电源VCCH，其漏极连接第四PMOS晶体管MP4源极；
第三PMOS晶体管MP3，其栅极连接第一迟滞反馈电路A输出端FBZ；
第四PMOS晶体管MP4，其栅极连接第二迟滞反馈电路B输出端FBZN；
第一～第四NMOS晶体管MN1～MN4体区接地VSS，第一～第四PMOS晶体管MP1～MP4接高压电源VCCH。
其中，第一NMOS晶体管MN1和第二NMOS晶体管MN2是低压NMOS晶体管；
第三NMOS晶体管MN3和第四NMOS晶体管MN4是高压零阈值NMOS晶体管；
第四NMOS晶体管MN4第一～第四PMOS晶体管MP1～MP4是高压PMOS晶体管。
第一NMOS晶体管MN1和第三NMOS晶体管MN3实现对第一高压输出端实现电平下拉；
第二NMOS晶体管MN2和第四NMOS晶体管MN4实现对第二高压输出端实现电平下拉；
第一PMOS晶体管MP1和第三PMOS晶体管MP3实现对第一高压输出端实现电平上拉；
第二PMOS晶体管MP2和第四PMOS晶体管MP4实现对第二高压输出端实现电平上拉。
如图3所示，本发明提供电平转换电路第二实施例，包括：
第一NMOS晶体管MN1，其源极接地VSS，其漏极连接第三NMOS晶体管MN3源极，其栅极作为第一低压输入端I；
第二NMOS晶体管MN2,其源极接地VSS，其漏极连接第四NMOS晶体管MN4源极,其栅极作为第二低压输入端IN；
第三NMOS晶体管MN3，其漏极连接第二PMOS晶体管MP2栅极、第三PMOS晶体管MP3漏极和第一迟滞反馈电路A输入端并作为第一高压输出端Z，其栅极连接中等电压偏置电位VBN；
第四NMOS晶体管MN4，其漏极连接第一PMOS晶体管MP1栅极、第四PMOS晶体管MP4漏极和第二迟滞反馈电路B输入端并作为第二高压输出端ZN，其栅极连接中等电压偏置电位VBN；
第一PMOS晶体管MP1，其源极连接高压电源VCCH，其漏极连接第三PMOS晶体管MP3源极；
第二PMOS晶体管MP2，其源极连接高压电源VCCH，其漏极连接第四PMOS晶体管MP4源极；
第三PMOS晶体管MP3，其栅极连接第一迟滞反馈电路A输出端FBZ；
第四PMOS晶体管MP4，其栅极连接第二迟滞反馈电路B输出端FBZN；
第一～第四NMOS晶体管MN1～MN4体区接地VSS，第一～第四PMOS晶体管MP1～MP4接高压电源VCCH。
其中，第一NMOS晶体管MN1和第二NMOS晶体管MN2是低压NMOS晶体管；
第三NMOS晶体管MN3和第四NMOS晶体管MN4是高压NMOS晶体管；
第一～第四PMOS晶体管MP1～MP4是高压PMOS晶体管。
第一NMOS晶体管MN1和第三NMOS晶体管MN3实现对第一高压输出端实现电平下拉；
第二NMOS晶体管MN2和第四NMOS晶体管MN4实现对第二高压输出端实现电平下拉；
第一PMOS晶体管MP1和第三PMOS晶体管MP3实现对第一高压输出端实现电平上拉；
第二PMOS晶体管MP2和第四PMOS晶体管MP4实现对第二高压输出端实现电平上拉。
如图4所示，本发明提供一种第一迟滞反馈电路A一实施例,包括
第一反相器IN1，其第一输入端作为该电平转换电路第一高压输出端Z，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第二反相器IN2第一输入端；
第二反相器IN2，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第五NMOS晶体管NM5源极；
第五NMOS晶体管NM5，其栅极连接高压电源VCCH，其漏极作为该第一迟滞反馈电路A输出端FBZ。
如图5所示，本发明提供第二迟滞反馈电路B一实施例,包括
第三反相器IN3，其第一输入端作为该电平转换电路第二高压输出端ZN，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第四反相器IN4第一输入端；
第四反相器IN4，其第二输入端连接高压电源VCCH，其第三输入端接地VSS，其输出端连接第六NMOS晶体管NM6源极；
第六NMOS晶体管NM6，其栅极连接高压电源VCCH，其漏极作为该第二迟滞反馈电路B输出端FBZN。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种电平转换电路，其特征在于，包括：
第一NMOS晶体管(MN1)，其源极接地(VSS)，其漏极连接第三NMOS晶体管(MN3)源极，其栅极连接第三NMOS晶体管(MN3)栅极作为第一低压输入端(I)；
第二NMOS晶体管(MN2),其源极接地(VSS)，其漏极连接第四NMOS晶体管(MN4)源极,其栅极连接第四NMOS晶体管(MN4)栅极作为第二低压输入端(IN)；
第三NMOS晶体管(MN3)，其漏极连接第二PMOS晶体管(MP2)栅极、第三PMOS晶体管(MP3)漏极和第一迟滞反馈电路(A)输入端并作为第一高压输出端(Z)；
第四NMOS晶体管(MN4)，其漏极连接第一PMOS晶体管(MP1)栅极、第四PMOS晶体管(MP4)漏极和第二迟滞反馈电路(B)输入端并作为第二高压输出端(ZN)；
第一PMOS晶体管(MP1)，其源极连接高压电源(VCCH)，其漏极连接第三PMOS晶体管(MP3)源极；
第二PMOS晶体管(MP2)，其源极连接高压电源(VCCH)，其漏极连接第四PMOS晶体管(MP4)源极；
第三PMOS晶体管(MP3)，其栅极连接第一迟滞反馈电路(A)输出端(FBZ)；
第四PMOS晶体管(MP4)，其栅极连接第二迟滞反馈电路(B)输出端(FBZN)；
第一～第四NMOS晶体管(MN1～MN4)体区接地(VSS)，第一～第四PMOS晶体管(MP1～MP4)接高压电源(VCCH)。
2.如权利要求1所述的电平转换电路，其特征在于：
第一NMOS晶体管(MN1)和第二NMOS晶体管(MN2)是低压NMOS晶体管；
第三NMOS晶体管(MN3)和第四NMOS晶体管(MN4)是高压零阈值NMOS晶体管；
第一～第四PMOS晶体管(MP1～MP4)是高压PMOS晶体管。
3.如权利要求1所述的电平转换电路，其特征在于：
第一NMOS晶体管(NM1)和第三NMOS晶体管(NM3)实现对第一高压输出端实现电平下拉；
第二NMOS晶体管(NM2)和第四NMOS晶体管(NM4)实现对第二高压输出端实现电平下拉；
第一PMOS晶体管(MP1)和第三PMOS晶体管(MP3)实现对第一高压输出端实现电平上拉；
第二PMOS晶体管(MP2)和第四PMOS晶体管(MP4)实现对第二高压输出端实现电平上拉。
4.如权利要求1所述的电平转换电路，其特征在于：
第一NMOS晶体管(MN1)，其栅极作为第一低压输入端(I)；
第二NMOS晶体管(MN2),其栅极作为第二低压输入端(IN)，
第三NMOS晶体管(MN3)，其栅极连接中等电压偏置电位(VBN)；
第四NMOS晶体管(MN4)，其栅极连接中等电压偏置电位(VBN)。
5.如权利要求4所述的电平转换电路，其特征在于：
第一NMOS晶体管(MN1)和第二NMOS晶体管(MN2)是低压NMOS晶体管；
第三NMOS晶体管(MN3)和第四NMOS晶体管(MN4)是高压NMOS晶体管；
第一～第四PMOS晶体管(MP1～MP4)是高压PMOS晶体管。
6.如权利要求1所述的电平转换电路，其特征在于：第一迟滞反馈电路(A)包括,第一反相器(IN1)，其第一输入端连接该电平转换电路第一高压输出端(Z)，其第二输入端连接高压电源(VCCH)，其第三输入端接地(VSS)，其输出端连接第二反相器(IN2)第一输入端；
第二反相器(IN2)，其第二输入端连接高压电源(VCCH)，其第三输入端接地(VSS)，其输出端连接第五NMOS晶体管(NM5)源极；
第五NMOS晶体管(NM5)，其栅极连接高压电源(VCCH)，其漏极作为该第一迟滞反馈电路(A)输出端(FBZ)。
7.如权利要求1所述的电平转换电路，其特征在于：第二迟滞反馈电路(B)包括,第三反相器(IN3)，其第一输入端连接电平转换电路第二高压输出端(ZN)，其第二输入端连接高压电源(VCCH)，其第三输入端接地(VSS)，其输出端连接第四反相器(IN4)第一输入端；
第四反相器(IN4)，其第二输入端连接高压电源(VCCH)，其第三输入端接地(VSS)，其输出端连接第六NMOS晶体管(NM6)源极；
第六NMOS晶体管(NM6)，其栅极连接高压电源(VCCH)，其漏极作为该第二迟滞反馈电路(B)输出端(FBZN)。
CN201910939385.0A 2019-09-30 2019-09-30 电平转换电路 Pending CN110504954A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910939385.0A CN110504954A (zh) 2019-09-30 2019-09-30 电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910939385.0A CN110504954A (zh) 2019-09-30 2019-09-30 电平转换电路

Publications (1)

Publication Number Publication Date
CN110504954A true CN110504954A (zh) 2019-11-26

Family

ID=68593138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910939385.0A Pending CN110504954A (zh) 2019-09-30 2019-09-30 电平转换电路

Country Status (1)

Country Link
CN (1) CN110504954A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752843A (zh) * 2019-11-26 2020-02-04 上海华力微电子有限公司 电平转换电路
CN112332833A (zh) * 2020-11-16 2021-02-05 海光信息技术股份有限公司 电平转换电路及具有该电路的cpu芯片
WO2022095503A1 (zh) * 2020-11-06 2022-05-12 北京奕斯伟计算技术有限公司 电平移位电路以及集成电路
CN115913214A (zh) * 2023-01-09 2023-04-04 上海芯楷集成电路有限责任公司 正负高压电平转换电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630193A (zh) * 2003-12-17 2005-06-22 三星电子株式会社 采用输入控制零阈值阻塞晶体管的电平转接器
US20060012408A1 (en) * 2004-07-06 2006-01-19 Kenet, Inc. Differential clock input buffer
CN102064818A (zh) * 2009-11-12 2011-05-18 上海华虹Nec电子有限公司 Cmos输入输出接口电路
CN105577166A (zh) * 2015-12-15 2016-05-11 珠海市杰理科技有限公司 电平移位电路和电源装置
CN108599755A (zh) * 2018-02-02 2018-09-28 豪威科技(上海)有限公司 电平移位电路
CN109347473A (zh) * 2018-09-04 2019-02-15 上海东软载波微电子有限公司 电平移位电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1630193A (zh) * 2003-12-17 2005-06-22 三星电子株式会社 采用输入控制零阈值阻塞晶体管的电平转接器
US20060012408A1 (en) * 2004-07-06 2006-01-19 Kenet, Inc. Differential clock input buffer
CN102064818A (zh) * 2009-11-12 2011-05-18 上海华虹Nec电子有限公司 Cmos输入输出接口电路
CN105577166A (zh) * 2015-12-15 2016-05-11 珠海市杰理科技有限公司 电平移位电路和电源装置
CN108599755A (zh) * 2018-02-02 2018-09-28 豪威科技(上海)有限公司 电平移位电路
CN109347473A (zh) * 2018-09-04 2019-02-15 上海东软载波微电子有限公司 电平移位电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752843A (zh) * 2019-11-26 2020-02-04 上海华力微电子有限公司 电平转换电路
WO2022095503A1 (zh) * 2020-11-06 2022-05-12 北京奕斯伟计算技术有限公司 电平移位电路以及集成电路
CN112332833A (zh) * 2020-11-16 2021-02-05 海光信息技术股份有限公司 电平转换电路及具有该电路的cpu芯片
CN112332833B (zh) * 2020-11-16 2022-08-26 海光信息技术股份有限公司 电平转换电路及具有该电路的cpu芯片
CN115913214A (zh) * 2023-01-09 2023-04-04 上海芯楷集成电路有限责任公司 正负高压电平转换电路
CN115913214B (zh) * 2023-01-09 2023-06-27 上海芯楷集成电路有限责任公司 正负高压电平转换电路

Similar Documents

Publication Publication Date Title
CN110504954A (zh) 电平转换电路
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN104660248B (zh) 上拉电阻电路
CN103856208A (zh) 用于电平移位器的系统和方法
CN105529909A (zh) 功率管栅驱动电路及分段驱动方法
CN106130536B (zh) 电平转换电路及电子设备
CN104137418B (zh) 开关电路
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN110289848A (zh) 电压电平转换电路
CN105515560A (zh) 一种电压转换电路
CN108123708B (zh) 一种用于io电路的上拉电路
US10164637B2 (en) Level shifter for voltage conversion
CN114598315A (zh) 电平转换电路
CN102187577B (zh) 对电源不敏感的电压电平转换器
CN104270142B (zh) 多电压域的输入/输出缓冲器
CN104506183A (zh) 单电压亚阈值电平转换器
CN107835011A (zh) 一种高可靠性三态输出电路
CN106899011B (zh) 静电保护电路
CN104660242A (zh) 上拉电阻电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN111404541B (zh) 一种低复杂度的近阈值异或单元
CN104299647A (zh) 负压转换电路
CN106941010A (zh) 高压开关电路
CN106685391A (zh) 电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191126

RJ01 Rejection of invention patent application after publication