CN108599755A - 电平移位电路 - Google Patents

电平移位电路 Download PDF

Info

Publication number
CN108599755A
CN108599755A CN201810108052.9A CN201810108052A CN108599755A CN 108599755 A CN108599755 A CN 108599755A CN 201810108052 A CN201810108052 A CN 201810108052A CN 108599755 A CN108599755 A CN 108599755A
Authority
CN
China
Prior art keywords
transistor
drain electrode
shift circuit
level shift
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810108052.9A
Other languages
English (en)
Inventor
梁岩
吴卿乐
谢治中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omnivision Technologies Shanghai Co Ltd
Original Assignee
Omnivision Technologies Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omnivision Technologies Shanghai Co Ltd filed Critical Omnivision Technologies Shanghai Co Ltd
Priority to CN201810108052.9A priority Critical patent/CN108599755A/zh
Publication of CN108599755A publication Critical patent/CN108599755A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种电平移位电路，包括交叉耦合负载电路、第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中：第一晶体管的源极耦合至第一信号高电平端，第二晶体管的源极耦合至第一信号低电平端，第一晶体管的栅极和第二晶体管的栅极连接至第一电源电压；所述第一晶体管的漏极连接所述第三晶体管的源极；所述第二晶体管的漏极连接所述第四晶体管的源极；所述第三晶体管的漏极连接至第二信号高电平端，所述第四晶体管的漏极连接至第二信号低电平端，所述第三晶体管的栅极和所述第四晶体管的栅极连接至第二电源电压；所述交叉耦合负载电路连接所述第三晶体管的漏极和所述第四晶体管的漏极；所述第二电源电压为所述交叉耦合负载电路供电。

Description

电平移位电路
技术领域
本发明涉及半导体技术领域，特别涉及一种电平移位电路。
背景技术
在高速接口电路中，接口电压通常都比较高，如图1所示，芯片的接口电路的接口电压是1.08V～1.98V，而芯片的内部电压通常都比较低，电平移位电路用于把芯片内部低电压信号电平移位到接口电路的高电压信号电平，或者相反。电平移位电路是高速接口电路设计中的关键部分，尤其是低到高的电平移位电路，它的性能直接关系到接口信号的质量。随着工艺的进步，芯片内部电压越来越低，比如28nm工艺芯片内部电压已经降低到0.81V，传统的电平移位电路或者不能移位如此低的电平，或者需要比较大的功耗。
在目前公开发表的专利或文献资料中，低到高的电平移位电路有三种，如图2(a)所示，第一种是交叉耦合结构的电平移位电路，它的所有器件都是高压器件，优点是速度快，功耗低，然而因为输入器件是高压器件，限制了输入信号的电平范围，不能移位1V以下的低电平信号。如图2(b)所示，第二种也是交叉耦合结构的电平移位电路，不过它的输入器件是低压器件，可以移位1V以下的低电平信号。为了保护低压器件，增加了零阈值电压器件，零阈值电压器件的栅极接低电压Vdd，源极电压不超过Vdd，保证了低压器件不超过安全电压。然而，因为零阈值电压器件的尺寸通常都比较大，寄生电容比较大，这种电平转换电路的工作速度受到限制，不适用于高速应用。如图2(c)所示，第三种是电流源结构的电平移位电路，它的所有器件也都是高压器件，但是它采用PMOS管做输入，可以移位1V以下的低电平信号。它的工作速度也比较快，缺点是电流源有静态功耗，不适用于低功耗应用。
发明内容
本发明的目的在于提供一种电平移位电路，以解决现有的电平移位电路在低输入电平，高速工作速度和低功耗要求不能兼顾的问题。
为解决上述技术问题，本发明提供一种电平移位电路，所述电平移位电路包括交叉耦合负载电路、第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中：
所述第一晶体管的源极耦合至第一信号高电平端，所述第二晶体管的源极耦合至第一信号低电平端，所述第一晶体管的栅极和所述第二晶体管的栅极连接至第一电源电压；
所述第一晶体管的漏极连接所述第三晶体管的源极；所述第二晶体管的漏极连接所述第四晶体管的源极；
所述第三晶体管的漏极连接至第二信号高电平端，所述第四晶体管的漏极连接至第二信号低电平端，所述第三晶体管的栅极和所述第四晶体管的栅极连接至第二电源电压；
所述交叉耦合负载电路连接所述第三晶体管的漏极和所述第四晶体管的漏极；
所述第二电源电压为所述交叉耦合负载电路供电，所述第一电源电压低于所述第二电源电压。
可选的，在所述的电平移位电路中，所述第一信号高电平端和所述第一信号低电平端连接一芯片的内部电路。
可选的，在所述的电平移位电路中，所述第二信号高电平端和所述第二信号低电平端连接一芯片的接口电路。
可选的，在所述的电平移位电路中，所述芯片的接口电路的带宽传输速度为每秒2000兆位。
可选的，在所述的电平移位电路中，所述第二信号的输出占空比为48％～52％。
可选的，在所述的电平移位电路中，所述电平移位电路还包括输入驱动电路，所述输入驱动电路第一反相器和第二反相器，其中：
所述第一反相器的输入端输入所述第一信号高电平端，所述第一反相器的输出端连接所述第一晶体管的源极；
所述第二反相器的输入端输入所述第一信号低电平端，所述第二反相器的输出端连接所述第二晶体管的源极。
可选的，在所述的电平移位电路中，交叉耦合负载电路包括第五晶体管和第六晶体管，其中：
所述第五晶体管的源极连接所述第三晶体管的漏极；所述第六晶体管的源极连接所述第四晶体管的漏极；
所述第五晶体管的栅极连接所述第四晶体管的漏极；所述第六晶体管的栅极连接所述第三晶体管的漏极；
所述第五晶体管的漏极和所述第六晶体管的漏极连接至所述第二电源电压。
可选的，在所述的电平移位电路中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为N沟道场效应晶体管；
所述第五晶体管和所述第六晶体管为P沟道场效应晶体管。
可选的，在所述的电平移位电路中，所述第二信号高电平端的电位为0.81V～0.99V。
可选的，在所述的电平移位电路中，所述第二信号高电平端的电位为1.08V～1.98V。
在本发明提供的电平移位电路中，如果第一信号高电平端为第一电源电压，第一信号低电平端为零，第一晶体管的源极为低电平，第二晶体管的源极为第一电源电压，第三晶体管的源极为低电平，第四晶体管的源极为第二电源电压减去晶体管阈值电压，第二信号低电平端为低电平，第二信号高电平端(连接第四晶体管的漏极)为第二电源电压。此时第一晶体管的漏源都是低电压。第二晶体管的漏极为为第二电源电压减去晶体管阈值电压，源极和栅极为第一电源电压，则第二晶体管的漏源电压为为第二电源电压减去晶体管阈值电压再减去第一电源电压，不超过低压器件的安全电压。实现了高速低功耗的低到高电平移位电路，解决了传统电平移位电路在低输入电平，高速工作速度和低功耗要求不能兼顾的问题。
附图说明
图1是现有的芯片内部电路和接口电路示意图；
图2(a)、2(b)和2(c)是现有的电平移位电路示意图；
图3是本发明一实施例中的电平移位电路示意图；
图中所示：10-接口电路；20-内部电路；30-电平移位电路。
具体实施方式
以下结合附图和具体实施例对本发明提出的电平移位电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种电平移位电路，以解决现有的电平移位电路在低输入电平，高速工作速度和低功耗要求不能兼顾的问题。
为实现上述思想，本发明提供了一种电平移位电路，所述电平移位电路包括交叉耦合负载电路、第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中：所述第一晶体管的源极耦合至第一信号高电平端，所述第二晶体管的源极耦合至第一信号低电平端，所述第一晶体管的栅极和所述第二晶体管的栅极连接至第一电源电压；所述第一晶体管的漏极连接所述第三晶体管的源极；所述第二晶体管的漏极连接所述第四晶体管的源极；所述第三晶体管的漏极连接至第二信号高电平端，所述第四晶体管的漏极连接至第二信号低电平端，所述第三晶体管的栅极和所述第四晶体管的栅极连接至第二电源电压；所述交叉耦合负载电路连接所述第三晶体管的漏极和所述第四晶体管的漏极；所述第二电源电压为所述交叉耦合负载电路供电，所述第一电源电压低于所述第二电源电压。
本实施例提供一种电平移位电路，如图3所示，所述电平移位电路包括交叉耦合负载电路、第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4，其中：所述第一晶体管M1的源极耦合至第一信号高电平端LP，所述第二晶体管M2的源极耦合至第一信号低电平端LN，所述第一晶体管M1的栅极和所述第二晶体管M2的栅极连接至第一电源电压Vdd；所述第一晶体管M1的漏极连接所述第三晶体管M3的源极；所述第二晶体管M2的漏极连接所述第四晶体管M4的源极；所述第三晶体管M3的漏极连接至第二信号高电平端HP，所述第四晶体管M4的漏极连接至第二信号低电平端HN，所述第三晶体管M3的栅极和所述第四晶体管M4的栅极连接至第二电源电压Vddq；所述交叉耦合负载电路连接所述第三晶体管M3的漏极和所述第四晶体管M4的漏极；所述第二电源电压Vddq为所述交叉耦合负载电路供电，所述第一电源电压Vdd低于所述第二电源电压Vddq。
具体的，在所述的电平移位电路中，所述第一信号高电平端LP和所述第一信号低电平端LN连接一芯片的内部电路。所述第二信号高电平端HP和所述第二信号低电平端HN连接一芯片的接口电路。所述芯片的接口电路的带宽传输速度为每秒2000兆位。所述第二信号的输出占空比为48％～52％。
进一步的，在所述的电平移位电路中，所述电平移位电路还包括输入驱动电路，所述输入驱动电路第一反相器U1和第二反相器U2，其中：所述第一反相器U1的输入端输入所述第一信号高电平端LP，所述第一反相器U1的输出端连接所述第一晶体管M1的源极；所述第二反相器U2的输入端输入所述第一信号低电平端LN，所述第二反相器U2的输出端连接所述第二晶体管M2的源极。交叉耦合负载电路包括第五晶体管M5和第六晶体管M6，其中：所述第五晶体管M5的源极连接所述第三晶体管M3的漏极；所述第六晶体管M6的源极连接所述第四晶体管M4的漏极；所述第五晶体管M5的栅极连接所述第四晶体管M4的漏极；所述第六晶体管M6的栅极连接所述第三晶体管M3的漏极；所述第五晶体管M5的漏极和所述第六晶体管M6的漏极连接至所述第二电源电压Vddq。所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3和所述第四晶体管M4为N沟道场效应晶体管；所述第五晶体管M5和所述第六晶体管M6为P沟道场效应晶体管。
另外，在所述的电平移位电路中，所述第二信号高电平端HP的电位为0.81V～0.99V。所述第二信号高电平端HP的电位为1.08V～1.98V。
在本发明提供的电平移位电路中，如果第一信号高电平端LP为第一电源电压Vdd，第一信号低电平端LN为零，第一晶体管M1的源极为低电平，第二晶体管M2的源极为第一电源电压Vdd，第三晶体管M3的源极为低电平，第四晶体管M4的源极为第二电源电压Vddq减去晶体管阈值电压，第二信号低电平端HN为低电平，第二信号高电平端HP(连接第四晶体管M4的漏极)为第二电源电压Vddq。此时第一晶体管M1的漏源都是低电压。第二晶体管M2的漏极为为第二电源电压Vddq减去晶体管阈值电压，源极和栅极为第一电源电压Vdd，则第二晶体管M2的漏源电压为为第二电源电压Vddq减去晶体管阈值电压再减去第一电源电压Vdd，不超过低压器件的安全电压。实现了高速低功耗的低到高电平移位电路，解决了传统电平移位电路在低输入电平，高速工作速度和低功耗要求不能兼顾的问题。
在芯片28nm工艺PVT条件下，输出信号(第二信号)占空比和功耗的仿真结果为，输出信号(第二信号)占空比在整个PVT下为48％～52％之间，电平移位电路功耗小于0.1mW。由此可见本发明适合高速低功耗接口电路要求。
综上，上述实施例对电平移位电路的不同构型进行了详细说明，当然，本发明包括但不局限于上述实施中所列举的构型，任何在上述实施例提供的构型基础上进行变换的内容，均属于本发明所保护的范围。本领域技术人员可以根据上述实施例的内容举一反三。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种电平移位电路，其特征在于，所述电平移位电路包括交叉耦合负载电路、第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中：
所述第一晶体管的源极耦合至第一信号高电平端，所述第二晶体管的源极耦合至第一信号低电平端，所述第一晶体管的栅极和所述第二晶体管的栅极连接至第一电源电压；
所述第一晶体管的漏极连接所述第三晶体管的源极；所述第二晶体管的漏极连接所述第四晶体管的源极；
所述第三晶体管的漏极连接至第二信号高电平端，所述第四晶体管的漏极连接至第二信号低电平端，所述第三晶体管的栅极和所述第四晶体管的栅极连接至第二电源电压；
所述交叉耦合负载电路连接所述第三晶体管的漏极和所述第四晶体管的漏极；
所述第二电源电压为所述交叉耦合负载电路供电，所述第一电源电压低于所述第二电源电压。
2.如权利要求1所述的电平移位电路，其特征在于，所述第一信号高电平端和所述第一信号低电平端连接一芯片的内部电路。
3.如权利要求1所述的电平移位电路，其特征在于，所述第二信号高电平端和所述第二信号低电平端连接一芯片的接口电路。
4.如权利要求3所述的电平移位电路，其特征在于，所述芯片的接口电路的带宽传输速度为每秒2000兆位。
5.如权利要求3所述的电平移位电路，其特征在于，所述第二信号的输出占空比为48％～52％。
6.如权利要求1所述的电平移位电路，其特征在于，所述电平移位电路还输入驱动电路，所述输入驱动电路包括第一反相器和第二反相器，其中：
所述第一反相器的输入端输入所述第一信号高电平端，所述第一反相器的输出端连接所述第一晶体管的源极；
所述第二反相器的输入端输入所述第一信号低电平端，所述第二反相器的输出端连接所述第二晶体管的源极。
7.如权利要求1所述的电平移位电路，其特征在于，交叉耦合负载电路包括第五晶体管和第六晶体管，其中：
所述第五晶体管的源极连接所述第三晶体管的漏极；所述第六晶体管的源极连接所述第四晶体管的漏极；
所述第五晶体管的栅极连接所述第四晶体管的漏极；所述第六晶体管的栅极连接所述第三晶体管的漏极；
所述第五晶体管的漏极和所述第六晶体管的漏极连接至所述第二电源电压。
8.如权利要求7所述的电平移位电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管为N沟道场效应晶体管；
所述第五晶体管和所述第六晶体管为P沟道场效应晶体管。
9.如权利要求1所述的电平移位电路，其特征在于，所述第二信号高电平端的电位为0.81V～0.99V。
10.如权利要求1所述的电平移位电路，其特征在于，所述第二信号高电平端的电位为1.08V～1.98V。
CN201810108052.9A 2018-02-02 2018-02-02 电平移位电路 Pending CN108599755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810108052.9A CN108599755A (zh) 2018-02-02 2018-02-02 电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810108052.9A CN108599755A (zh) 2018-02-02 2018-02-02 电平移位电路

Publications (1)

Publication Number Publication Date
CN108599755A true CN108599755A (zh) 2018-09-28

Family

ID=63608859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810108052.9A Pending CN108599755A (zh) 2018-02-02 2018-02-02 电平移位电路

Country Status (1)

Country Link
CN (1) CN108599755A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
CN110995242A (zh) * 2019-10-08 2020-04-10 芯创智（北京）微电子有限公司 一种高速电平移位器
CN112929020A (zh) * 2021-01-22 2021-06-08 珠海零边界集成电路有限公司 电子设备及其电平转换电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969305A (zh) * 2010-11-09 2011-02-09 威盛电子股份有限公司 电位转换电路
CN203851128U (zh) * 2014-05-13 2014-09-24 湖南进芯电子科技有限公司 高速宽范围低转高双端输出电平转换电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969305A (zh) * 2010-11-09 2011-02-09 威盛电子股份有限公司 电位转换电路
CN203851128U (zh) * 2014-05-13 2014-09-24 湖南进芯电子科技有限公司 高速宽范围低转高双端输出电平转换电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
CN110995242A (zh) * 2019-10-08 2020-04-10 芯创智（北京）微电子有限公司 一种高速电平移位器
CN112929020A (zh) * 2021-01-22 2021-06-08 珠海零边界集成电路有限公司 电子设备及其电平转换电路
CN112929020B (zh) * 2021-01-22 2023-09-26 珠海零边界集成电路有限公司 电子设备及其电平转换电路

Similar Documents

Publication Publication Date Title
CN101686048B (zh) 低泄漏电压电平转换电路
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
CN104638887A (zh) 一种可实现输出高电平转换的输出驱动电路
CN108599755A (zh) 电平移位电路
CN103856206A (zh) 从低到高逻辑电平转换电路
CN102857217A (zh) 一种低功耗异或/同或门电路
CN101013890A (zh) 数字信号电平转换电路
CN107181482A (zh) 输入输出接收电路
CN102064818A (zh) Cmos输入输出接口电路
Zhang et al. A new level shifter with low power in multi-voltage system
CN103117740B (zh) 低功耗电平位移电路
CN101888227B (zh) 一种温度不敏感时钟缓冲器及h型时钟树电路
KR101483038B1 (ko) 전압 레벨 쉬프터
CN104506183A (zh) 单电压亚阈值电平转换器
CN107370485A (zh) 负压电平转换电路
TWI390846B (zh) 輸出胞、輸入胞以及輸入輸出元件
WO2023035513A1 (zh) 一种电平转换电路及芯片
CN104242909A (zh) 一种电平转换电路
CN107528580B (zh) 电平转换电路
CN106656164A (zh) 一种高电平选择电路和电子系统
Mayakkannan et al. A Split-Input Driver-Enabled High-Speed and Energy-Efficient Level Shifter Using Hybrid Pull-Up Network
CN207782386U (zh) 一种防止芯片掉电后漏电电路
CN206461593U (zh) 准位移位装置
CN107181481A (zh) 输入输出接收电路
CN102427340B (zh) 一种适用于亚阈值区域的限幅转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180928

RJ01 Rejection of invention patent application after publication