CN112929020B - 电子设备及其电平转换电路 - Google Patents
电子设备及其电平转换电路 Download PDFInfo
- Publication number
- CN112929020B CN112929020B CN202110094130.6A CN202110094130A CN112929020B CN 112929020 B CN112929020 B CN 112929020B CN 202110094130 A CN202110094130 A CN 202110094130A CN 112929020 B CN112929020 B CN 112929020B
- Authority
- CN
- China
- Prior art keywords
- electronic switching
- switching tube
- level
- electronic
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供一种电子设备及其电平转换电路,电平转换电路包括第一电子开关管、第二电子开关管、第三电子开关管、第四电子开关管、第五电子开关管、第六电子开关管和或非门模块;通过增加能够相互耦合的正反馈结构的第三电子开关管和第四电子开关管,能够在第二电源被关断时,避免电平转换电路中出现电压浮空节点导致输出信号的状态发生翻转;通过引入或非门模块,能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定,提高了电平转换的稳定可靠性。
Description
技术领域
本发明涉及电平转换技术领域,特别涉及一种电子设备及其电平转换电路。
背景技术
在新一代的电子电路设计中,随着低电压逻辑的引入,系统上会经常出现输入与输出逻辑电平不匹配的情况,为解决这种不匹配的问题,就需要引入电平转换。随着不同工作电平的数字IC(Integrated Circuit,集成电路)不断涌现,逻辑电平转换的必要性更加突出,处理器I/O(Input/Output,输入输出)口电平正在往更低的电压水平发展,外围设计组件的工作电平也呈现低电压化,但是一般来讲,处理器IO的工作电压水平会比外围组件的工作电压更低,这样处理器在和外围设备进行通讯时就需要进行电平的转换。
然而目前的电平转换的电路结构中,存在以下问题:
1、目前的电平转换的电路结构中存在无电控,有电的情况;
2、需要的电子开关管的数量较多,导致电平转换的速率较低;
3、无法保留上一阶段的电平状态。
发明内容
基于此,有必要针对上述技术问题,提供一种电子设备及其电平转换电路。
一种电平转换电路,包括:第一电子开关管、第二电子开关管、第三电子开关管、第四电子开关管、第五电子开关管、第六电子开关管和或非门模块;
所述第五电子开关管的第一端以及所述第六电子开关管的第一端分别用于与第一电源连接,所述第五电子开关管的第二端与所述第一电子开关管的第一端以及所述第四电子开关管的第一端连接,所述第六电子开关管的第二端与所述第二电子开关管的第一端以及所述第三电子开关管的第一端连接,所述第五电子开关管的第二端与所述第六电子开关管的控制端连接,所述第六电子开关管的第二端与所述第五电子开关管的控制端连接;
所述第一电子开关管的第二端用于接地,所述第一电子开关管的控制端用于与第一电平输入端连接,所述第二电子开关管的第二端用于接地,所述第二电子开关管的控制端用于与第二电平输入端连接,其中,所述第一电平输入端的电平和所述第二电平输入端的电平相反;
所述第三电子开关管的第二端用于与所述第一电平输入端连接,所述第四电子开关管的第二端用于与所述第二电平输入端连接,所述第三电子开关管的控制端以及所述第四电子开关管的控制端分别用于与第二电源连接;
所述或非门模块的第一输入端用于与使能控制端连接,所述或非门模块的第二输入端与所述第六电子开关管的第二端连接,所述或非门模块的输出端用于与信号输出端连接。
在一个实施例中,还包括第一电平反相模块和第二电平反相模块,所述第一电平反相模块的输入端用于与信号输入端连接,所述第一电平反相模块的输出端作为所述第一电平输入端,且与所述第二电平反相模块的输入端连接,所述第二电平反相模块的输出端作为所述第二电平输入端。
在一个实施例中,还包括使能电子开关管,所述使能电子开关管的控制端用于与所述使能控制端连接,所述使能电子开关管的第一端用于与所述第一电源连接,所述使能电子开关管的第二端与所述第五电子开关管的第一端以及所述第六电子开关管的第一端连接。
在一个实施例中,所述第一电子开关管和所述第二电子开关管的导通电平相同,所述第三电子开关管和所述第四电子开关管的导通电平相同,所述第五电子开关管和所述第六电子开关管的导通电平相同。
在一个实施例中,所述第一电子开关管和所述第五电子开关管的导通电平相异。
在一个实施例中,所述第一电子开关管和所述第二电子开关管为NMOS。
在一个实施例中,所述第三电子开关管和所述第四电子开关管为NMOS。
在一个实施例中,所述第五电子开关管和所述第六电子开关管为PMOS。
在一个实施例中,当所述第一电平输入端的信号为低电平,所述的第二电平输入端的信号为高电平,所述第二电源的信号为高电平时,所述第一电子开关管关断,所述第二电子开关管导通,所述第三电子开关管导通,所述第四电子开关管导通,所述第五电子开关管导通,所述第六电子开关管关断;
当所述第一电平输入端的信号为高电平,所述的第二电平输入端的信号为低电平,所述第二电源的信号为高电平时,所述第一电子开关管导通,所述第二电子开关管关断,所述第三电子开关管导通,所述第四电子开关管导通,所述第五电子开关管关断,所述第六电子开关管导通。
一种电子设备,包括上述任一实施例中的所述电平转换电路。
上述电子设备及其电平转换电路,通过增加能够相互耦合的正反馈结构的第三电子开关管和第四电子开关管,能够在第二电源被关断时,避免电平转换电路中出现电压浮空节点导致输出信号的状态发生翻转;通过引入或非门模块,能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定,提高了电平转换的稳定可靠性。
附图说明
图1为一个实施例中的电平转换电路的电路逻辑连接结构示意图;
图2为一个实施例中的电平转换电路的在测试中的转换速率效果示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,当元件被称为“固定于”、“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
实施例一
本实施例中,如图1所示,提供一种电平转换电路,包括:第一电子开关管M1、第二电子开关管M2、第三电子开关管M3、第四电子开关管M4、第五电子开关管M5、第六电子开关管M6和或非门模块NOR。
所述第五电子开关管M5的第一端以及所述第六电子开关管M6的第一端分别用于与第一电源VCC连接,所述第五电子开关管M5的第二端与所述第一电子开关管M1的第一端以及所述第四电子开关管M4的第一端连接,所述第六电子开关管M6的第二端与所述第二电子开关管M2的第一端以及所述第三电子开关管M3的第一端连接,所述第五电子开关管M5的第二端与所述第六电子开关管M6的控制端连接,所述第六电子开关管M6的第二端与所述第五电子开关管M5的控制端连接;
所述第一电子开关管M1的第二端用于接地,所述第一电子开关管M1的控制端用于与第一电平输入端INN连接,所述第二电子开关管M2的第二端用于接地,所述第二电子开关管M2的控制端用于与第二电平输入端INNN连接,其中,所述第一电平输入端INN的电平和所述第二电平输入端INNN的电平相反;
所述第三电子开关管M3的第二端用于与所述第一电平输入端INN连接,所述第四电子开关管M4的第二端用于与所述第二电平输入端INNN连接,所述第三电子开关管M3的控制端以及所述第四电子开关管M4的控制端分别用于与第二电源VDD连接;
所述或非门模块NOR的第一输入端用于与使能控制端EN连接,所述或非门模块NOR的第二输入端与所述第六电子开关管M6的第二端连接,所述或非门模块NOR的输出端用于与信号输出端OUT连接。
具体地,所述第五电子开关管M5的第二端与所述第一电子开关管M1的第一端以及所述第四电子开关管M4的第一端之间设置节点A,所述第六电子开关管M6的第二端与所述第二电子开关管M2的第一端以及所述第三电子开关管M3的第一端之间设置节点B,或者可以理解为,所述第五电子开关管M5的第二端通过节点A与所述第一电子开关管M1的第一端以及所述第四电子开关管M4的第一端连接,所述第六电子开关管M6的第二端通过节点B与所述第二电子开关管M2的第一端以及所述第三电子开关管M3的第一端连接,并且,所述第五电子开关管M5的第二端通过节点A与所述第六电子开关管M6的控制端连接,所述第六电子开关管M6的第二端通过节点B与所述第五电子开关管M5的控制端连接,这样,节点A的电平与第五电子开关管M5的第二端、第一电子开关管M1的第一端、所述第四电子开关管M4的第一端以及所述第六电子开关管M6的控制端的电平相同,节点B的电平与所述第六电子开关管M6的第二端、所述第二电子开关管M2的第一端、所述第三电子开关管M3的第一端以及所述第五电子开关管M5的控制端的电平相同。
由于所述第一电平输入端INN的电平和所述第二电平输入端INNN的电平相反,使得第一电子开关管M1、第二电子开关管M2中的其中一个导通,另外一个关断。这样节点A和节点B中的其中一个接地,使得第五电子开关管M5和第六电子开关管M6中的一个导通,另一个关断,使得节点A和节点B中的一个接地为低电平,另一个与第一电源VCC连接为高电平。在第三电子开关管M3和第四电子开关管M4接收到的第二电源VDD的导通信号时,第三电子开关管M3和第四电子开关管M4导通时,使得节点A通过第四电子开关连接第二电平输入端INNN,节点B通过第三电子开关连接第一电平输入端INN连接,进而使得节点A和节点B中的低电平迅速拉低至低电平,另一个的高电平再次拉高电平,避免了节点A和节点B处于中间电平,避免出现无电控有电的状态。
一个实施例中,所述第一电子开关管M1和所述第二电子开关管M2为高电平导通,所述第三电子开关管M3和所述第四电子开关管M4为高电平导通,所述第五电子开关管M5和所述第六电子开关管M6为低电平导通;
当所述第一电平输入端INN的信号为低电平,所述的第二电平输入端INNN的信号为高电平,所述第二电源VDD的信号为高电平时,所述第一电子开关管M1关断,所述第二电子开关管M2导通,所述第三电子开关管M3导通,所述第四电子开关管M4导通,所述第五电子开关管M5导通,所述第六电子开关管M6关断;
当所述第一电平输入端INN的信号为高电平,所述的第二电平输入端INNN的信号为低电平,所述第二电源VDD的信号为高电平时,所述第一电子开关管M1导通,所述第二电子开关管M2关断,所述第三电子开关管M3导通,所述第四电子开关管M4导通,所述第五电子开关管M5关断,所述第六电子开关管M6导通。
比如,当所述第一电平输入端INN的信号为低电平,所述的第二电平输入端INNN的信号为高电平,所述第二电源VDD的信号为高电平时,所述第一电子开关管M1关断,所述第二电子开关管M2导通,所述第三电子开关管M3导通,所述第四电子开关管M4导通,节点B点由于第二电子开关管M2的导通而接地,因此节点B的电平被拉至低电平,而由于第三电子开关管M3导通,节点B通过第三电子开关管M3与第一电平输入端INN连接,使得节点B的电平被拉低至第一电平输入端INN的低电平,此时节点B被第二电子开关管M2和第三电子开关管M3同时拉至低电平,确保了节点B的电平被迅速拉低,避免了及节点B点处于中间电平,避免出现无电控有电状态。同理,由于第一电平输入端INN为低电平,第一电子开关管M1关断,节点B为低电平,第五电子开关管M5导通,节点A通过第五电子开关管M5与第一电源VCC连接,节点A被第五电子开关管M5拉至高电平,且由于第四电子开关管M4导通,节点A点被第四电子开关管M4拉至第二电平输入端INNN的高电平。因此,节点A点被第五电子开关管M5和第四电子开关管M4同事拉至高电平,迅速确定了高电平状态。这样,通过加入第三电子开关管M3、第四电子开关管M4,可以快速的确定各支路状态,提高了电平的转换速率。
一个实施例中,所述第一电子开关管M1和所述第二电子开关管M2为低电平导通,所述第三电子开关管M3和所述第四电子开关管M4为高电平导通,所述第五电子开关管M5和所述第六电子开关管M6为高电平导通;
当所述第一电平输入端INN的信号为高电平,所述的第二电平输入端INNN的信号为低电平,所述第二电源VDD的信号为高电平时,所述第一电子开关管M1关断,所述第二电子开关管M2导通,所述第三电子开关管M3导通,所述第四电子开关管M4导通,所述第五电子开关管M5导通,所述第六电子开关管M6关断;
当所述第一电平输入端INN的信号为低电平,所述的第二电平输入端INNN的信号为高电平,所述第二电源VDD的信号为高电平时,所述第一电子开关管M1导通,所述第二电子开关管M2关断,所述第三电子开关管M3导通,所述第四电子开关管M4导通,所述第五电子开关管M5关断,所述第六电子开关管M6导通。
为了使得第一电子开关管M1和第二电子开关管M2分别获得不同的电平,在一个实施例中,如图1所示,电平转换电路还包括第一电平反相模块和第二电平反相模块,所述第一电平反相模块的输入端用于与信号输入端IN连接,所述第一电平反相模块的输出端作为所述第一电平输入端INN,且与所述第二电平反相模块的输入端连接,所述第二电平反相模块的输出端作为所述第二电平输入端INNN。
本实施例中,第一电平反相模块和第二电平反相模块分别包括一个低压反相器,低压反相器的作用是将电平反向,比如,将高电平置为低电平,将低电平置为高电平。
比如,当信号输入端IN输入高电平信号时,则第一电平反相模块将信号输入端IN的高电平信号转换为低电平信号,并输出至第二电平反相模块,则此时第一电平输入端INN的信号为低电平,第二电平反相模块将第二电平反相模块的低电平信号转换为高电平信号并输出,则第二电平输入端INNN的信号为高电平。
反之,当信号输入端IN输入低电平信号时,则第一电平反相模块将信号输入端IN的低电平信号转换为高电平信号,并输出至第二电平反相模块,则此时第一电平输入端INN的信号为高电平,第二电平反相模块将第二电平反相模块的高电平信号转换为低电平信号并输出,则第二电平输入端INNN的信号为低电平。
这样,通过第一电平反相模块和第二电平反相模块对电平信号的反相,并分别输入至第一电子开关管M1的控制端和第二电子开关管M2的控制端,使得第一电子开关管M1和第二电子开关管M2分别获得不同的电平,以实现其中一个导通,另一个关断。
在一个实施例中,如图1所示,电平转换电路还包括使能电子开关管M7,所述使能电子开关管M7的控制端用于与所述使能控制端EN连接,所述使能电子开关管M7的第一端用于与所述第一电源VCC连接,所述使能电子开关管M7的第二端与所述第五电子开关管M5的第一端以及所述第六电子开关管M6的第一端连接。
本实施例中,使能电子开关管M7用于将所述第五电子开关管M5的第一端以及所述第六电子开关管M6的第一端与第一电源VCC连接,通过使能电子开关管M7控制所述第五电子开关管M5的第一端以及所述第六电子开关管M6的第一端与第一电源VCC的连接。使能控制端EN用于向使能电子开关管M7的控制端输入电平信号,以控制使能电子开关管M7的导通或关断。比如,使能电子开关管M7为低电平导通,则在使能控制端EN输入低电平时,使能电子开关管M7的第一端和第二端导通吧,比如,使能电子开关管M7为PMOS(Positive channelMetal Oxide Semiconductor,P型金属-氧化物-半导体)。比如,使能电子开关管M7为高电平导通,则在使能控制端EN输入高电平时,使能电子开关管M7的第一端和第二端导通,比如,使能电子开关管M7为NMOS(Negative channel-Metal-Oxide-Semiconductor,N型金属-氧化物-半导体)。这样,通过该使能电子开关管M7,能够实现第一电源VCC对电平转换电路的供电的控制。
比如,使能电子开关管M7为低电平导通,当使能控制端EN为高电平时,使能电子开关管M7关断,电平转换电路不工作,信号输出端OUT为低电平,实现使能控制。当使能控制端EN为低电平时,使能电子开关管M7导通,电平转换电路正常工作。
在一个实施例中,所述第一电子开关管M1和所述第二电子开关管M2的导通电平相同,所述第三电子开关管M3和所述第四电子开关管M4的导通电平相同,所述第五电子开关管M5和所述第六电子开关管M6的导通电平相同。
本实施例中,所述第一电子开关管M1和所述第二电子开关管M2为同类型的晶体管,所述第三电子开关管M3和所述第四电子开关管M4为同类型的晶体管,所述第五电子开关管M5和所述第六电子开关管M6为同类型的晶体管。这样,使得当所述第一电平输入端INN的电平和所述第二电平输入端INNN的电平相反时,所述第一电子开关管M1和所述第二电子开关管M2其中一个导通,另外一个关断,而所述第三电子开关管M3和所述第四电子开关管M4则能够同时导通,或者同时关断,并且,在当节点A和节点B的电平相反时,使得第五电子开关管M5和第六电子开关管M6中的一个导通,另外一个关断。
在一个实施例中,所述第一电子开关管M1和所述第五电子开关管M5的导通电平相异,且所述第二电子开关管M2和所述第六电子开关管M6的导通电平相异。
比如,所述第一电子开关管M1和第二电子开关管M2为低电平导通,所述第五电子开关管M5和第六电子开关管M6为高电平导通,比如,所述第一电子开关管M1和第二电子开关管M2为高电平导通,所述第五电子开关管M5和第六电子开关管M6为低电平导通。
在一个实施例中,所述第一电子开关管M1和所述第二电子开关管M2为NMOS。
本实施例中,所述第一电子开关管M1和所述第二电子开关管M2为相同类型的晶体管,即第一电子开关管M1为NMOS,第二电子开关管M2为NMOS,这样,使得第一电子开关管M1和第二电子开关管M2的导通条件相同,当第一电平输入端INN和第二电平输入端INNN分别输入相反的电平信号时,使得第一电子开关管M1和第二电子开关管M2中的一个导通,另一个关断。比如,第一电子开关管M1的控制端为栅极,第一电子开关管M1的第一端为源极或者漏极,第一电子开关管M1的第二端为漏极或者源极;比如,第二电子开关管M2的控制端为栅极,第二电子开关管M2的第一端为源极或者漏极,第二电子开关管M2的第二端为漏极或者源极。
在一个实施例中,所述第三电子开关管M3和所述第四电子开关管M4为NMOS。
本实施例中,所述第三电子开关管M3和所述第四电子开关管M4为相同类型的晶体管,即第三电子开关管M3为NMOS,第四电子开关管M4为NMOS,这样,使得第三电子开关管M3和第四电子开关管M4的导通条件相同,当节点A和节点B的电平相反时,使得第三电子开关管M3和第四电子开关管M4中的一个导通,另一个关断,以实现两者的耦合。比如,第三电子开关管M3的控制端为栅极,第三电子开关管M3的第一端为源极或者漏极,第三电子开关管M3的第二端为漏极或者源极;比如,第四电子开关管M4的控制端为栅极,第四电子开关管M4的第一端为源极或者漏极,第四电子开关管M4的第二端为漏极或者源极。
在一个实施例中,所述第五电子开关管M5和所述第六电子开关管M6为PMOS。
本实施例中,所述第五电子开关管M5和所述第六电子开关管M6为相同类型的晶体管,即第五电子开关管M5为PMOS,第六电子开关管M6为PMOS,这样,使得第五电子开关管M5和第六电子开关管M6的导通条件相同,当节点A和节点B的电平相反时,使得第五电子开关管M5和第六电子开关管M6中的一个导通,另一个关断。比如,第五电子开关管M5的控制端为栅极,第五电子开关管M5的第一端为源极或者漏极,第五电子开关管M5的第二端为漏极或者源极;比如,第六电子开关管M6的控制端为栅极,第六电子开关管M6的第一端为源极或者漏极,第六电子开关管M6的第二端为漏极或者源极。
实施例二
本实施例中,所述第一电子开关管M1和所述第二电子开关管M2为NMOS,所述第三电子开关管M3和所述第四电子开关管M4为NMOS,所述第五电子开关管M5和所述第六电子开关管M6为PMOS。
当信号输入端IN输入的信号为高电平时,经过第一电平反相模块和第二电平反相模块对电平的反相,第一电平输入端INN为低电平,第二电平输入端INNN为高电平,所述第一电子开关管M1关断,所述第二电子开关管M2导通。所述第二电源VDD的信号为高电平时,所述第三电子开关管M3导通,所述第四电子开关管M4导通,节点B点由于第二电子开关管M2的导通而接地,因此节点B的电平被拉至低电平,而由于第三电子开关管M3导通,节点B通过第三电子开关管M3与第一电平输入端INN连接,使得节点B的电平被拉低至第一电平输入端INN的低电平,此时节点B被第二电子开关管M2和第三电子开关管M3同时拉至低电平,确保了节点B的电平被迅速拉低,避免了及节点B点处于中间电平,避免出现无电控有电状态。同理,由于第一电平输入端INN为低电平,第一电子开关管M1关断,节点B为低电平,第五电子开关管M5导通,节点A通过第五电子开关管M5与第一电源VCC连接,节点A被第五电子开关管M5拉至高电平,且由于第四电子开关管M4导通,节点A点被第四电子开关管M4拉至第二电平输入端INNN的高电平。因此,节点A点被第五电子开关管M5和第四电子开关管M4同事拉至高电平,迅速确定了高电平状态。这样,通过加入第三电子开关管M3、第四电子开关管M4,可以快速的确定各支路状态,提高了电平的转换速率,加入的使能控制端EN可以在不使用时将其关闭,降低了功耗。
此外,通过增加2个构成相互耦合的正反馈结构的NMOS晶体管,即第三电子开关管M3和所述第四电子开关管M4,当第二电源VDD被关断时,避免了电平转移电路中出现电压浮空节点导致输出信号的状态发生翻转;通过引入控制信号和或非门逻辑门模块,能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定,提高了电平转移的稳定可靠性.
应该理解的是,电平转换应用于两个电压阈,掉电一般是指数字电压阈VDD(低压掉电),模拟电压阈(高压)稳定。此结构中,由于第三电子开关管M3和所述第四电子开关管M4构成相互耦合的正反馈结构,当电路出于某种应用要求需要关掉数字信号域的第二电源VDD时,第一电子开关管M1和所述第二电子开关管M2的栅极就会因为失去偏置电压而处于关断状态;但此时由于第三电子开关管M3和所述第四电子开关管M4中必定有一只晶体管处于线性导通状态,所以晶体管第一电子开关管M1、所述第二电子开关管M2、第五电子开关管M5和所述第六电子开关管M6都处于确定的稳定偏置状态,从而避免了电平转移电路中出现电压浮空节点,使得电路更加稳定可靠。
如图2所示,在PVT下,该电平转换电路实现低电平至高电平转换时,速率可达200M,同功能的电平转换电路的结构实现低电平至高电平转换的速率更高,且内部存在锁存及反馈结构,可靠性更高。
实施例三
本实施例中,提供一种电子设备,包括上述任一实施例中的所述电平转换电路。
上述各实施例中,通过增加能够相互耦合的正反馈结构的第三电子开关管和第四电子开关管,能够在第二电源被关断时,避免电平转换电路中出现电压浮空节点导致输出信号的状态发生翻转;通过引入或非门模块,能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定,提高了电平转换的稳定可靠性。
实施例四
对于现在的电子电路中Level Shift结构要求可靠性更高,转换速率更快。传统的结构设计时考虑到翻转的时候就是P管和N管的电流竞争,因为N管过驱动电压远小于P管,所以P管尺寸选取要弱,否则可能导致不能翻转或者延时加大。本申请设计原则是在最恶劣的情况能够把对方拉起来,latch不会锁死,且在保证了可靠性的同时实现了高转换率。
现有的垫片转换电路中,当输入端信号供电电源被关断时,电平转移电路中容易出现电压浮空节点导致输出信号的状态发生翻转。目前的电平转移结构中M3管和M4管的栅端直接接在输出端,且均作为开关管连接低电平,这样的接法效果没有本申请效果显著,即转换速率较低。设计时考虑到翻转的时候就是P管和N管的电流竞争,因为N管过驱动电压远小于P管,所以P管尺寸选取要弱,否则可能导致不能翻转或者延时加大。
如图1所示,本申请主要由两个低压反相器、M1和M2、M3和M4以及M5和M6组成,M1和M2为NMOS输入对管、M3和M4为NMOS开关管,以及M5和M6是PMOS负载管,相当于电容,电平转移的速率主要体现在A、B两路电流对M5和M6管的充电速率。当使能控制端为高电平时,Level Shift不工作,输出为低电平,实现使能控制。当使能控制端为低电平时,正常工作,当输入IN为高电平时,INN为低电平,INNN为高电平,M1管关断,M2管导通。因M3管和M4管为NMOS且栅端电压为VDD高电平,则M3管和M4管导通。B点因M2管道通被拉至地为低电平,且M3导通,B点有被M3管拉至INN低电平,此时B点被M2和M3同时拉至低电平,确保了B被迅速拉低,不会造成B点处于中间电平,出现无电控有电状态。同理INN为低电平,M1管关闭,B点为低电平,PMOS M5管导通,A点被M5管拉至高电平,且M4管导通,A点被M4管拉至INNN高电平。A点同时被M5、M4拉至高电平,迅速确定了高电平状态,加入M3和M4管,可以快速的确定各支路状态,提高了电平的转换速率,加入的使能控制端可以在不使用时将其关闭,降低了功耗。
反馈:通过增加2个构成相互耦合的正反馈结构的NMOS晶体管(即M3和M4),当输入端信号供电电源被关断时,避免了电平转移电路中出现电压浮空节点导致输出信号的状态发生翻转;通过引入控制信号和逻辑门模块(或非门),能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定,提高了电平转移的稳定可靠性.
锁存:Level shift应用于两个电压阈,掉电一般是指数字电压阈VDD(低压掉电),模拟电压阈(高压)稳定。。此结构中,由于MN3和MN4构成相互耦合的正反馈结构,当系统出于某种应用要求需要关掉数字信号域的供电电源电压VDD时,NMOS晶体管MN1和MN2的栅极就会因为失去偏置电压而处于关断状态;但此时MN3和MN4中必定有一只晶体管处于线性导通状态,所以晶体管MP5、MP6、MN1和MN2都处于确定的稳定偏置状态,从而避免了电平转移电路中出现电压浮空节点,更加稳定可靠。
本申请通过引入使能控制信号和逻辑门模块,加入正反馈和锁存结构,能够可靠的实现当输入端信号供电电源被关断后再次重新启动时跨电压域的信号传送和锁定,提高了电平转移的稳定可靠性和转换的速率。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种电平转换电路,其特征在于,包括:第一电子开关管、第二电子开关管、第三电子开关管、第四电子开关管、第五电子开关管、第六电子开关管和或非门模块;
所述第五电子开关管的第一端以及所述第六电子开关管的第一端分别用于与第一电源连接,所述第五电子开关管的第二端与所述第一电子开关管的第一端以及所述第四电子开关管的第一端连接,所述第六电子开关管的第二端与所述第二电子开关管的第一端以及所述第三电子开关管的第一端连接,所述第五电子开关管的第二端与所述第六电子开关管的控制端连接,所述第六电子开关管的第二端与所述第五电子开关管的控制端连接;
所述第一电子开关管的第二端用于接地,所述第一电子开关管的控制端用于与第一电平输入端连接,所述第二电子开关管的第二端用于接地,所述第二电子开关管的控制端用于与第二电平输入端连接,其中,所述第一电平输入端的电平和所述第二电平输入端的电平相反;
所述第三电子开关管的第二端用于与所述第一电平输入端连接,所述第四电子开关管的第二端用于与所述第二电平输入端连接,所述第三电子开关管的控制端以及所述第四电子开关管的控制端分别用于与第二电源连接;
所述或非门模块的第一输入端用于与使能控制端连接,所述或非门模块的第二输入端与所述第六电子开关管的第二端连接,所述或非门模块的输出端用于与信号输出端连接。
2.根据权利要求1所述的电平转换电路,其特征在于,还包括第一电平反相模块和第二电平反相模块,所述第一电平反相模块的输入端用于与信号输入端连接,所述第一电平反相模块的输出端作为所述第一电平输入端,且与所述第二电平反相模块的输入端连接,所述第二电平反相模块的输出端作为所述第二电平输入端。
3.根据权利要求1所述的电平转换电路,其特征在于,还包括使能电子开关管,所述使能电子开关管的控制端用于与所述使能控制端连接,所述使能电子开关管的第一端用于与所述第一电源连接,所述使能电子开关管的第二端与所述第五电子开关管的第一端以及所述第六电子开关管的第一端连接。
4.根据权利要求1-3任一项中所述的电平转换电路,其特征在于,所述第一电子开关管和所述第二电子开关管的导通电平相同,所述第三电子开关管和所述第四电子开关管的导通电平相同,所述第五电子开关管和所述第六电子开关管的导通电平相同。
5.根据权利要求4所述的电平转换电路,其特征在于,所述第一电子开关管和所述第五电子开关管的导通电平相异。
6.根据权利要求4所述的电平转换电路,其特征在于,所述第一电子开关管和所述第二电子开关管为NMOS。
7.根据权利要求4所述的电平转换电路,其特征在于,所述第三电子开关管和所述第四电子开关管为NMOS。
8.根据权利要求4所述的电平转换电路,其特征在于,所述第五电子开关管和所述第六电子开关管为PMOS。
9.根据权利要求1所述的电平转换电路,其特征在于,当所述第一电平输入端的信号为低电平,所述的第二电平输入端的信号为高电平,所述第二电源的信号为高电平时,所述第一电子开关管关断,所述第二电子开关管导通,所述第三电子开关管导通,所述第四电子开关管导通,所述第五电子开关管导通,所述第六电子开关管关断;
当所述第一电平输入端的信号为高电平,所述的第二电平输入端的信号为低电平,所述第二电源的信号为高电平时,所述第一电子开关管导通,所述第二电子开关管关断,所述第三电子开关管导通,所述第四电子开关管导通,所述第五电子开关管关断,所述第六电子开关管导通。
10.一种电子设备,其特征在于,包括权利要求1至9任一项中的所述电平转换电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110094130.6A CN112929020B (zh) | 2021-01-22 | 2021-01-22 | 电子设备及其电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110094130.6A CN112929020B (zh) | 2021-01-22 | 2021-01-22 | 电子设备及其电平转换电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112929020A CN112929020A (zh) | 2021-06-08 |
CN112929020B true CN112929020B (zh) | 2023-09-26 |
Family
ID=76166021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110094130.6A Active CN112929020B (zh) | 2021-01-22 | 2021-01-22 | 电子设备及其电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112929020B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047382A (zh) * | 2007-03-19 | 2007-10-03 | 北京中星微电子有限公司 | 一种电平移动器 |
CN101127241A (zh) * | 2006-08-16 | 2008-02-20 | 上海华虹Nec电子有限公司 | 用于低压eeprom的字线电压切换电路 |
CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
JP2013110584A (ja) * | 2011-11-21 | 2013-06-06 | Renesas Electronics Corp | 半導体装置 |
JP2015142210A (ja) * | 2014-01-28 | 2015-08-03 | ラピスセミコンダクタ株式会社 | レベルシフト回路及び半導体装置 |
US9755621B1 (en) * | 2016-05-24 | 2017-09-05 | Stmicroelectronics International N.V. | Single stage cascoded voltage level shifting circuit |
CN108599755A (zh) * | 2018-02-02 | 2018-09-28 | 豪威科技(上海)有限公司 | 电平移位电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101969305B (zh) * | 2010-11-09 | 2012-09-05 | 威盛电子股份有限公司 | 电位转换电路 |
US9136845B2 (en) * | 2014-02-13 | 2015-09-15 | Freescale Semiconductor, Inc. | Level shifter with improved operation |
-
2021
- 2021-01-22 CN CN202110094130.6A patent/CN112929020B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101127241A (zh) * | 2006-08-16 | 2008-02-20 | 上海华虹Nec电子有限公司 | 用于低压eeprom的字线电压切换电路 |
CN101047382A (zh) * | 2007-03-19 | 2007-10-03 | 北京中星微电子有限公司 | 一种电平移动器 |
CN102270984A (zh) * | 2011-07-01 | 2011-12-07 | 清华大学 | 一种正高压电平转换电路 |
JP2013110584A (ja) * | 2011-11-21 | 2013-06-06 | Renesas Electronics Corp | 半導体装置 |
JP2015142210A (ja) * | 2014-01-28 | 2015-08-03 | ラピスセミコンダクタ株式会社 | レベルシフト回路及び半導体装置 |
US9755621B1 (en) * | 2016-05-24 | 2017-09-05 | Stmicroelectronics International N.V. | Single stage cascoded voltage level shifting circuit |
CN108599755A (zh) * | 2018-02-02 | 2018-09-28 | 豪威科技(上海)有限公司 | 电平移位电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112929020A (zh) | 2021-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768308B2 (en) | Level shift circuit | |
US10673437B2 (en) | Level shifting circuit and method | |
US7847590B2 (en) | Level shifter including cascode sets | |
US7852118B2 (en) | High speed conditional back bias virtual ground restoration circuit | |
CN106899288B (zh) | 电平转换电路 | |
CN108616269B (zh) | 一种低工作电压的下行电平移位电路 | |
CN110149050B (zh) | 一种基于dmos管的电平转移电路及芯片 | |
JP2011015402A (ja) | 電圧レベルシフタ | |
US20050275444A1 (en) | HIgh voltage level converter using low voltage devices | |
US20060226874A1 (en) | Interface circuit including voltage level shifter | |
US10181854B1 (en) | Low power input buffer using flipped gate MOS | |
US10164637B2 (en) | Level shifter for voltage conversion | |
KR100842402B1 (ko) | 스태틱 전류를 차단하고 고속 레벨 쉬프팅을 수행하기 위한레벨 쉬프터 | |
CN110098830B (zh) | 一种晶体管的衬底切换电路和电平转换电路 | |
CN109417606B (zh) | 一种可输出正负电压的电平转换器 | |
CN110324027B (zh) | 一种具有电平移位功能的比较器 | |
CN110928356A (zh) | 全摆幅电压转换电路及应用其的运算单元、芯片、算力板和计算设备 | |
CN112929020B (zh) | 电子设备及其电平转换电路 | |
US9071240B2 (en) | Low power, single-rail level shifters employing power down signal from output power domain and a method of converting a data signal between power domains | |
WO2023024805A1 (zh) | 电平移位电路及电子设备 | |
CN114142834A (zh) | 电平转换锁存器和电平切换器 | |
US8653879B2 (en) | Level shifter and semiconductor integrated circuit including the shifter | |
CN107070446B (zh) | 电平转换器件、半导体器件及其操作方法 | |
CN100490325C (zh) | 一种电压转换电路 | |
US20240106435A1 (en) | Level shift circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |