CN102064818A - Cmos输入输出接口电路 - Google Patents

Cmos输入输出接口电路 Download PDF

Info

Publication number
CN102064818A
CN102064818A CN2009102017928A CN200910201792A CN102064818A CN 102064818 A CN102064818 A CN 102064818A CN 2009102017928 A CN2009102017928 A CN 2009102017928A CN 200910201792 A CN200910201792 A CN 200910201792A CN 102064818 A CN102064818 A CN 102064818A
Authority
CN
China
Prior art keywords
pipe
nmos
pmos
drain electrode
pmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102017928A
Other languages
English (en)
Inventor
徐鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009102017928A priority Critical patent/CN102064818A/zh
Publication of CN102064818A publication Critical patent/CN102064818A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种CMOS输入输出接口电路，包括第一NMOS管、第二PMOS管、第三NMOS管、第四PMOS管、第五NMOS管、电阻，所述第一NMOS管栅极经电阻接电源，源极接引脚，漏极接第二PMOS管及第三NMOS管的栅极，第二PMOS管的漏极接电源，第三NMOS管的源极接地，第二PMOS管的源极及第三NMOS管的漏极接第四PMOS管及第五NMOS管的栅极，第四PMOS管的漏极接电源，第五NMOS管的源极接地，第四PMOS管的源极及第五NMOS管的漏极接内部电路，还包括第六PMOS管，第六PMOS管栅极接第二PMOS管的源极及第三NMOS管的漏极，漏极接第二PMOS管及第三NMOS管的栅极，源极接电源。本发明的CMOS输入输出接口电路能有效避免漏电流的产生。

Description

CMOS输入输出接口电路
技术领域
本发明涉及半导体电路技术，特别涉及一种CMOS输入输出接口电路。
背景技术
典型的CMOS输入输出接口电路如图1所示，包括第一NMOS管Q1、第二PMOS管Q2、第三NMOS管Q3、第四PMOS管Q2、第五NMOS管Q5、电阻R，所述第一NMOS管Q1栅极经电阻R接电源VDD，源极接引脚，漏极接第二PMOS管Q2及第三NMOS管Q3的栅极，第二PMOS管Q2的漏极接电源VDD，第三NMOS管Q3的源极接地，第二PMOS管Q2的源极及第三NMOS管Q3的漏极接第四PMOS管Q4及第五NMOS管Q5的栅极，第四PMOS管Q4的漏极接电源VDD，第五NMOS管Q5的源极接地，第四PMOS管Q4的源极及第五NMOS管Q5的漏极接内部电路，所述第一NMOS管Q1作为传输门，第二PMOS管Q2同第三NMOS管Q3构成一CMOS反相器，第四PMOS管Q2同第五NMOS管Q5构成一CMOS反相器，当引脚输入电压5V的信号且电源VDD电压为3.3V时，因为经过传输门的损耗，信号电压降低为大约2.6V，即第一NMOS管Q1漏极输出电压为大约2.6V(VDD-Vt，VDD为电源电压，Vt为第一NMOS管开启的域值电压)，以避免电压为5V的信号对栅极工作电压为3.3V的MOS管造成损坏，电压降低为大约2.6V的信号经第二PMOS管Q2同第三NMOS管Q3构成一反相器、第四PMOS管Q4同第五NMOS管Q5构成一反相器后输入到内部电路。
所述CMOS反相器，如果输入电平为介于电源VDD和地之间的中间电平，则CMOS反相器中的PMOS管会不完全关闭，NMOS管会处于开启状态，产生漏电。上述这种典型的CMOS输入输出接口电路结构，因为经过传输门的损耗信号电压降低为大约2.6V，这个电压低于第二PMOS管Q2同第三NMOS管Q3构成的CMOS反相器的电源电压3.3V高于0V，不足以使CMOS反相器内部的第二PMOS管Q2完全关闭，第三NMOS管Q3会处于开启状态，产生0.15uA以上的漏电流。这种损耗对需要低功耗电路的应用是不能满足要求的。
发明内容
本发明要解决的技术问题是提供一种CMOS输入输出接口电路，能有效避免漏电流的产生。
为解决上述技术问题，本发明的CMOS输入输出接口电路，包括第一NMOS管、第二PMOS管、第三NMOS管、第四PMOS管、第五NMOS管、电阻，所述第一NMOS管栅极经电阻接电源，源极接引脚，漏极接第二PMOS管及第三NMOS管的栅极，第二PMOS管的漏极接电源，第三NMOS管的源极接地，第二PMOS管的源极及第三NMOS管的漏极接第四PMOS管及第五NMOS管的栅极，第四PMOS管的漏极接电源，第五NMOS管的源极接地，第四PMOS管的源极及第五NMOS管的漏极接内部电路，所述第一NMOS管作为传输门，第二PMOS管同第三NMOS管构成一CMOS反相器，第四PMOS管同第五NMOS管构成一CMOS反相器，其特征在于，还包括第六PMOS管，第六PMOS管栅极接第二PMOS管的源极及第三NMOS管的漏极，漏极接第二PMOS管及第三NMOS管的栅极，源极接电源。
所述第六PMOS管为一个驱动能力极弱的PMOS管，例如宽长比W/L＝1/4。
本发明的CMOS输入输出接口电路，在输入信号进入接口电路内部前使用一个NMOS传输门，在传输门后面加入一个反馈电路，将经过NMOS传输门后损失的电压重新提高到电源电压，避免了由于中间电平而导致的漏电，能使用标准的CMOS器件实现3.3V到5V的宽电压输入，消除了漏电流。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是典型的CMOS输入输出接口电路；
图2是本发明的CMOS输入输出接口电路一实施方式电路图。
具体实施方式
本发明的CMOS输入输出接口电路一实施方式如图1所示，包括第一NMOS管Q1、第二PMOS管Q2、第三NMOS管Q3、第四PMOS管Q4、第五NMOS管Q5、第六PMOS管Q6、电阻R，所述第一NMOS管Q1栅极经电阻R接电源VDD，源极接引脚，漏极接第二PMOS管Q2及第三NMOS管Q3的栅极，第二PMOS管Q2的漏极接电源VDD，第三NMOS管Q3的源极接地，第二PMOS管Q2的源极及第三NMOS管Q3的漏极接第四PMOS管Q4及第五NMOS管Q5的栅极，第四PMOS管Q4的漏极接电源VDD，第五NMOS管Q5的源极接地，第四PMOS管Q4的源极及第五NMOS管Q5的漏极接内部电路，栅极接第二PMOS管Q2的源极及第三NMOS管Q3的漏极，漏极接第二PMOS管Q2及第三NMOS管Q3的栅极，源极接电源VDD，所述第一NMOS管Q1作为传输门，第二PMOS管Q2同第三NMOS管Q3构成一CMOS反相器，第四PMOS管Q4同第五NMOS管Q5构成一CMOS反相器。
当引脚输入的信号的电压高于电源VDD电压时，因为经过传输门第一NMOS管Q1的损耗，信号电压降低(为VDD-Vt，VDD为电源电压，Vt为第一NMOS管开启的域值电压)，以避免引脚输入的信号的电压过高对电路中其它MOS管造成损坏，电压降后的信号经第二PMOS管Q2同第三NMOS管Q3构成一反相器、第四PMOS管Q4同第五NMOS管Q5构成一反相器后输入到内部电路。通过第六PMOS管Q6的反馈，在引脚输入的信号的电压高于电源VDD电压时，第二PMOS管Q2同第三NMOS管Q3栅极电位被拉高到电源VDD电压，既避免了较电源VDD电压高的引脚输入的信号的电压对内部电路的损坏，又避免了中间电平产生的漏电。当引脚输入的信号的电压为0V时，第六PMOS管Q6关闭，不影响电路功能。所述第六PMOS管Q6为一个驱动能力极弱的PMOS管(宽长比W/L＝1/4)，其开启电阻很大，不影响外部信号的输入变化。
一实施例，电源VDD电压为3.3V，当外部从引脚输入的信号的电压为5V时，经过第一NMOS管Q1的损耗，第二PMOS管Q2同第三NMOS管Q3栅极电位降为2.7V，这时第二PMOS管Q2不完全关闭，有0.15uA的漏电流，但是经过第二PMOS管Q2同第三NMOS管Q3构成的反相器，第六PMOS管Q6栅极的电压为0V，将反馈管第六PMOS管Q6开启，第六PMOS管Q6将第二PMOS管Q2同第三NMOS管Q3栅极电位重新拉回电源VDD电压3.3V，这样第二PMOS管Q2完全关闭，漏电流消失。当外部从引脚输入的信号的电压为输入0V时，第二PMOS管Q2同第三NMOS管Q3栅极电位为0V，经过第二PMOS管Q2同第三NMOS管Q3构成的反相器，第六PMOS管Q6栅极的电压为3.3V，第六PMOS管Q6关闭，不影响电路功能。
本发明的CMOS输入输出接口电路，在输入信号进入接口电路内部前使用一个NMOS传输门，在传输门后面加入一个反馈电路，将经过NMOS传输门后损失的电压重新提高到电源电压，避免了由于中间电平而导致的漏电，能使用标准的CMOS器件实现3.3V到5V的宽电压输入，消除了漏电流。

Claims (3)

1.一种CMOS输入输出接口电路，包括第一NMOS管、第二PMOS管、第三NMOS管、第四PMOS管、第五NMOS管、电阻，所述第一NMOS管栅极经电阻接电源，源极接引脚，漏极接第二PMOS管及第三NMOS管的栅极，第二PMOS管的漏极接电源，第三NMOS管的源极接地，第二PMOS管的源极及第三NMOS管的漏极接第四PMOS管及第五NMOS管的栅极，第四PMOS管的漏极接电源，第五NMOS管的源极接地，第四PMOS管的源极及第五NMOS管的漏极接内部电路，所述第一NMOS管作为传输门，第二PMOS管同第三NMOS管构成一CMOS反相器，第四PMOS管同第五NMOS管构成一CMOS反相器，其特征在于，还包括第六PMOS管，第六PMOS管栅极接第二PMOS管的源极及第三NMOS管的漏极，漏极接第二PMOS管及第三NMOS管的栅极，源极接电源。
2.根据权利要求1所述的CMOS输入输出接口电路，其特征在于，所述第六PMOS管的宽长比W/L＝1/4。
3.根据权利要求1所述的CMOS输入输出接口电路，其特征在于，所所述电源电压为3.3V。
CN2009102017928A 2009-11-12 2009-11-12 Cmos输入输出接口电路 Pending CN102064818A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102017928A CN102064818A (zh) 2009-11-12 2009-11-12 Cmos输入输出接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102017928A CN102064818A (zh) 2009-11-12 2009-11-12 Cmos输入输出接口电路

Publications (1)

Publication Number Publication Date
CN102064818A true CN102064818A (zh) 2011-05-18

Family

ID=43999949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102017928A Pending CN102064818A (zh) 2009-11-12 2009-11-12 Cmos输入输出接口电路

Country Status (1)

Country Link
CN (1) CN102064818A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981547A (zh) * 2011-09-02 2013-03-20 华邦电子股份有限公司 保护电路和控制电路
CN104333355A (zh) * 2014-11-14 2015-02-04 浙江工商大学 用于时钟变换的qc-bc01电路模块
CN104485943A (zh) * 2014-11-14 2015-04-01 浙江工商大学 基于cmos工艺的qc-bc12电路
CN104901678A (zh) * 2014-03-05 2015-09-09 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统
CN107894933A (zh) * 2017-12-08 2018-04-10 中国电子科技集团公司第五十八研究所 支持冷备份应用的cmos输出缓冲电路
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
CN112596570A (zh) * 2021-03-03 2021-04-02 上海灵动微电子股份有限公司 输入/输出电路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102981547A (zh) * 2011-09-02 2013-03-20 华邦电子股份有限公司 保护电路和控制电路
CN102981547B (zh) * 2011-09-02 2015-01-14 华邦电子股份有限公司 保护电路和控制电路
CN104901678A (zh) * 2014-03-05 2015-09-09 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统
CN104901678B (zh) * 2014-03-05 2018-07-20 北京兆易创新科技股份有限公司 一种输入输出接口装置以及芯片系统
CN104333355A (zh) * 2014-11-14 2015-02-04 浙江工商大学 用于时钟变换的qc-bc01电路模块
CN104485943A (zh) * 2014-11-14 2015-04-01 浙江工商大学 基于cmos工艺的qc-bc12电路
CN104333355B (zh) * 2014-11-14 2017-12-08 浙江工商大学 用于时钟变换的qc‑bc01电路模块
CN107894933A (zh) * 2017-12-08 2018-04-10 中国电子科技集团公司第五十八研究所 支持冷备份应用的cmos输出缓冲电路
CN107894933B (zh) * 2017-12-08 2021-02-23 中国电子科技集团公司第五十八研究所 支持冷备份应用的cmos输出缓冲电路
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
CN112596570A (zh) * 2021-03-03 2021-04-02 上海灵动微电子股份有限公司 输入/输出电路
CN112596570B (zh) * 2021-03-03 2021-04-30 上海灵动微电子股份有限公司 输入/输出电路

Similar Documents

Publication Publication Date Title
CN102064818A (zh) Cmos输入输出接口电路
CN101795132B (zh) 一种集成电路的i/o口的电位上拉电路和下拉电路
CN101442307B (zh) 电平转换器
CN103312309A (zh) 模拟开关控制电路结构
US20050174158A1 (en) Bidirectional level shifter
CN101888178B (zh) 用于锁相环中极低电压工作下降低电流失配的电荷泵电路
US10243564B2 (en) Input-output receiver
JP2006279517A (ja) 電圧レベル変換回路及び半導体集積回路装置
CN106656148B (zh) 一种防止电流倒灌的双向io电路
CN101547001B (zh) 具有用于内核电源关闭应用的双电压输入电平转换器
US20150333623A1 (en) Charge pump with wide operating range
CN102487240A (zh) 电压转换速率控制电路和输出电路
TWI388124B (zh) 準位位移電路
CN101207380A (zh) 单井电压的电压电平转换器
CN103944556A (zh) 电平转移电路
CN106330172B (zh) 高电压阈值器件的传输门及其后续下拉电路结构
CN104716938B (zh) 一种栅跟随输入输出电路
CN105656017B (zh) 适用于集成电路的保护电路与输入电路
CN102570970B (zh) H桥马达驱动器及电机设备
KR101311358B1 (ko) 단일형 트랜지스터를 포함한 논리 회로 및 이를 이용한회로
CN106528250B (zh) 双电源烧写电平发生电路
US8350603B2 (en) Reduced swing signal
KR20060129129A (ko) 반도체 장치의 라인 구동 회로
Zhang et al. Principle and design of a high performance analog switch circuit
CN105322940A (zh) 传送电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110518