CN103117740B - 低功耗电平位移电路 - Google Patents

Abstract

本发明涉及集成电路技术。本发明解决了现有电平位移电路功耗较高的问题，提供了一种低功耗电平位移电路，其技术方案可概括为：低功耗电平位移电路，由工作电源、输入信号一、输入信号二、输出信号一、输出信号二、地线、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、电阻一、电阻二、电容一及电容二组成。本发明的有益效果是，能够遏制贯通电流，降低额外功耗，适用于电平位移电路。

Description

低功耗电平位移电路

技术领域

本发明涉及集成电路技术，特别涉及电平位移电路的技术。

背景技术

随着信息技术与消费电子的迅速发展，集成电路的集成度越来越高，集成的功能越来越多，一方面不同的功能模块工作于不同的供电电压下，另一方面每个模块工作于尽可能低的电压下以节省功耗。因此电路中会出现不同的供电电压，每组供电电压形成一个电压域。不同电压域的信号需要相互传输，产生了对电平位移电路的需求。

对于应用于不同电压域的电平位移电路而言，对其主要的要求是能将低电压域的高电平信号和低电平信号转换成高电压域对应的高电平信号和低电平信号，反之同理。实现此功能的电平位移电路常见结构的电路原理图如图1所示，包括工作电源VDDH、第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、输入信号一vin_p、输入信号二vin_n、输出信号一vout_p、输出信号二vout_n及地线，其中，输入信号一vin_p与输入信号二vin_n为反相信号，第一PMOS管MP1的源极与工作电源VDDH连接，第二PMOS管MP2的源极与工作电源VDDH连接，第一PMOS管MP1的漏极与输出信号二vout_n连接，第二PMOS管MP2的栅极与输出信号二vout_n连接，第一PMOS管MP1的栅极与输出信号一vout_p连接，第二PMOS管MP2的漏极与输出信号一vout_p连接，第一NMOS管MN1的栅极与输入信号一vin_p连接，第二NMOS管MN2的栅极与输入信号二vin_n连接，第一NMOS管MN1的漏极与输出信号二vout_n连接，第二NMOS管MN2的漏极与输出信号一vout_p连接，第一NMOS管MN1的源极与地线连接，第二NMOS管MN2的源极与地线连接。其中，工作电源VDDH为高电压域电源VDDH，输入信号一vin_p为低电压域输入信号一vin_p，输入信号二vin_n为低电压域输入信号二vin_n，输出信号一vout_p为高电压域输出信号一vout_p，输出信号二vout_n为高电压域输出信号二vout_n，当应用于低电压域信号转化到高电压域时，第一PMOS管MP1和第二PMOS管MP2采用工作于高电压域的高压管，第一NMOS管MN1和第二NMOS管MN2采用工作于低电压域的低压管。其工作原理为：当低电压域输入信号一vin_p为高电平信号时，第一NMOS管MN1导通，对高电压域输出信号二vout_n节点放电，拉低高电压域输出信号二vout_n节点电位，使第二PMOS管MP2逐渐导通，对高电压域输出信号一vout_p节点充电，使高电压域输出信号一vout_p节点电位升高，第一PMOS管MP1因栅极连接的高电压域输出信号一vout_p电位升高而逐渐关断，逐渐减少了对高电压域输出信号二vout_n节点的充电，总的效果是当低电压域输入信号一vin_p为高电平信号时，高电压域输出信号二vout_n电位被拉低至地电位，高电压域输出信号一vout_p被充电至高电压域电源电压，输出高电平信号。

现有的电平位移电路具有结构简单、使用器件少、占用芯片面积小的优点，但是在信号转换过程中，会有较大的从电源到地线的不必要的贯通电流存在，增加了电路的功耗。

发明内容

本发明的目的是克服目前电平位移电路功耗较高的缺点，提供一种低功耗电平位移电路。

本发明解决其技术问题，采用的技术方案是，低功耗电平位移电路，包括工作电源、输入信号一、输入信号二、输出信号一、输出信号二及地线，其特征在于，还包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、电阻一、电阻二、电容一及电容二，所述第一PMOS管的源极与工作电源连接，第二PMOS管的源极与工作电源连接，第一PMOS管的栅极与输出信号一连接，第二PMOS管的栅极与输出信号二连接，第一PMOS管的漏极与第三PMOS管的源极连接，第二PMOS管的漏极与第四PMOS管的源极连接，第三PMOS管的栅极与电阻一的一端连接，并与电容一的一端连接，电阻一的另一端与输入信号二连接，第四PMOS管的栅极与电阻二的一端连接，并与电容二的一端连接，电阻二的另一端与输入信号一连接，第三PMOS管的漏极与输出信号二连接，第四PMOS管的漏极与输出信号一连接，第一NMOS管的栅极与电容一的另一端连接，并与输入信号一连接，第二NMOS管的栅极与电容二的另一端连接，并与输入信号二连接，第一NMOS管的源极与地线连接，第二NMOS管的源极与地线连接，第一NMOS管的漏极与输出信号二连接，第二NMOS管的漏极与输出信号一连接。

具体的，所述输入信号一与输入信号二为反相信号。

进一步的，所述工作电源为高电压域电源。

具体的，所述输入信号一为低电压域输入信号一，输入信号二为低电压域输入信号二，输出信号一为高电压域输出信号一，输出信号二为高电压域输出信号二。

再进一步的，所述第一NMOS管和第二NMOS管采用适合工作于低电压域的低压管。

具体的，所述第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管采用适合工作于高电压域的高压管。

再进一步的，所述第一NMOS管的衬底极与其源极或与地线连接，第二NMOS管的衬底极与其源极或与地线连接。

具体的，所述第一PMOS管的衬底极与其源极或与工作电源连接，第二PMOS管的衬底极与其源极或与工作电源连接，第三PMOS管的衬底极与其源极或与工作电源连接，第四PMOS管的衬底极与其源极或与工作电源连接。

再进一步的，所述电阻一与电容一的时间常数要等于或小于输入信号上升沿和下降沿的时间，电阻二与电容二的时间常数要等于或小于输入信号上升沿和下降沿的时间。

本发明的有益效果是，通过上述低功耗电平位移电路，结构工艺依然较简单，制作方便且能够遏制贯通电流，降低额外功耗。

附图说明

图1为现有电平位移电路的电路原理图；

图2为本发明低功耗电平位移电路的电路原理图；

图3为现有电平位移电路的工作电流仿真图；

图4为本发明低功耗电平位移电路的工作电流仿真图；

其中，VDDH为工作电源，MP1为第一PMOS管，MP2为第二PMOS管，MP3为第三PMOS管，MP4为第四PMOS管，MN1为第一NMOS管，MN2为第二NMOS管，vin_p为输入信号一，vin_n为输入信号二，vout_p为输出信号一，vout_n为输出信号二及地线。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

本发明所述的低功耗电平位移电路，其电路原理图如图2，包括工作电源VDDH、输入信号一vin_p、输入信号二vin_n、输出信号一vout_p、输出信号二vout_n、地线、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、电阻一R1、电阻二R2、电容一C1及电容二C2，其中，第一PMOS管MP1的源极与工作电源VDDH连接，第二PMOS管MP2的源极与工作电源VDDH连接，第一PMOS管MP1的栅极与输出信号一vout_p连接，第二PMOS管MP2的栅极与输出信号二vout_n连接，第一PMOS管MP1的漏极与第三PMOS管MP3的源极连接，第二PMOS管MP2的漏极与第四PMOS管MP4的源极连接，第三PMOS管MP3的栅极与电阻一R1的一端连接，并与电容一C1的一端连接，电阻一C1的另一端与输入信号二vin_n连接，第四PMOS管MP4的栅极与电阻二R2的一端连接，并与电容二C2的一端连接，电阻二R2的另一端与输入信号一vin_p连接，第三PMOS管MP3的漏极与输出信号二vout_n连接，第四PMOS管MP4的漏极与输出信号一vout_p连接，第一NMOS管MN1的栅极与电容一C1的另一端连接，并与输入信号一vin_p连接，第二NMOS管MN2的栅极与电容二C2的另一端连接，并与输入信号二vin_n连接，第一NMOS管MN1的源极与地线连接，第二NMOS管MN2的源极与地线连接，第一NMOS管MN1的漏极与输出信号二vout_n连接，第二NMOS管MN2的漏极与输出信号一vout_p连接。其原理是在能满足低电压域信号转换到高电压域信号的要求下，在低电压域信号驱动低电压输入管翻转时，使高压管同时（而不是延迟后）趋于关断的方式来减少贯通电流。

实施例

本例中，输入信号一vin_p与输入信号二vin_n为反相信号，本例的低功耗电平位移电路的电路原理图如图2。

其包括工作电源VDDH、输入信号一vin_p、输入信号二vin_n、输出信号一vout_p、输出信号二vout_n、地线、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、电阻一R1、电阻二R2、电容一C1及电容二C2，其中，第一PMOS管MP1的源极与工作电源VDDH连接，第二PMOS管MP2的源极与工作电源VDDH连接，第一PMOS管MP1的栅极与输出信号一vout_p连接，第二PMOS管MP2的栅极与输出信号二vout_n连接，第一PMOS管MP1的漏极与第三PMOS管MP3的源极连接，第二PMOS管MP2的漏极与第四PMOS管MP4的源极连接，第三PMOS管MP3的栅极与电阻一R1的一端连接，并与电容一C1的一端连接，电阻一C1的另一端与输入信号二vin_n连接，第四PMOS管MP4的栅极与电阻二R2的一端连接，并与电容二C2的一端连接，电阻二R2的另一端与输入信号一vin_p连接，第三PMOS管MP3的漏极与输出信号二vout_n连接，第四PMOS管MP4的漏极与输出信号一vout_p连接，第一NMOS管MN1的栅极与电容一C1的另一端连接，并与输入信号一vin_p连接，第二NMOS管MN2的栅极与电容二C2的另一端连接，并与输入信号二vin_n连接，第一NMOS管MN1的源极与地线连接，第二NMOS管MN2的源极与地线连接，第一NMOS管MN1的漏极与输出信号二vout_n连接，第二NMOS管MN2的漏极与输出信号一vout_p连接。

其中，输入信号一vin_p与输入信号二vin_n为反相信号，工作电源VDDH为高电压域电源，输入信号一vin_p为低电压域输入信号一，输入信号二vin_n为低电压域输入信号二，输出信号一vout_p为高电压域输出信号一，输出信号二vout_n为高电压域输出信号二；第一NMOS管MN1和第二NMOS管MN2采用适合工作于低电压域的低压管，第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3及第四PMOS管MP4采用适合工作于高电压域的高压管，这里，第一NMOS管MN1的衬底极可以与其源极连接，也可以与地线连接，第二NMOS管MN1的衬底极可以与其源极连接，也可以与地线连接，第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3及第四PMOS管MP4的衬底极可以与分别与其自身的源极连接，也可以与工作电源连接。另外，为了使电阻一与电容一、电阻二与电容二的时间常数要等于或小于输入信号上升沿和下降沿的时间。，电阻一及电阻二采用大阻抗电阻，例如，输入信号沿时间为5ns，电容为50fF时，电阻阻值要大于或等于100k欧姆（由5ns除以50fF求得）。

该电路为了实现低电压域信号转换为高电压域信号，低电压域信号驱动低压管MN1及MN2，MP1、MP2、MP3及MP4采用高压管，电容C1和电容C2分别为MP3和MP4提供耦合的输入信号，电阻R1和R2分别为MP3和MP4提供静态时的偏置电压，保证MP3及MP4正常工作。

其工作机理如下，输入信号vin_p和vin_n要求为反相信号，当vin_p信号为低电平时，vin_n为高电平，此时电路会处于静态，vout_n输出高电平，vout_p输出低电平，C1通过R1被vin_n充电至低电压域的高电平电压，电容C2通过电阻R2被vin_p拉低至低电压域的低电平信号地线。此时，MN1关断，MN2导通，MP1导通，MP2关断，MP3导通。此时没有电流从电源流过电路到达地电位，不产生功耗。

当输入信号vin_p从低电平翻转到高电平时，vin_n从高电平翻转到低电平，由于C1电压不能发生瞬间改变，C1电压与vin_p信号电压叠加后作用到MP3管的栅极,使MP3管关断或者接近关断，此时切断或者很大程度减少了从高电压域电源经过MP1、MP3、NM1到地线的贯通电流。此时MN1导通，主要只对vin_n节点的电荷放电，使vin_n电位降为地电位，此过程MP2逐渐开启、NM2逐渐关断。然后，vin_p点被充电至高电位，MP1关断，vin_n对C1放电，vin_p对C2充电，转换过程结束，电路达到vin_p为高电平，vin_n为低电平，vout_p输出高电压域高电平信号，vout_n输出高电压域低电平信号。由此过程可以看出切换过程的贯通电流被遏制，降低了这部分电流产生的额外功耗。

以上过程结束后，电路再次处于静态，不产生功耗。由于本发明的电路具有对称性，当输入信号vin_p从高电平翻转到低电平时，电路工作状态类似，同样可以减少贯通电流，降低功耗。

由此可见，本发明是通过加快电路支路关断速度，减少贯通电流实现低功耗而设计的一种电平位移电路。

以上描述中高电压域与低电压域和高压管与低压管均是相对而言，例如在1.8V/3.3V两个电压域中，3.3V称之为高电压域，1.8V称之为低电压域，能正常工作于3.3V电压下的MOS管称为高压管，能正常工作于1.8V电压下的MOS管称为低压管。而在5V/10V两个电压域中，5V则称之为低电压域。

当现有电平位移电路与本发明低功耗电平位移电路采用相同尺寸的MOS管，工作于相同电源电压，施加相同的输入信号的条件下，两种结构的工作电流仿真图分别如图3和图4所示。从对比中可以看出，图4所代表的本发明低功耗电平位移电路工作时贯通电流峰值显著降低，电流与时间轴所围面积也小。计算表明，在相同的仿真条件下，现有电平位移电路多周期电流均方根值为44.39uA，本发明低功耗电平位移电路多周期电流均方根值为20.03uA，电流降低54.9%，功耗降低79.6%。

Claims (7)

1.电平位移电路，包括工作电源、输入信号端一、输入信号端二、输出信号端一、输出信号端二及地线，其特征在于，还包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、电阻一、电阻二、电容一及电容二，所述第一PMOS管的源极与工作电源连接，第二PMOS管的源极与工作电源连接，第一PMOS管的栅极与输出信号端一连接，第二PMOS管的栅极与输出信号端二连接，第一PMOS管的漏极与第三PMOS管的源极连接，第二PMOS管的漏极与第四PMOS管的源极连接，第三PMOS管的栅极与电阻一的一端连接，并与电容一的一端连接，电阻一的另一端与输入信号端二连接，第四PMOS管的栅极与电阻二的一端连接，并与电容二的一端连接，电阻二的另一端与输入信号端一连接，第三PMOS管的漏极与输出信号端二连接，第四PMOS管的漏极与输出信号端一连接，第一NMOS管的栅极与电容一的另一端连接，并与输入信号端一连接，第二NMOS管的栅极与电容二的另一端连接，并与输入信号端二连接，第一NMOS管的源极与地线连接，第二NMOS管的源极与地线连接，第一NMOS管的漏极与输出信号端二连接，第二NMOS管的漏极与输出信号端一连接；所述工作电源为高电压域电源，所述输入信号端一输入的为低电压域输入信号一，输入信号端二输入的为低电压域输入信号二，输出信号端一输出的为高电压域输出信号一，输出信号端二输出的为高电压域输出信号二。

2.根据权利要求1所述电平位移电路，其特征在于，所述输入信号端一与输入信号端二为反相信号。

3.根据权利要求1所述电平位移电路，其特征在于，所述第一NMOS管和第二NMOS管采用适合工作于低电压域的低压管。

4.根据权利要求1所述电平位移电路，其特征在于，所述第一PMOS管、第二PMOS管、第三PMOS管及第四PMOS管采用适合工作于高电压域的高压管。

5.根据权利要求4所述电平位移电路，其特征在于，所述第一NMOS管的衬底极与地线连接，第二NMOS管的衬底极与地线连接。

6.根据权利要求1所述电平位移电路，其特征在于，所述第一PMOS管的衬底极与工作电源连接，第二PMOS管的衬底极与工作电源连接，

第三PMOS管的衬底极与工作电源连接，第四PMOS管的衬底极与工作电源连接；

或，第三PMOS管的衬底极与其源极连接，第四PMOS管的衬底极与其源极连接。

7.根据权利要求1所述电平位移电路，其特征在于，所述电阻一与电容一的时间常数要等于或小于输入信号上升沿和下降沿的时间，电阻二与电容二的时间常数要等于或小于输入信号上升沿和下降沿的时间。