CN208836110U - 一种电平转换电路 - Google Patents

Abstract

本申请提供一种电平转换电路，在现有电平转换电路中增加设置了电阻恒定的第一阻抗和第二阻抗起到限流作用。且通过设置第一阻抗和第二阻抗的位置，避免第一阻抗和第二阻抗的加入引入新的电容，从而影响电平转换电路的高速传输性能。另外，本实用新型提供的电平转换电路还能够在VDD电压变化时，尤其当VDD较低时，同样具有较好的高速传输性能。而且相对于现有技术中的电平转换电路的最高速传输能力有所提高。

Description

一种电平转换电路

技术领域

本实用新型涉及电子电路技术领域，尤其涉及一种电平转换电路。

背景技术

在模拟芯片和芯片级系统(System on Chip，SOC)的设计研发过程中，由于采用了不相兼容的电源电压等原因，系统内部常常出现输入/输出逻辑不协调的问题，因此需要进行电平转换。电平转换电路即是用于将低电压域所对应的高电平信号及低电平信号(VINA，VINB)转换成高电压域对应的高电平信号及低电平信号(VOUTA，VOUTB)，或相反的一种电子电路。

也即模拟芯片和SOC系统中可能存在多个电压域的情况，而不同的电压域之间进行控制或时钟信号传输时需要设置一个电平转换电路。通过电平转换电路将低电压域信号转换为高电压域信号，或者相反转换。

然而实际情况中，低电压域和高电压域也会由于应用场景而发生变化，需要在两种电压域各自电平发生变化的同时保持较高的传输速度，例如传输高速时钟信号。

但现有技术中的电平转换电路，受其自身限制，在电平转换过程中，无法满足更高速转换，大大降低了电平转换电路的高速性能。

实用新型内容

有鉴于此，本实用新型提供一种电平转换电路，以解决现有技术中电平转换电路在高速传输情况下，性能较低的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种电平转换电路，包括：

第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，以及第一阻抗和第二阻抗；

其中，所述第一NMOS管的栅极作为所述电平转换电路的第一输入端；

所述第二NMOS管的栅极作为所述电平转换电路的第二输入端；

所述第一PMOS管的栅极、所述第二NMOS管的漏极与所述第二PMOS管的漏极共接，作为所述电平转换电路的第一输出端；

所述第二PMOS管的栅极、所述第一NMOS管的漏极与所述第一PMOS管的漏极共接，作为所述电平转换电路的第二输出端；

所述第一PMOS管的源极以及所述第一阻抗的第一端相连；

所述第二PMOS管的源极以及所述第二阻抗的第一端相连；

所述第一阻抗的第二端与所述第二阻抗的第二端共接，连接至电源；

其中，所述第一阻抗和所述第二阻抗为恒定阻抗，所述恒定阻抗为不随电流变化的阻抗。

优选地，所述第一阻抗和所述第二阻抗均为不随通过其电流的大小而变化的电阻，且所述第一阻抗和所述第二阻抗的阻值相同。

优选地，所述第一NMOS管的衬底端与其源极相连并接地；

所述第二NMOS管的衬底端与其源极相连并接地。

优选地，所述第一PMOS管的衬底端与其源极相连；

所述第二PMOS管的衬底端与其源极相连。

优选地，所述第一NMOS管与所述第二NMOS管的尺寸大小相同；所述第一PMOS管和所述第二PMOS管的尺寸大小相同。

本实用新型还提供另外一种电平转换电路，包括：

第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，以及第一阻抗和第二阻抗；

其中，所述第一PMOS管的栅极作为所述电平转换电路的第一输入端；

所述第二PMOS管的栅极作为所述电平转换电路的第二输入端；

所述第一PMOS管的源极、所述第二PMOS管的源极均与电源相连；

所述第一NMOS管的栅极、所述第二PMOS管的漏极与所述第二NMOS管的漏极共接，作为所述电平转换电路的第一输出端；

所述第二NMOS管的栅极、所述第一PMOS管的漏极与所述第一NMOS管的漏极共接，作为所述电平转换电路的第二输出端；

所述第一NMOS管的源极与所述第一阻抗的一端相连；

所述第一阻抗的另一端接地；

所述第二NMOS管的源极与所述第二阻抗的一端相连；

所述第二阻抗的另一端接地；

其中，所述第一阻抗和所述第二阻抗为恒定阻抗，所述恒定阻抗为不随电流变化的阻抗。

优选地，所述第一阻抗和所述第二阻抗均为不随通过其电流的大小而变化的电阻。

优选地，所述第一PMOS管的衬底端与其源极相连；

所述第二PMOS管的衬底端与其源极相连。

优选地，所述第一NMOS管的衬底端与其源极相连；

所述第二NMOS管的衬底端与其源极相连。

优选地，所述第一NMOS管的衬底端与所述第二NMOS管的衬底端均接地。

优选地，所述第一PMOS管和所述第二PMOS管的尺寸大小相同；所述第一NMOS管和所述第二NMOS管的尺寸大小相同。

经由上述的技术方案可知，本实用新型提供的电平转换电路，在现有电平转换电路中增加设置了电阻恒定的第一阻抗和第二阻抗起到限流作用。且通过设置第一阻抗和第二阻抗的位置，避免第一阻抗和第二阻抗的加入引入新的电容，从而影响电平转换电路的高速传输性能。另外，本实用新型提供的电平转换电路还能够在VDD电压变化时，尤其当VDD较低时，同样具有较好的高速传输性能。而且相对于现有技术中的电平转换电路的最高速传输能力有所提高。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中提供的一种电平转换电路结构示意图；

图2为现有技术中提供的另一种电平转换电路结构示意图；

图3为本实用新型实施例提供的一种电平转换电路的结构示意图；

图4为本实用新型实施例提供的以PMOS管为输入管的电平转换电路结构示意图；

图5为本实用新型实施例提供的另一种以PMOS管为输入管的电平转换电路结构示意图；

图6为现有技术和本实用新型实施例中输入信号对比图；

图7为现有技术和本实用新型实施例中输出信号对比图。

具体实施方式

正如背景技术部分所述，现有技术中的电平转换电路其最高传输速度有限，在更高速传输时，性能较低。

如图1所示，电平转移电路的输入信号VINA、VINB为低电压域的一对反相信号，工作正电源VDD为高电压电源，分别接于PMOS晶体管MP1和PMOS晶体管MP2的源极。NMOS晶体管MN1和NMOS晶体管MN2的源极接地。PMOS晶体管MP1的漏极、PMOS晶体管MP2的栅极以及NMOS晶体管MN1的漏极共接，形成输出端OUTA。PMOS晶体管MP2的漏极、PMOS晶体管MP1的栅极以及NMOS晶体管MN2的漏极共接，形成输出端OUTB。输出信号VOUTA、VOUTB为高电压域对应的高低电平信号。

图1所示电平转移电路的工作原理是：当输入信号VINA为高时，输入信号VINB为低，因此NMOS晶体管MN2导通，NMOS晶体管MN1关闭，使输出端OUTB的输出信号VOUTB被拉低至地电位，进而使得PMOS晶体管MP1导通，高电源电压VDD输出到输出端OUTA，输出信号VOUTA被拉升至高电压域的高电平信号。

相对应的，当输入信号VINA为低，而输入信号VINB为高时，输出信号VOUITA被拉低至地电位，而输出信号VOUTB被拉升至高电压域的高电平信号。

图1所示电路中，由于输入信号VIN和输出信号VOUT之间存在短暂延迟，会出现NMOS晶体管MN1与NMOS晶体管MP1同时导通，或者NMOS晶体管MN2与PMOS晶体管MP2同时导通的情况，导致产生由正电源VDD直接到地的贯通电流，从而增加电路的功耗，影响输出效率，并且，贯通电流还会对正电源VDD产生冲击。

现有技术中，由于电平转换电路的输入信号和输出信号之间存在短暂延迟，会出现链接输出端的导通管同时导通的情况，导致产生由电源直接到地的贯通电流，从而增加了电路的功耗，影响输出效率，并且贯通电流还会对电源产生冲击。

有人会增加MN1和MN2的宽长比，但是这样又导致了MP1和MP2上拉的过程中由于MN1和MN2宽长比过大而漏端电容较大无法实现高速传输。

有人针对转换过程中出现较大的串通电流的问题，在传统方案MP1和MP2源端各添加一个PMOS；添加两个PMOS作为一个限流器件；具体请参见图2，其中，PMOS管205和PMOS管206作为限流电阻使用，减小了转换过程中出现的较大电流；事实上，这种结构也能够使得VDD的电平较高的情况下实现电平转换。

但是这种结构，由于采用了PMOS管作为限流作用。当VDD电压变化时，限流作用变化较大，尤其是VDD较低时，该结构的高速性能大大下降。

例如在图2中，源端连接到VDD的PMOS管205，其由于采用了PMOS管，而PMOS管通过电流的大小和其栅源电压有关。假设VDD在VDD1电压时，PMOS管处于线性区具有一个导通电阻。以输出信号的其中一个信号电平从低转换到高的过程为例说明，转换初始状态，该信号为低，此时如果VDD电压仍为VDD1，则连接到VDD的PMOS管中电流最大就是其饱和电流，电流比相同位置为恒定电阻此时状态下通过的电流小，则导致了输出信号上升速率低于恒定电阻的上升速率。另外，VDD降低时，PMOS管205或206线性区等效电阻更大，则转换速率更低。而且这种结构也加大了信号输入的电容。其增加的电容来自于添加的PMOS管。

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种电平转换电路，请参见图3，图3为本实用新型实施例提供的一种电平转换电路的结构示意图；所述电平转换电路包括：第一NMOS管MN11、第二NMOS管MN12、第一PMOS管MP11和第二PMOS管MP12，以及第一阻抗R11和第二阻抗R12；

其中，第一NMOS管MN11的栅极作为电平转换电路的第一输入端VIN；第二NMOS管MN12的栅极作为电平转换电路的第二输入端VINB；第一PMOS管MP11的栅极、第二NMOS管MN12的漏极与第二PMOS管MP12的漏极共接，作为电平转换电路的第一输出端B1；第二PMOS管MP12的栅极、第一NMOS管MN11的漏极与第一PMOS管MP11的漏极共接，作为电平转换电路的第二输出端B。

第一PMOS管MP11的源极以及第一阻抗R11的第一端相连；第二PMOS管MP12的源极以及第二阻抗R12的第一端相连；第一阻抗R11的第二端与第二阻抗R12的第二端共接，连接至电源VDD；其中，第一阻抗R11和第二阻抗R12为恒定阻抗，恒定阻抗为不随电流变化的阻抗。

本实用新型实施例可以用于将低电压域转换为高电压域，例如将低电压域(0V，1.8V)转变为(0V，2.8V)，此时电源电压VDD为2.8V，地为0V。当第一输入端VIN的输入电压为0V时，第二输入端VINB的输入电压为1.8V，而当第一输入端VIN的输入电压为1.8V时，第二输入端VINB的输入电压为0V。

需要说明的是，本实施例中不限定第一阻抗R11和第二阻抗R12的具体形式，只要是不随通过其电流而变化的恒定电阻即可，通常随电流变化的阻抗包括MOS管或热敏电阻等，本实施例中第一阻抗R11和第二阻抗R12可以是不随流经其本身电流变化的电阻，如恒定电阻。还可以是由恒定电阻组成的其他等效电阻，本实施例中对此不做限定。

本实施例中第一PMOS管MP11和第二PMOS管MP12的尺寸相同，第一NMOS管MN11和第二NMOS管MN12的尺寸相同，第一阻抗R11和第二阻抗R12的阻值相同。其中，第一PMOS管MP11和第二PMOS管MP12的尺寸相同，不只是两个PMOS管的宽长比相同，而是PMOS管的每个尺寸大小均相同。同样的，第一NMOS管MN11和第二NMOS管MN12的尺寸相同，不只是两个NMOS管的宽长比相同，而是NMOS管的每个尺寸大小均相同。

本实施例中第一NMOS管MN11、第二NMOS管MN12和第一PMOS管MP11和第二PMOS管MP12均还包括衬底端(Buck端)，本实用新型对各个MOS管的衬底端的连接关系不做限定，可选的，在本实用新型的一个实施例中，请参见图3，第一NMOS管MN11的衬底端与其源极相连并接地；第二NMOS管MN12的衬底端与其源极相连并接地。第一PMOS管MP11的衬底端与其源极相连；第二PMOS管MP12的衬底端与其源极相连。

由于PMOS管的衬底端如果比其源极电压高，则会提高其阈值的绝对值，这个样使得PMOS管的驱动能力下降。而本实施例中衬底端跟自身的源极相连，这样避免了因为衬底端比源极高而提高其阈值，进而降低MOS的驱动能力。本实施例中提供的电平转换电路的工作原理具体如下：

设定第一PMOS管MP11和第二PMOS管MP12的开启电压绝对值大小为Vtp。图3中，第一输入电压VIN和第二输入电压VINB反相。临界状态下，设定VIN为高，VINB为低时，第一NMOS管MN11和第一PMOS管MP11的漏极电流为I_N；

以第一PMOS管MP11为例，当由于输入信号和输出信号之间的短暂延迟，产生贯通电流时，第一PMOS管MP11的栅源电压Vgs＝VB1-VDD-I*R11，其中，VB1为第一输出端B1的输出电压，VDD为电源电压，I为贯通电流，R11为第一阻抗R11的电阻。由上述公式可见，如果贯通电流I增大，那么第一PMOS管MP11的栅源电压Vgs就会减小，从而使得第一PMOS管MP11的漏极电流也减小，也即贯通电流I减小，从而形成贯通电流的负反馈机制，起到限制贯通电流的作用。可以理解的是，由于图3中的电平转换电路为对称结构，因此，第二PMOS管MP12由于与第一PMOS管MP11对贯通电流的限制原理相同，此处不再赘述。

本实用新型提供的电平转换电路，在与现有技术相同的VDD或更低VDD前提下，具有更高的电平转换速度。相对于现有的设计，本实用新型提供的电平转换电路一方面在VDD较低时可以满足高速传输，另一方面信号输入的电容更低；在高速传输过程中模块功耗更低。

当然，本实用新型中的电阻同样可以连接在第一NMOS管MN11和第二NMOS管MN12的漏极，但是实际应用中，这样就引入了第一NMOS管MN11和第二NMOS管MN12的漏极节点的电容，会降低高速性能。

本实用新型实施例中提供的电平转换电路中，第一阻抗R11和第二阻抗R12的设置位置，使得第一阻抗R11和第二阻抗R12对GND的寄生电容被第一PMOS管MP11和第二PMOS管MP12作为源跟随而衰减了工艺中电阻对GND寄生电容的效应。

本实用新型实施例中还提供另外一种电平转换电路，请参见图4，图4为本实用新型实施例提供的以PMOS管为输入管的电平转换电路结构示意图，其中，所述电平转换电路包括：第一PMOS管MP21、第二PMOS管MP22、第一NMOS管MN21、第二NMOS管MN22，以及第一阻抗R21和第二阻抗R22。

其中，第一PMOS管MP21的栅极作为电平转换电路的第一输入端VIN；第二PMOS管MP22的栅极作为电平转换电路的第二输入端VINB；第一PMOS管MP21的源极、第二PMOS管MP22的源极均与电源VDD相连；第一NMOS管MN21的栅极、第二PMOS管MP22的漏极与第二NMOS管MN22的漏极共接，作为电平转换电路的第一输出端B1。

第二NMOS管MN22的栅极、第一PMOS管MP21的漏极与第一NMOS管MN21的漏极共接，作为电平转换电路的第二输出端B；第一NMOS管MN21的源极与第一阻抗R21的一端相连；第一阻抗R21的另一端接地；第二NMOS管MN22的源极与第二阻抗R22的一端相连；第二阻抗R22的另一端接地；其中，第一阻抗R21和第二阻抗R22为恒定阻抗，恒定阻抗为不随电流变化的阻抗。

与上面实施例相同的，本实施例中不限定对第一阻抗R21和第二阻抗R22的具体形式，可选的，第一阻抗R21和第二阻抗R22均为不随通过其电流的大小而变化的电阻，也即单个的恒定电阻，还可以是由恒定电阻组成的其他等效电阻，本实施例中对此不做限定。

本实施例中第一PMOS管MP21和第二PMOS管MP22的尺寸相同，第一NMOS管MN21和第二NMOS管MN22的尺寸相同，第一阻抗R21和第二阻抗R22的阻值相同。其中，第一PMOS管MP21和第二PMOS管MP22的尺寸相同，不只是两个PMOS管的宽长比相同，而是PMOS管的每个尺寸大小均相同。同样的，第一NMOS管MN21和第二NMOS管MN22的尺寸相同，不只是两个NMOS管的宽长比相同，而是NMOS管的每个尺寸大小均相同。

本实施例中第一NMOS管MN21、第二NMOS管MN22和第一PMOS管MP21和第二PMOS管MP22均还包括衬底端(Buck端)，本实用新型对各个MOS管的衬底端的连接关系不做限定，可选的，如图4中所示，第一PMOS管MP21的衬底端与其源极相连；第二PMOS管MP22的衬底端与其源极相连。同时，第一NMOS管MN21的衬底端与其源极相连；第二NMOS管MN22的衬底端与其源极相连。

另外，本实用新型实施例中还可以如图5所示，第一NMOS管MN21的衬底端与第二NMOS管MN22的衬底端均接地。

需要说明的是，本实施例中优选地如图4所示，将MOS管的衬底端与其源极对应连接，这样能够使得MOS管的阈值电压较小，功耗较大，从而以牺牲功耗为代价，在输入相同高速时，MOS管的衬底端与源极相连的电平转换电路能够相对于MOS管衬底端不与其源极相连的电平转换电路的速度更快些。

本实施例中提供的电平转换电路的工作原理与上面实施例中提供的NMOS管作为输入管的工作原理相似，PMOS管作为输入管，输入信号为第一电压域的信号，VDD属于第二电压域，本实施例中对此不做详细说明。

本实用新型提供的电平转换电路，在与现有技术相同的VDD或更低VDD前提下，具有更高的电平转换速度。相对于现有的设计，本实用新型提供的电平转换电路一方面在VDD较低时可以满足高速传输，另一方面信号输入的电容更低；在高速传输过程中模块功耗更低。

为了说明本实施例中提供的电平转换电路相对于现有技术中的电平转换电路或者以PMOS管作为限流电阻的电平转换电路(具体请参见图5，其中，PMOS管205和PMOS管206作为限流电阻使用)具有更好的高速传输性能，发明人通过仿真模拟，得到实验结果如图6和图7所示。图6为输入信号对比图；图7为输出信号对比图；其中，图6中，实线代表本实用新型实施例中图3中的第一输入端VIN的输入信号，虚线代表图5中输入端VIN1在同等条件下的输入信号；图7中，实线代表本实用新型实施例中图3中的第二输出端B的输出信号，虚线代表图5中输出端VOUT2在同等条件下的输出信号。

从图6中可以看出，在相同的前级电路下，现有技术图5中的电平转换电路的输入信号VIN1的上升速率小于本实用新型实施例提供的图3中的电平转换电路的输入信号VIN的上升速率，其中上升速率主要是单位时间内电压上升的值的大小。

从图7中可以看出，本实用新型实施例提供的第二输出端B的输出信号上升时间早于现有技术中输出端VOUT2Vout2的上升时间，也即第二输出端B的输出信号相对于输入端VIN的输入信号延迟的时间比输出端VOUT2相对于输入端VIN1延迟的时间短。这也就意味着本实用新型可以处理更高速的翻转信号。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种电平转换电路，其特征在于，包括：

第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，以及第一阻抗和第二阻抗；

其中，所述第一NMOS管的栅极作为所述电平转换电路的第一输入端；

所述第二NMOS管的栅极作为所述电平转换电路的第二输入端；

所述第一PMOS管的栅极、所述第二NMOS管的漏极与所述第二PMOS管的漏极共接，作为所述电平转换电路的第一输出端；

所述第二PMOS管的栅极、所述第一NMOS管的漏极与所述第一PMOS管的漏极共接，作为所述电平转换电路的第二输出端；

所述第一PMOS管的源极以及所述第一阻抗的第一端相连；

所述第二PMOS管的源极以及所述第二阻抗的第一端相连；

所述第一阻抗的第二端与所述第二阻抗的第二端共接，连接至电源；

其中，所述第一阻抗和所述第二阻抗为恒定阻抗，所述恒定阻抗为不随电流变化的阻抗。

2.根据权利要求1所述的电平转换电路，其特征在于，所述第一阻抗和所述第二阻抗均为不随通过其电流的大小而变化的电阻，且所述第一阻抗和所述第二阻抗的阻值相同。

3.根据权利要求1所述的电平转换电路，其特征在于，

所述第一NMOS管的衬底端与其源极相连并接地；

所述第二NMOS管的衬底端与其源极相连并接地。

4.根据权利要求1所述的电平转换电路，其特征在于，

所述第一PMOS管的衬底端与其源极相连；

所述第二PMOS管的衬底端与其源极相连。

5.根据权利要求1所述的电平转换电路，其特征在于，所述第一NMOS管与所述第二NMOS管的尺寸大小相同；所述第一PMOS管和所述第二PMOS管的尺寸大小相同。

6.一种电平转换电路，其特征在于，包括：

第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，以及第一阻抗和第二阻抗；

其中，所述第一PMOS管的栅极作为所述电平转换电路的第一输入端；

所述第二PMOS管的栅极作为所述电平转换电路的第二输入端；

所述第一PMOS管的源极、所述第二PMOS管的源极均与电源相连；

所述第一NMOS管的栅极、所述第二PMOS管的漏极与所述第二NMOS管的漏极共接，作为所述电平转换电路的第一输出端；

所述第二NMOS管的栅极、所述第一PMOS管的漏极与所述第一NMOS管的漏极共接，作为所述电平转换电路的第二输出端；

所述第一NMOS管的源极与所述第一阻抗的一端相连；

所述第一阻抗的另一端接地；

所述第二NMOS管的源极与所述第二阻抗的一端相连；

所述第二阻抗的另一端接地；

其中，所述第一阻抗和所述第二阻抗为恒定阻抗，所述恒定阻抗为不随电流变化的阻抗。

7.根据权利要求6所述的电平转换电路，其特征在于，所述第一阻抗和所述第二阻抗均为不随通过其电流的大小而变化的电阻。

8.根据权利要求6所述的电平转换电路，其特征在于，

所述第一PMOS管的衬底端与其源极相连；

所述第二PMOS管的衬底端与其源极相连。

9.根据权利要求8所述的电平转换电路，其特征在于，

所述第一NMOS管的衬底端与其源极相连；

所述第二NMOS管的衬底端与其源极相连。

10.根据权利要求8所述的电平转换电路，其特征在于，

所述第一NMOS管的衬底端与所述第二NMOS管的衬底端均接地。

11.根据权利要求6所述的电平转换电路，其特征在于，所述第一PMOS管和所述第二PMOS管的尺寸大小相同；所述第一NMOS管和所述第二NMOS管的尺寸大小相同。